JPH09138420A - 薄膜トランジスタアレイ基板およびその製造方法 - Google Patents
薄膜トランジスタアレイ基板およびその製造方法Info
- Publication number
- JPH09138420A JPH09138420A JP28144395A JP28144395A JPH09138420A JP H09138420 A JPH09138420 A JP H09138420A JP 28144395 A JP28144395 A JP 28144395A JP 28144395 A JP28144395 A JP 28144395A JP H09138420 A JPH09138420 A JP H09138420A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- gate
- array substrate
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタアレイ基板の薄膜トランジ
スタのゲート電極およびゲート線の表面に形成される陽
極酸化膜の絶縁耐圧を高めることにある。 【解決手段】透明絶縁性基板1 の板面に配列形成される
複数の画素電極5 に対応して複数の薄膜トランジスタ4
が形成され、これら薄膜トランジスタのゲート電極にゲ
ート線が接続形成され、これらゲート電極およびゲート
線の表面に陽極酸化膜が形成されてなる薄膜トランジス
タアレイ基板において、そのゲート電極およびゲート線
を表面にうねりのない平坦膜とした。
スタのゲート電極およびゲート線の表面に形成される陽
極酸化膜の絶縁耐圧を高めることにある。 【解決手段】透明絶縁性基板1 の板面に配列形成される
複数の画素電極5 に対応して複数の薄膜トランジスタ4
が形成され、これら薄膜トランジスタのゲート電極にゲ
ート線が接続形成され、これらゲート電極およびゲート
線の表面に陽極酸化膜が形成されてなる薄膜トランジス
タアレイ基板において、そのゲート電極およびゲート線
を表面にうねりのない平坦膜とした。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示装置の
一方の基板として用いられる薄膜トランジスタアレイ基
板に係り、特に薄膜トランジスタのゲート電極およびゲ
ート線の表面に形成される陽極酸化膜の絶縁耐圧を高め
た薄膜トランジスタアレイ基板およびその製造方法に関
する。
一方の基板として用いられる薄膜トランジスタアレイ基
板に係り、特に薄膜トランジスタのゲート電極およびゲ
ート線の表面に形成される陽極酸化膜の絶縁耐圧を高め
た薄膜トランジスタアレイ基板およびその製造方法に関
する。
【０００２】
【従来の技術】近年、大面積、高精細、高画質の表示が
可能な液晶表示装置として、液晶を介して対向する一対
の基板の一方を、薄膜トランジスタ（ＴＦＴ）をマトリ
クス状に配列形成される画素電極のスイッチング素子と
する薄膜トランジスタアレイ基板で構成するものが有望
視されている。
可能な液晶表示装置として、液晶を介して対向する一対
の基板の一方を、薄膜トランジスタ（ＴＦＴ）をマトリ
クス状に配列形成される画素電極のスイッチング素子と
する薄膜トランジスタアレイ基板で構成するものが有望
視されている。
【０００３】この薄膜トランジスタアレイ基板の薄膜ト
ランジスタは、基本的に非晶質シリコン（ａ−Ｓｉ）か
らなる半導体層を挟んで一方にゲート電極、他方にソー
ス電極およびドレイン電極が形成され、そのゲート電極
がゲート線に接続された構造に形成されている。このよ
うな薄膜トランジスタアレイ基板として、薄膜トランジ
スタのゲート電極およびゲート線上に設けられるゲート
絶縁層の一部としてゲート電極およびゲート線の表面に
陽極酸化膜が形成されたものがある。
ランジスタは、基本的に非晶質シリコン（ａ−Ｓｉ）か
らなる半導体層を挟んで一方にゲート電極、他方にソー
ス電極およびドレイン電極が形成され、そのゲート電極
がゲート線に接続された構造に形成されている。このよ
うな薄膜トランジスタアレイ基板として、薄膜トランジ
スタのゲート電極およびゲート線上に設けられるゲート
絶縁層の一部としてゲート電極およびゲート線の表面に
陽極酸化膜が形成されたものがある。
【０００４】この陽極酸化膜は、密度の高い緻密なピン
ホールの少ない絶縁膜となり、ゲート絶縁層の一部とし
て好適な絶縁膜を形成する。このような薄膜トランジス
タアレイ基板の陽極酸化膜の形成方法として、特開平３
−２３２２７４号公報には、化成電流密度として０．５
Ａ／cm2 の電流を流して陽極酸化膜を形成する方法が示
されている。
ホールの少ない絶縁膜となり、ゲート絶縁層の一部とし
て好適な絶縁膜を形成する。このような薄膜トランジス
タアレイ基板の陽極酸化膜の形成方法として、特開平３
−２３２２７４号公報には、化成電流密度として０．５
Ａ／cm2 の電流を流して陽極酸化膜を形成する方法が示
されている。
【０００５】
【発明が解決しようとする課題】上記のように、薄膜ト
ランジスタアレイ基板のゲート電極およびゲート線の表
面に陽極酸化膜を形成する方法として、０．５Ａ／cm2
の化成電流密度の電流を流して陽極酸化膜を形成する方
法が知られている。しかしこのように化成電流密度を
０．５Ａ／cm2 として陽極酸化膜を形成すると、陽極酸
化用化成液の温度が比較的高い場合、化成反応の促進に
より陽極酸化がおこるゲート電極およびゲート線の表面
にうねり（緩やかな凹凸）が生じ、絶縁耐圧の高い膜と
はならず、層間ショート不良などが発生するという問題
がある。また陽極酸化用化成液の温度を１０℃と低く設
定すれば、０．５Ａ／cm2 の化成電流密度で絶縁耐圧の
高い膜が得られる。しかしこの場合、化成液の温度制御
が必要となり、装置が複雑高価になるという問題があ
る。
ランジスタアレイ基板のゲート電極およびゲート線の表
面に陽極酸化膜を形成する方法として、０．５Ａ／cm2
の化成電流密度の電流を流して陽極酸化膜を形成する方
法が知られている。しかしこのように化成電流密度を
０．５Ａ／cm2 として陽極酸化膜を形成すると、陽極酸
化用化成液の温度が比較的高い場合、化成反応の促進に
より陽極酸化がおこるゲート電極およびゲート線の表面
にうねり（緩やかな凹凸）が生じ、絶縁耐圧の高い膜と
はならず、層間ショート不良などが発生するという問題
がある。また陽極酸化用化成液の温度を１０℃と低く設
定すれば、０．５Ａ／cm2 の化成電流密度で絶縁耐圧の
高い膜が得られる。しかしこの場合、化成液の温度制御
が必要となり、装置が複雑高価になるという問題があ
る。
【０００６】この発明は、上記問題点を解決するために
なされたものであり、薄膜トランジスタアレイ基板のゲ
ート絶縁層の一部としてゲート電極およびゲート線の表
面に形成される陽極酸化膜の絶縁耐圧を高めることを第
１の目的とする。
なされたものであり、薄膜トランジスタアレイ基板のゲ
ート絶縁層の一部としてゲート電極およびゲート線の表
面に形成される陽極酸化膜の絶縁耐圧を高めることを第
１の目的とする。
【０００７】また、常温の陽極酸化用化成液により、ゲ
ート電極およびゲート線の表面に絶縁耐圧を高い陽極酸
化膜を容易に形成することができる薄膜トランジスタア
レイ基板の製造方法を得ることを第２の目的とする。
ート電極およびゲート線の表面に絶縁耐圧を高い陽極酸
化膜を容易に形成することができる薄膜トランジスタア
レイ基板の製造方法を得ることを第２の目的とする。
【０００８】
【課題を解決するための手段】上記第１の目的を達成す
る手段として、透明絶縁性基板の板面に配列形成される
複数の画素電極に対応して複数の薄膜トランジスタが形
成され、これら薄膜トランジスタのゲート電極にゲート
線が接続形成され、これらゲート電極およびゲート線の
表面に陽極酸化膜が形成されてなる薄膜トランジスタア
レイ基板において、そのゲート電極およびゲート線をそ
れぞれ表面にうねりのない平坦膜とした。
る手段として、透明絶縁性基板の板面に配列形成される
複数の画素電極に対応して複数の薄膜トランジスタが形
成され、これら薄膜トランジスタのゲート電極にゲート
線が接続形成され、これらゲート電極およびゲート線の
表面に陽極酸化膜が形成されてなる薄膜トランジスタア
レイ基板において、そのゲート電極およびゲート線をそ
れぞれ表面にうねりのない平坦膜とした。
【０００９】また、上記薄膜トランジスタアレイ基板に
おいて、ゲート電極およびゲート線を、それぞれ表面の
全面が一定反射率の平坦膜に形成した。
おいて、ゲート電極およびゲート線を、それぞれ表面の
全面が一定反射率の平坦膜に形成した。
【００１０】また、上記各薄膜トランジスタアレイ基板
において、ゲート電極およびゲート線の表面の全面を、
それそれ表面に垂直な法線に対して１５〜２０°傾けて
光を投射したときの正反射の反射率が同一条件での全反
射ミラーの反射率の７０％以上である平滑膜とした。
において、ゲート電極およびゲート線の表面の全面を、
それそれ表面に垂直な法線に対して１５〜２０°傾けて
光を投射したときの正反射の反射率が同一条件での全反
射ミラーの反射率の７０％以上である平滑膜とした。
【００１１】また、上記各薄膜トランジスタアレイ基板
において、ゲート電極およびゲート線をアルミニウムま
たはアルミニウム合金とした。
において、ゲート電極およびゲート線をアルミニウムま
たはアルミニウム合金とした。
【００１２】また、上記薄膜トランジスタアレイ基板に
おいて、ゲート電極およびゲート線の表面の陽極酸化膜
をそれぞれうねりのない平坦膜とした。
おいて、ゲート電極およびゲート線の表面の陽極酸化膜
をそれぞれうねりのない平坦膜とした。
【００１３】また、上記第２の目的を達成する手段とし
て、透明絶縁性基板の板面に配列形成される複数の画素
電極に対応して形成される複数の薄膜トランジスタのゲ
ート電極およびこのゲート電極にゲート線を接続形成し
たのち、陽極酸化法によりゲート電極およびゲート線の
表面を化成して陽極酸化膜を形成する薄膜トランジスタ
アレイ基板の製造方法において、陽極酸化膜を形成する
ときの化成電流の密度を１．０Ａ／cm2 以上とした。
て、透明絶縁性基板の板面に配列形成される複数の画素
電極に対応して形成される複数の薄膜トランジスタのゲ
ート電極およびこのゲート電極にゲート線を接続形成し
たのち、陽極酸化法によりゲート電極およびゲート線の
表面を化成して陽極酸化膜を形成する薄膜トランジスタ
アレイ基板の製造方法において、陽極酸化膜を形成する
ときの化成電流の密度を１．０Ａ／cm2 以上とした。
【００１４】また、上記薄膜トランジスタアレイ基板の
製造方法において、ゲート電極およびゲート線をアルミ
ニウムまたはアルミニウム合金で形成した。
製造方法において、ゲート電極およびゲート線をアルミ
ニウムまたはアルミニウム合金で形成した。
【００１５】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。
実施の形態を説明する。
【００１６】図１にその一形態である薄膜トランジスタ
アレイ基板を示す。この薄膜トランジスタアレイ基板
は、液晶表示装置の液晶を介して対向する一対のガラス
からなる透明絶縁性基板のうち、一方の透明絶縁性基板
を基板１として、この基板１の他方の基板との対向面に
所定間隔で並列形成された水平方向の複数本のＡｌから
なるゲート線２と、これらゲート線２と直交する方向に
所定間隔で並列形成された垂直方向のＭｏ／Ａｌ／Ｍｏ
からなる３層構造のデータ線３と、これらゲート線２と
データ線３との交差位置に形成された複数個の薄膜トラ
ンジスタ４と、上記ゲート線２とデータ線３とで囲まれ
た各領域にマトリクス状に設けられたＩＴＯ（Indium T
in Oxide）などの透明導電膜からなる画素電極５とを有
する。その各画素電極５の形成部分には、各画素電極５
に印加される電圧のリークを防止するため、ゲート線２
と同一Ａｌからなる薄膜を一方の電極、画素電極５の透
明導電膜を他方の電極とする補正容量素子６が形成され
ている。
アレイ基板を示す。この薄膜トランジスタアレイ基板
は、液晶表示装置の液晶を介して対向する一対のガラス
からなる透明絶縁性基板のうち、一方の透明絶縁性基板
を基板１として、この基板１の他方の基板との対向面に
所定間隔で並列形成された水平方向の複数本のＡｌから
なるゲート線２と、これらゲート線２と直交する方向に
所定間隔で並列形成された垂直方向のＭｏ／Ａｌ／Ｍｏ
からなる３層構造のデータ線３と、これらゲート線２と
データ線３との交差位置に形成された複数個の薄膜トラ
ンジスタ４と、上記ゲート線２とデータ線３とで囲まれ
た各領域にマトリクス状に設けられたＩＴＯ（Indium T
in Oxide）などの透明導電膜からなる画素電極５とを有
する。その各画素電極５の形成部分には、各画素電極５
に印加される電圧のリークを防止するため、ゲート線２
と同一Ａｌからなる薄膜を一方の電極、画素電極５の透
明導電膜を他方の電極とする補正容量素子６が形成され
ている。
【００１７】上記各薄膜トランジスタ４は、図２に示す
ように、基板１上に形成されたＡｌからなるゲート電極
８と、このゲート電極８を覆うように基板１上に形成さ
れたＳｉＮx からなるゲート絶縁層９と、上記ゲート電
極８に対応して、このゲート絶縁層９上に形成された非
晶質シリコン（ａ−Ｓｉ）からなる半導体層１０と、上
記ゲート電極８に対応してこの半導体層１０上に形成さ
れたＳｉＮx からなるエッチングストッパ層１１と、チ
ャネル領域を除くエッチングストッパ層１１および上記
半導体層１０上に積層形成されたｎ+ ａ−Ｓｉからなる
オーミックコンタクト層１２と、このオーミックコンタ
クト層１２上に積層形成され、一部がソース領域に延在
するＭｏ／Ａｌ／Ｍｏからなる３層構造のソース電極１
３と、同じくオーミックコンタクト層１２上に積層形成
され、一部がドレイン領域に延在するＭｏ／Ａｌ／Ｍｏ
からなる３層構造のドレイン電極１４と、これらソース
電極１３、ドレイン電極１４および上記チャネル領域を
覆うＳｉＮx からなる絶縁保護層１５とからなる。その
ゲート電極８は、基板１上に形成されたＡｌからなる前
記ゲート線に接続形成され、ソース電極１３は、ゲート
絶縁層９を介して基板１上に形成された画素電極５に接
続され、ソース電極１３は、基板１上に形成されたＭｏ
／Ａｌ／Ｍｏなどの３層構造の前記データ線に接続され
ている。
ように、基板１上に形成されたＡｌからなるゲート電極
８と、このゲート電極８を覆うように基板１上に形成さ
れたＳｉＮx からなるゲート絶縁層９と、上記ゲート電
極８に対応して、このゲート絶縁層９上に形成された非
晶質シリコン（ａ−Ｓｉ）からなる半導体層１０と、上
記ゲート電極８に対応してこの半導体層１０上に形成さ
れたＳｉＮx からなるエッチングストッパ層１１と、チ
ャネル領域を除くエッチングストッパ層１１および上記
半導体層１０上に積層形成されたｎ+ ａ−Ｓｉからなる
オーミックコンタクト層１２と、このオーミックコンタ
クト層１２上に積層形成され、一部がソース領域に延在
するＭｏ／Ａｌ／Ｍｏからなる３層構造のソース電極１
３と、同じくオーミックコンタクト層１２上に積層形成
され、一部がドレイン領域に延在するＭｏ／Ａｌ／Ｍｏ
からなる３層構造のドレイン電極１４と、これらソース
電極１３、ドレイン電極１４および上記チャネル領域を
覆うＳｉＮx からなる絶縁保護層１５とからなる。その
ゲート電極８は、基板１上に形成されたＡｌからなる前
記ゲート線に接続形成され、ソース電極１３は、ゲート
絶縁層９を介して基板１上に形成された画素電極５に接
続され、ソース電極１３は、基板１上に形成されたＭｏ
／Ａｌ／Ｍｏなどの３層構造の前記データ線に接続され
ている。
【００１８】そしてこの例の薄膜トランジスタアレイ基
板においては、前記ゲート線２、薄膜トランジスタ４の
ゲート電極８および補正容量素子６の一方の電極の表面
に、ゲート線２のゲート電圧供給端子部を除いて、陽極
酸化膜が形成され、図２に薄膜トランジスタ４について
示したように、ゲート電極８の表面に形成された陽極酸
化膜１７がＳｉＮx の薄膜とともに、ゲート絶縁層９を
構成している。
板においては、前記ゲート線２、薄膜トランジスタ４の
ゲート電極８および補正容量素子６の一方の電極の表面
に、ゲート線２のゲート電圧供給端子部を除いて、陽極
酸化膜が形成され、図２に薄膜トランジスタ４について
示したように、ゲート電極８の表面に形成された陽極酸
化膜１７がＳｉＮx の薄膜とともに、ゲート絶縁層９を
構成している。
【００１９】このような薄膜トランジスタアレイ基板
は、つぎのように製造される。
は、つぎのように製造される。
【００２０】まず、ガラスからなる透明絶縁性基板の板
面にプラズマＣＶＤ（Chemical Vapor Deposition ）法
によりＳｉＮx 膜を成膜し、このＳｉＮx 膜上に、スパ
ッター法によりＡｌ膜を１００μm の膜厚に成膜し、さ
らにこのＡｌ膜上にＭｏ膜を５０μm の膜厚に成膜す
る。そしてこのＡｌ／Ｍｏの積層膜上に、フォトリソグ
ラフィ法により燐酸、酢酸、硝酸の混合水溶液をエッチ
ング液として、図３に示すように、ゲート線２、薄膜ト
ランジスタのゲート電極８、補正容量素子の一方の電極
２０および陽極酸化用配線２１を形成する。この場合、
これらゲート線２、薄膜トランジスタのゲート電極８、
補正容量素子の一方の電極２０および陽極酸化用配線２
１は、それぞれＡｌとＭｏのエッチング速度の相違によ
り、テーパ状側面をもつ形状に形成される。その後、Ｃ
Ｆ4 ，Ｏ2 ガスを用いたＣＤＥ（Chemical Dry Etchin
g）法または燐酸、酢酸、硝酸の混合水溶液を用いたケ
ミカルエッチング法により、上記ゲート線２、ゲート電
極８、補正容量素子の一方の電極２０および陽極酸化用
配線２１のＭｏ膜を除去する。
面にプラズマＣＶＤ（Chemical Vapor Deposition ）法
によりＳｉＮx 膜を成膜し、このＳｉＮx 膜上に、スパ
ッター法によりＡｌ膜を１００μm の膜厚に成膜し、さ
らにこのＡｌ膜上にＭｏ膜を５０μm の膜厚に成膜す
る。そしてこのＡｌ／Ｍｏの積層膜上に、フォトリソグ
ラフィ法により燐酸、酢酸、硝酸の混合水溶液をエッチ
ング液として、図３に示すように、ゲート線２、薄膜ト
ランジスタのゲート電極８、補正容量素子の一方の電極
２０および陽極酸化用配線２１を形成する。この場合、
これらゲート線２、薄膜トランジスタのゲート電極８、
補正容量素子の一方の電極２０および陽極酸化用配線２
１は、それぞれＡｌとＭｏのエッチング速度の相違によ
り、テーパ状側面をもつ形状に形成される。その後、Ｃ
Ｆ4 ，Ｏ2 ガスを用いたＣＤＥ（Chemical Dry Etchin
g）法または燐酸、酢酸、硝酸の混合水溶液を用いたケ
ミカルエッチング法により、上記ゲート線２、ゲート電
極８、補正容量素子の一方の電極２０および陽極酸化用
配線２１のＭｏ膜を除去する。
【００２１】つぎに、上記Ｍｏ膜の除去された陽極酸化
用配線２１の化成電圧供給端子部２３を化成電源に接続
して、図４（ａ）に薄膜トランジスタのゲート電極８に
ついて示すように、上記Ａｌ膜からなるゲート線、ゲー
ト電極８、補正容量素子の一方の電極および陽極酸化用
配線の表面を化成処理して陽極酸化膜１７を形成する。
この陽極酸化膜１７の形成は、フォトリソグラフィ法に
より陽極酸化膜１７を形成しようとする部分以外をフォ
トレジストで覆い、酒石酸アンモニウムの３．６８％水
溶液とエチレングリコールを１：１の割合で混合したｐ
Ｈ７．４の化成液を常温（２５℃）、電流密度を１．４
Ａ／cm2 に保って１４２Ｖまで化成し、陽極酸化膜１７
の膜厚が２００nmとなったところで、その電圧を保持し
て約３０分通電し、その後、化成電流を減少させること
によりおこなわれる。
用配線２１の化成電圧供給端子部２３を化成電源に接続
して、図４（ａ）に薄膜トランジスタのゲート電極８に
ついて示すように、上記Ａｌ膜からなるゲート線、ゲー
ト電極８、補正容量素子の一方の電極および陽極酸化用
配線の表面を化成処理して陽極酸化膜１７を形成する。
この陽極酸化膜１７の形成は、フォトリソグラフィ法に
より陽極酸化膜１７を形成しようとする部分以外をフォ
トレジストで覆い、酒石酸アンモニウムの３．６８％水
溶液とエチレングリコールを１：１の割合で混合したｐ
Ｈ７．４の化成液を常温（２５℃）、電流密度を１．４
Ａ／cm2 に保って１４２Ｖまで化成し、陽極酸化膜１７
の膜厚が２００nmとなったところで、その電圧を保持し
て約３０分通電し、その後、化成電流を減少させること
によりおこなわれる。
【００２２】つぎに、同（ｂ）に示すように、上記化成
処理された基板１上に、プラズマＣＶＤ法によりゲート
絶縁層９を構成するＳｉＮx 膜、半導体層を形成するた
めのａ−Ｓｉ膜２５およびエッチングストッパ層を形成
するためのＳｉＮx 膜２６を積層成膜する。そしてフォ
トリソグラフィ法により上層のＳｉＮx 膜２６をパター
ニングして、同（ｃ）に示すように、エッチングストッ
パ層１１を形成する。その後、プラズマＣＶＤ法により
オーミックコンタクト層を形成するためのｎ+ａ−Ｓｉ
膜２７を成膜する。
処理された基板１上に、プラズマＣＶＤ法によりゲート
絶縁層９を構成するＳｉＮx 膜、半導体層を形成するた
めのａ−Ｓｉ膜２５およびエッチングストッパ層を形成
するためのＳｉＮx 膜２６を積層成膜する。そしてフォ
トリソグラフィ法により上層のＳｉＮx 膜２６をパター
ニングして、同（ｃ）に示すように、エッチングストッ
パ層１１を形成する。その後、プラズマＣＶＤ法により
オーミックコンタクト層を形成するためのｎ+ａ−Ｓｉ
膜２７を成膜する。
【００２３】つぎに、同（ｄ）に示すように、フォトリ
ソグラフィ法により上記ｎ+ ａ−Ｓｉ膜２７およびその
下層のａ−Ｓｉ膜２５をパターニングして、オーミック
コンタクト層１２および半導体層１０を形成する。つぎ
にスパッタ法によりＩＴＯからなる透明導電膜を成膜
し、この透明導電膜をフォトリソグラフィ法によりパタ
ーニングして、上記ゲート絶縁層９を構成するＳｉＮx
膜上に画素電極５を形成する。さらにドライエツチング
法により、ゲート線端部に積層形成されているＳｉＮx
膜、ａ−Ｓｉ膜、陽極酸化膜などを除去して、ゲート電
極８にゲート電圧を供給するためのゲート電圧供給端子
部２８（図３参照）を形成する。
ソグラフィ法により上記ｎ+ ａ−Ｓｉ膜２７およびその
下層のａ−Ｓｉ膜２５をパターニングして、オーミック
コンタクト層１２および半導体層１０を形成する。つぎ
にスパッタ法によりＩＴＯからなる透明導電膜を成膜
し、この透明導電膜をフォトリソグラフィ法によりパタ
ーニングして、上記ゲート絶縁層９を構成するＳｉＮx
膜上に画素電極５を形成する。さらにドライエツチング
法により、ゲート線端部に積層形成されているＳｉＮx
膜、ａ−Ｓｉ膜、陽極酸化膜などを除去して、ゲート電
極８にゲート電圧を供給するためのゲート電圧供給端子
部２８（図３参照）を形成する。
【００２４】つぎに、スパッター法によりＭｏ／Ａｌ／
Ｍｏからなる３層積層膜を形成し、フォトリソグラフィ
法によりパターニングして、同（ｅ）に示すように、ソ
ース電極１３およびドレイン電極１４を形成する。この
場合、Ｍｏ／Ａｌ／Ｍｏからなる３層積層膜は、上記ゲ
ート電圧供給端子部２８（図３参照）にも残存させる。
Ｍｏからなる３層積層膜を形成し、フォトリソグラフィ
法によりパターニングして、同（ｅ）に示すように、ソ
ース電極１３およびドレイン電極１４を形成する。この
場合、Ｍｏ／Ａｌ／Ｍｏからなる３層積層膜は、上記ゲ
ート電圧供給端子部２８（図３参照）にも残存させる。
【００２５】つぎに、同（ｆ）に示すように、ＲＩＥ
（Reactive Ion Etching）法によりチャネル領域２９上
のｎ+ ａ−Ｓｉ膜を除去する。つぎに、プラズマＣＶＤ
法によりＳｉＮx 膜を成膜し、フォトリソグラフィ法に
よりパターニングして、図２に示した絶縁保護層１５を
形成する。その後、図３に示した破線２９で陽極酸化用
配線２１をゲート線２から分離する。
（Reactive Ion Etching）法によりチャネル領域２９上
のｎ+ ａ−Ｓｉ膜を除去する。つぎに、プラズマＣＶＤ
法によりＳｉＮx 膜を成膜し、フォトリソグラフィ法に
よりパターニングして、図２に示した絶縁保護層１５を
形成する。その後、図３に示した破線２９で陽極酸化用
配線２１をゲート線２から分離する。
【００２６】上記方法により薄膜トランジスタアレイ基
板を製造すると、Ａｌからなるゲート線２、ゲート電極
８および補正容量素子６の一方の電極２０などの表面を
平坦に保って、その上に平坦な陽極酸化膜を形成するこ
とができ、その結果得られる高い絶縁耐圧により層間シ
ョートの発生を防止することができる。
板を製造すると、Ａｌからなるゲート線２、ゲート電極
８および補正容量素子６の一方の電極２０などの表面を
平坦に保って、その上に平坦な陽極酸化膜を形成するこ
とができ、その結果得られる高い絶縁耐圧により層間シ
ョートの発生を防止することができる。
【００２７】上記ゲート線２、ゲート電極８および補正
容量素子６の一方の電極２０などの表面の平坦度を示す
指標として、表面反射率を測定した結果、全反射ミラー
の表面反射率の７０％以上の表面反射率が得られた。こ
の表面反射率は、ハロゲンランプを光源とし、この光源
からの光を光ファイバーを通して拡散板に導いて均一に
拡散し、その拡散光をＡｌ膜の表面に陽極酸化膜が形成
された被射体に対して、その表面に垂直な法線に対して
１５〜２０°傾斜した方向から投射し、その正反射光を
輝度計で測定し、上記被射体の代わりに全反射ミラーを
配置して同一条件で測定したときの表面反射率を１００
％として表した相対反射率である。
容量素子６の一方の電極２０などの表面の平坦度を示す
指標として、表面反射率を測定した結果、全反射ミラー
の表面反射率の７０％以上の表面反射率が得られた。こ
の表面反射率は、ハロゲンランプを光源とし、この光源
からの光を光ファイバーを通して拡散板に導いて均一に
拡散し、その拡散光をＡｌ膜の表面に陽極酸化膜が形成
された被射体に対して、その表面に垂直な法線に対して
１５〜２０°傾斜した方向から投射し、その正反射光を
輝度計で測定し、上記被射体の代わりに全反射ミラーを
配置して同一条件で測定したときの表面反射率を１００
％として表した相対反射率である。
【００２８】一方、Ａｌ膜の表面に陽極酸化膜を形成す
るときの化成電流密度と形成される陽極酸化膜の絶縁耐
圧とについては、図５に曲線３１で示す関係が得られ、
化成電流密度を１．０Ａ／cm2 未満の一定値に保って化
成処理すると、Ａｌ膜と陽極酸化膜との界面にうねりが
生じ、絶縁耐圧が低い陽極酸化膜となるが、化成電流密
度を１．０Ａ／cm2 以上の一定値に保って化成処理する
と、７．０MV／cmと、絶縁耐圧の高い陽極酸化膜が得ら
れる。
るときの化成電流密度と形成される陽極酸化膜の絶縁耐
圧とについては、図５に曲線３１で示す関係が得られ、
化成電流密度を１．０Ａ／cm2 未満の一定値に保って化
成処理すると、Ａｌ膜と陽極酸化膜との界面にうねりが
生じ、絶縁耐圧が低い陽極酸化膜となるが、化成電流密
度を１．０Ａ／cm2 以上の一定値に保って化成処理する
と、７．０MV／cmと、絶縁耐圧の高い陽極酸化膜が得ら
れる。
【００２９】このＡｌ膜の表面に形成される陽極酸化膜
の絶縁耐圧と上述した表面反射率とは、図６に曲線３２
で示すように相関がある。表面反射率が低いほど、Ａｌ
膜と陽極酸化膜との界面に生ずるうねりが大きく、絶縁
耐圧が低いが、表面反射率が高くなるにしたがってうね
りが小さくなり、上記のように表面反射率が７０％以上
となると、平坦な膜となって、部分的な電界の集中が避
けられ、７．０MV／cm以上の高い絶縁耐圧が得られるよ
うになる。
の絶縁耐圧と上述した表面反射率とは、図６に曲線３２
で示すように相関がある。表面反射率が低いほど、Ａｌ
膜と陽極酸化膜との界面に生ずるうねりが大きく、絶縁
耐圧が低いが、表面反射率が高くなるにしたがってうね
りが小さくなり、上記のように表面反射率が７０％以上
となると、平坦な膜となって、部分的な電界の集中が避
けられ、７．０MV／cm以上の高い絶縁耐圧が得られるよ
うになる。
【００３０】つまり、Ａｌ膜の表面に形成される陽極酸
化膜の表面反射率を全反射ミラーの表面反射率の７０％
以上とすると、うねりのない平坦膜とすることができ、
絶縁耐圧の高い陽極酸化膜とすることができる。
化膜の表面反射率を全反射ミラーの表面反射率の７０％
以上とすると、うねりのない平坦膜とすることができ、
絶縁耐圧の高い陽極酸化膜とすることができる。
【００３１】また、化成電流密度を１．０Ａ／cm2 以上
の一定値に保って化成処理することにより、液温のコン
トロールなどの複雑な装置を必要とすることなく、常温
の化成液を用いて、７．０MV／cm以上の高い絶縁耐圧を
もつ平坦な陽極酸化膜を形成することができる。
の一定値に保って化成処理することにより、液温のコン
トロールなどの複雑な装置を必要とすることなく、常温
の化成液を用いて、７．０MV／cm以上の高い絶縁耐圧を
もつ平坦な陽極酸化膜を形成することができる。
【００３２】なお、上記実施の形態では、ゲート線、薄
膜トランジスタのゲート電極および補正容量素子の一方
の電極をＡｌで構成したが、このＡｌの代わりに、たと
えばＣｕを１原子パーセント、Ｓｉを０．５原子パーセ
ント含むＡｌ合金で構成する場合にも、適用して同様の
効果が得られる。
膜トランジスタのゲート電極および補正容量素子の一方
の電極をＡｌで構成したが、このＡｌの代わりに、たと
えばＣｕを１原子パーセント、Ｓｉを０．５原子パーセ
ント含むＡｌ合金で構成する場合にも、適用して同様の
効果が得られる。
【００３３】なお、上記実施の形態では、逆スタガード
構造の薄膜トランジスタをスイッチング素子とする薄膜
トランジスタアレイ基板について説明したが、この発明
は、上記薄膜トランジスタとは構成の異なる逆スタガー
ド構造の薄膜トランジスタや正スタガード構造の薄膜ト
ランジスタをスイッチング素子とする薄膜トランジスタ
アレイ基板にも適用可能である。
構造の薄膜トランジスタをスイッチング素子とする薄膜
トランジスタアレイ基板について説明したが、この発明
は、上記薄膜トランジスタとは構成の異なる逆スタガー
ド構造の薄膜トランジスタや正スタガード構造の薄膜ト
ランジスタをスイッチング素子とする薄膜トランジスタ
アレイ基板にも適用可能である。
【００３４】
【発明の効果】薄膜トランジスタのゲート電極およびゲ
ート線の表面に陽極酸化膜が形成される薄膜トランジス
タアレイ基板において、そのゲート電極およびゲート線
を表面にうねりのない平坦膜とし、さらには反射率一
定、より具体的には、ゲート電極およびゲート線の表面
に垂直な法線に対して１５〜２０°傾けて光を投射した
ときの正反射率が同一条件での全反射ミラーの反射率の
７０％以上である平滑膜とすると、部分的な電界の集中
が避けられ、高い絶縁耐圧が得られる。
ート線の表面に陽極酸化膜が形成される薄膜トランジス
タアレイ基板において、そのゲート電極およびゲート線
を表面にうねりのない平坦膜とし、さらには反射率一
定、より具体的には、ゲート電極およびゲート線の表面
に垂直な法線に対して１５〜２０°傾けて光を投射した
ときの正反射率が同一条件での全反射ミラーの反射率の
７０％以上である平滑膜とすると、部分的な電界の集中
が避けられ、高い絶縁耐圧が得られる。
【００３５】また、陽極酸化膜を形成するときの化成電
流の密度を１．０Ａ／cm2 以上とすることにより、液温
の制御などの複雑な装置を必要とすることなく、常温の
化成液を用いて、高い絶縁耐圧をもつ陽極酸化膜を形成
することができる。
流の密度を１．０Ａ／cm2 以上とすることにより、液温
の制御などの複雑な装置を必要とすることなく、常温の
化成液を用いて、高い絶縁耐圧をもつ陽極酸化膜を形成
することができる。
【図１】この発明の実施の一形態である薄膜トランジス
タアレイ基板の構成を説明するための図である。
タアレイ基板の構成を説明するための図である。
【図２】上記薄膜トランジスタアレイ基板の薄膜トラン
ジスタの構成を示す図である。
ジスタの構成を示す図である。
【図３】上記薄膜トランジスタアレイ基板の製造方法を
説明するための図である。
説明するための図である。
【図４】図４（ａ）ないし（ｆ）はそれぞれ上記薄膜ト
ランジスタの形成方法を説明するための図である。
ランジスタの形成方法を説明するための図である。
【図５】上記薄膜トランジスタアレイ基板の陽極酸化膜
を形成するときの化成電流密度と形成される陽極酸化膜
の絶縁耐圧との関係を示す図である。
を形成するときの化成電流密度と形成される陽極酸化膜
の絶縁耐圧との関係を示す図である。
【図６】上記薄膜トランジスタアレイ基板の陽極酸化膜
の表面反射率と絶縁耐圧との関係を示す図である。
の表面反射率と絶縁耐圧との関係を示す図である。
１…透明絶縁性基板 ２…ゲート線 ４…薄膜トランジスタ ５…画素電極 ６…補助容量 ８…ゲート電極 ９…ゲート絶縁層 １７…陽極酸化膜
フロントページの続き (72)発明者 荒井 俊明 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 堂城 政幸 兵庫県姫路市余部区上余部50番地 株式会 社東芝 姫路工場内
Claims (7)
- 【請求項１】 透明絶縁性基板の板面に配列形成される
複数の画素電極に対応して複数の薄膜トランジスタが形
成され、これら薄膜トランジスタのゲート電極にゲート
線が接続形成され、これらゲート電極およびゲート線の
表面に陽極酸化膜が形成されてなる薄膜トランジスタア
レイ基板において、 上記ゲート電極およびゲート線はそれぞれ表面にうねり
のない平坦膜からなることを特徴とする薄膜トランジス
タアレイ基板。 - 【請求項２】 ゲート電極およびゲート線はそれぞれ表
面の全面が一定反射率の平坦膜に形成されていることを
特徴とする請求項１記載の薄膜トランジスタアレイ基
板。 - 【請求項３】 ゲート電極およびゲート線はそれぞれ表
面の全面が表面に垂直な法線に対して１５〜２０°傾け
て光を投射したときの正反射の反射率が同条件での全反
射ミラーの反射率の７０％以上の平坦膜に形成されてい
ることを特徴とする請求項１ないし２記載の薄膜トラン
ジスタアレイ基板。 - 【請求項４】 ゲート電極およびゲート線がアルミニウ
ムまたはアルミニウム合金からなることを特徴とする請
求項１ないし３記載の薄膜トランジスタアレイ基板。 - 【請求項５】ゲート電極およびゲート線の表面の陽極酸
化膜がそれぞれうねりのない平坦膜からなることを特徴
とする請求項１記載の薄膜トランジスタアレイ基板。 - 【請求項６】 透明絶縁性基板の板面に配列形成される
複数の画素電極に対応して形成される複数の薄膜トラン
ジスタのゲート電極およびこのゲート電極にゲート線を
接続形成したのち、陽極酸化法により上記ゲート電極お
よびゲート線の表面を化成して陽極酸化膜を形成する薄
膜トランジスタアレイ基板の製造方法において、 上記陽極酸化膜を形成するときの化成電流の密度を１．
０Ａ／cm2 以上にしたことを特徴とする薄膜トランジス
タアレイ基板の製造方法。 - 【請求項７】 ゲート電極およびゲート線をアルミニウ
ムまたはアルミニウム合金で形成することを特徴とする
請求項６記載の薄膜トランジスタアレイ基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28144395A JPH09138420A (ja) | 1995-10-30 | 1995-10-30 | 薄膜トランジスタアレイ基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28144395A JPH09138420A (ja) | 1995-10-30 | 1995-10-30 | 薄膜トランジスタアレイ基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09138420A true JPH09138420A (ja) | 1997-05-27 |
Family
ID=17639253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28144395A Pending JPH09138420A (ja) | 1995-10-30 | 1995-10-30 | 薄膜トランジスタアレイ基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09138420A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7906004B2 (en) | 2004-10-12 | 2011-03-15 | Mitsubishi Chemical Corporation | Method of forming oxide film by anodically oxidizing in an electrolyte solution |
| KR101311336B1 (ko) * | 2006-12-05 | 2013-09-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
-
1995
- 1995-10-30 JP JP28144395A patent/JPH09138420A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7906004B2 (en) | 2004-10-12 | 2011-03-15 | Mitsubishi Chemical Corporation | Method of forming oxide film by anodically oxidizing in an electrolyte solution |
| KR101311336B1 (ko) * | 2006-12-05 | 2013-09-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7141180B2 (en) | Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof | |
| US6078365A (en) | Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film | |
| TWI223121B (en) | Active matrix addressing liquid-crystal display device | |
| JP2000077669A (ja) | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 | |
| TW439297B (en) | Liquid crystal display device | |
| CN100380682C (zh) | 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法 | |
| JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
| JP2005018074A (ja) | 露光方法及びこれを用いる液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JPH09138420A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP3612529B2 (ja) | 半透過型液晶表示装置およびその製造方法 | |
| JP2001356367A (ja) | 液晶画像表示装置及び画像表示装置用半導体装置の製造方法 | |
| JP2002521707A (ja) | 表示装置 | |
| JPH0220830A (ja) | 薄膜トランジスタアレイ | |
| JP3536762B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| TW548498B (en) | Fabrication process of a liquid crystal display device with improved yield | |
| JP2788601B2 (ja) | 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置 | |
| US6204082B1 (en) | Method of manufacturing liquid crystal display device | |
| JPH08262492A (ja) | 液晶表示装置 | |
| JP3537938B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP2002176062A (ja) | 表示装置用の基板の製造方法 | |
| JP4232641B2 (ja) | 電気光学装置の製造方法 | |
| JP2002076363A (ja) | 液晶表示装置 | |
| JP3830774B2 (ja) | 反射型液晶表示装置及び携帯端末機器 | |
| JPH0850304A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |