JPH09139670A - 周波数シンセサイザ装置 - Google Patents
周波数シンセサイザ装置Info
- Publication number
- JPH09139670A JPH09139670A JP7318472A JP31847295A JPH09139670A JP H09139670 A JPH09139670 A JP H09139670A JP 7318472 A JP7318472 A JP 7318472A JP 31847295 A JP31847295 A JP 31847295A JP H09139670 A JPH09139670 A JP H09139670A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- controlled oscillator
- frequency divider
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 広い周波数範囲で使用することが可能な周波
数シンセサイザ装置を提供する。 【解決手段】 電圧制御発振器と、この電圧制御発振器
の出力の周波数を分周した信号と基準信号との位相を比
較して、その位相差をローパスフィルタを介して電圧制
御発振器に出力する位相比較器を備える周波数シンセサ
イザ装置において、電圧制御発振器の出力の周波数を分
周する固定分周器の出力または電圧制御発振器の出力の
いずれかを制御信号に基づいて選択し第２の分周器へ出
力する選択手段を設ける。低周波数範囲を使用するとき
は、電圧制御発振器の出力を直接第２の分周器へ入力す
ることにより広い周波数範囲での使用が可能になる。
数シンセサイザ装置を提供する。 【解決手段】 電圧制御発振器と、この電圧制御発振器
の出力の周波数を分周した信号と基準信号との位相を比
較して、その位相差をローパスフィルタを介して電圧制
御発振器に出力する位相比較器を備える周波数シンセサ
イザ装置において、電圧制御発振器の出力の周波数を分
周する固定分周器の出力または電圧制御発振器の出力の
いずれかを制御信号に基づいて選択し第２の分周器へ出
力する選択手段を設ける。低周波数範囲を使用するとき
は、電圧制御発振器の出力を直接第２の分周器へ入力す
ることにより広い周波数範囲での使用が可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、通信分野など、幅
広い分野において、希望周波数の信号を作り出すために
使用される周波数シンセサイザ装置に関し、特に、幅広
い周波数範囲での使用を可能にしたものである。
広い分野において、希望周波数の信号を作り出すために
使用される周波数シンセサイザ装置に関し、特に、幅広
い周波数範囲での使用を可能にしたものである。
【０００２】
【従来の技術】周波数シンセサイザ装置は、例えば通信
装置の場合、基準発振器の信号から任意の周波数の搬送
波を作り出すために使用される。
装置の場合、基準発振器の信号から任意の周波数の搬送
波を作り出すために使用される。
【０００３】従来の周波数シンセサイザ装置は、図３に
示すように、入力電圧に応じた周波数の信号を発振する
電圧制御発振器（以下、ＶＣＯという）１と、入力周波
数を一定の分周比で分周する固定分周器２と、制御信号
の設定する分周比で入力信号の周波数を分周する可変分
周器３と、可変分周器３の出力信号ｆdivと基準信号ｆr
efとの位相を比較して位相差を出力する位相比較器４
と、位相比較器４の出力を平均化するローパスフィルタ
（以下、ＬＰＦという）とを備えている。
示すように、入力電圧に応じた周波数の信号を発振する
電圧制御発振器（以下、ＶＣＯという）１と、入力周波
数を一定の分周比で分周する固定分周器２と、制御信号
の設定する分周比で入力信号の周波数を分周する可変分
周器３と、可変分周器３の出力信号ｆdivと基準信号ｆr
efとの位相を比較して位相差を出力する位相比較器４
と、位相比較器４の出力を平均化するローパスフィルタ
（以下、ＬＰＦという）とを備えている。
【０００４】この周波数シンセサイザ装置において、固
定分周器２は、ＶＣＯ１の出力信号（ｆvco）の周波数
をＱ分周して出力し、可変分周器３は、この固定分周器
２の出力信号の周波数を外部より設定される分周比Ｍで
分周した信号（ｆdiv）を出力する。また、位相比較器
４は、ｆdivと基準信号（ｆref）との位相を比較して位
相差を出力する。位相比較器４の出力信号は、ＬＰＦ５
で平均化された後にＶＣＯ１の制御電圧端子に入力さ
れ、ＶＣＯ１は、制御電圧端子に加わる電圧に応じて、
出力する信号の周波数を変化させる。
定分周器２は、ＶＣＯ１の出力信号（ｆvco）の周波数
をＱ分周して出力し、可変分周器３は、この固定分周器
２の出力信号の周波数を外部より設定される分周比Ｍで
分周した信号（ｆdiv）を出力する。また、位相比較器
４は、ｆdivと基準信号（ｆref）との位相を比較して位
相差を出力する。位相比較器４の出力信号は、ＬＰＦ５
で平均化された後にＶＣＯ１の制御電圧端子に入力さ
れ、ＶＣＯ１は、制御電圧端子に加わる電圧に応じて、
出力する信号の周波数を変化させる。
【０００５】この信号は、外部に出力されると共に、固
定分周器２及び可変分周器３のフィードバックループに
入力し、周波数シンセサイザ装置は、ｆrefとｆdivとの
周波数及び位相が一致したところでＶＣＯ１の出力信号
が安定する。
定分周器２及び可変分周器３のフィードバックループに
入力し、周波数シンセサイザ装置は、ｆrefとｆdivとの
周波数及び位相が一致したところでＶＣＯ１の出力信号
が安定する。
【０００６】このときｆvcoは（式１）のようになる。
【０００７】 ｆvco＝Ｑ×Ｍ×ｆref （式１） また、可変分周器３には、特開平１−２０２０２７に記
載されているパルススワロウ方式の可変分周器を用いる
ことができる。この可変分周器３は、図４に示すよう
に、Ｐ分周または（Ｐ＋１）分周した信号（ｆck）を選
択して出力する２モジュラスプリスケーラ６と、設定さ
れた値（Ｎ）までのカウントを繰り返すメインカウンタ
７と、設定された値（Ａ）までをカウントするスワロウ
カウンタ８と、２モジュラスプリスケーラ６に対してｆ
ckの選択を制御するモード制御信号を出力するモード制
御手段９とを具備している。
載されているパルススワロウ方式の可変分周器を用いる
ことができる。この可変分周器３は、図４に示すよう
に、Ｐ分周または（Ｐ＋１）分周した信号（ｆck）を選
択して出力する２モジュラスプリスケーラ６と、設定さ
れた値（Ｎ）までのカウントを繰り返すメインカウンタ
７と、設定された値（Ａ）までをカウントするスワロウ
カウンタ８と、２モジュラスプリスケーラ６に対してｆ
ckの選択を制御するモード制御信号を出力するモード制
御手段９とを具備している。
【０００８】このパルススワロウ方式の可変分周器で
は、２モジュラスプリスケーラ６が、入力信号ｆvcoの
周波数を、モード制御信号に基づいてＰ分周または（Ｐ
＋１）分周し、その信号（ｆck）をメインカウンタ７と
スワロウカウンタ８とへ出力する。メインカウンタ７と
スワロウカウンタ８とは、同時にｆckのカウントを開始
し、カウント値をモード制御手段９へ出力する。モード
制御手段９は、スワロウカウンタ８のカウント値がＡに
なるまでは、２モジュラスプリスケーラ６の分周比を
（Ｐ＋１）に、メインカウンタ７のカウント値がＡ〜Ｎ
（但し、Ａ＜Ｎ）の間は２モジュラスプリスケーラ６の
分周比をＰになるようにモード制御信号を２モジュラス
プリスケーラ６へ出力する。
は、２モジュラスプリスケーラ６が、入力信号ｆvcoの
周波数を、モード制御信号に基づいてＰ分周または（Ｐ
＋１）分周し、その信号（ｆck）をメインカウンタ７と
スワロウカウンタ８とへ出力する。メインカウンタ７と
スワロウカウンタ８とは、同時にｆckのカウントを開始
し、カウント値をモード制御手段９へ出力する。モード
制御手段９は、スワロウカウンタ８のカウント値がＡに
なるまでは、２モジュラスプリスケーラ６の分周比を
（Ｐ＋１）に、メインカウンタ７のカウント値がＡ〜Ｎ
（但し、Ａ＜Ｎ）の間は２モジュラスプリスケーラ６の
分周比をＰになるようにモード制御信号を２モジュラス
プリスケーラ６へ出力する。
【０００９】メインカウンタ７のカウント値がＮになれ
ば、スワロウカウント８とメインカウンタ７とをそれぞ
れリセットし、同時に信号ｆdivを出力する。以後この
動作を繰り返す。即ち、パルススワロウ方式の可変分周
器の総分周比Ｍは（式２）のようになる。
ば、スワロウカウント８とメインカウンタ７とをそれぞ
れリセットし、同時に信号ｆdivを出力する。以後この
動作を繰り返す。即ち、パルススワロウ方式の可変分周
器の総分周比Ｍは（式２）のようになる。
【００１０】 Ｍ＝（Ｐ＋１）Ａ＋Ｐ（Ｎ−Ａ） ＝ Ｐ×Ｎ＋Ａ （式２） 以上のように動作するパルススワロウ方式の可変分周器
を図３の可変分周器３で使用した場合に、ロック状態に
おける周波数シンセサイザ装置の出力信号ｆvcoは（式
３）のようになる。
を図３の可変分周器３で使用した場合に、ロック状態に
おける周波数シンセサイザ装置の出力信号ｆvcoは（式
３）のようになる。
【００１１】 ｆvco＝Ｑ（Ｐ×Ｎ＋Ａ）ｆref （式３）
【発明が解決しようとする課題】しかし、（式２）にお
いて、Ｎ＜ＰではＮ＞Ａの条件を満足しない場合が発生
し、連続の分周比を設定できなくなる。従って、可変分
周器が連続に設定できる最小の分周比をＭminとする
と、周波数シンセサイザ装置の出力として設定できる最
小のｆvcoは（式４）となる。
いて、Ｎ＜ＰではＮ＞Ａの条件を満足しない場合が発生
し、連続の分周比を設定できなくなる。従って、可変分
周器が連続に設定できる最小の分周比をＭminとする
と、周波数シンセサイザ装置の出力として設定できる最
小のｆvcoは（式４）となる。
【００１２】 ｆvco＝Ｑ×Ｍmin×ｆref （式４） このように、周波数シンセサイザ装置は、設定できる下
限の周波数が（式４）によって制限されてしまい、広い
周波数範囲で使用することができないという問題点があ
る。
限の周波数が（式４）によって制限されてしまい、広い
周波数範囲で使用することができないという問題点があ
る。
【００１３】本発明は、このような従来の問題点を解決
するものであり、広い周波数範囲での使用が可能な周波
数シンセサイザ装置を提供することを目的としている。
するものであり、広い周波数範囲での使用が可能な周波
数シンセサイザ装置を提供することを目的としている。
【００１４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、電圧制御発振器と、この電圧制御発振器
の出力の周波数を分周した信号と基準信号との位相を比
較して、その位相差をローパスフィルタを介して電圧制
御発振器に出力する位相比較器とを備える周波数シンセ
サイザ装置において、電圧制御発振器の出力の周波数を
分周する固定分周器の出力または電圧制御発振器の出力
のいずれかを制御信号に基づいて選択し第２の分周器へ
出力する選択手段を設けている。
成するために、電圧制御発振器と、この電圧制御発振器
の出力の周波数を分周した信号と基準信号との位相を比
較して、その位相差をローパスフィルタを介して電圧制
御発振器に出力する位相比較器とを備える周波数シンセ
サイザ装置において、電圧制御発振器の出力の周波数を
分周する固定分周器の出力または電圧制御発振器の出力
のいずれかを制御信号に基づいて選択し第２の分周器へ
出力する選択手段を設けている。
【００１５】この発明によれば、広い周波数範囲で使用
することができる周波数シンセサイザ装置が得られる。
することができる周波数シンセサイザ装置が得られる。
【００１６】
【発明の実施の形態】本発明の請求項１に記載の発明
は、電圧制御発振器と、前記電圧制御発振器の出力の周
波数を分周した信号と基準信号の位相を比較して、その
位相差をローパスフィルタを介して前記電圧制御発振器
に出力する位相比較器とを備える周波数シンセサイザ装
置において、前記電圧制御発振器の出力の周波数を分周
する固定分周器の出力または前記電圧制御発振器の出力
のいずれかを制御信号に基づいて選択し第２の分周器へ
出力する選択手段を設けたものであり、広い周波数範囲
で使用することができるという作用を有する。
は、電圧制御発振器と、前記電圧制御発振器の出力の周
波数を分周した信号と基準信号の位相を比較して、その
位相差をローパスフィルタを介して前記電圧制御発振器
に出力する位相比較器とを備える周波数シンセサイザ装
置において、前記電圧制御発振器の出力の周波数を分周
する固定分周器の出力または前記電圧制御発振器の出力
のいずれかを制御信号に基づいて選択し第２の分周器へ
出力する選択手段を設けたものであり、広い周波数範囲
で使用することができるという作用を有する。
【００１７】請求項２に記載の発明は、請求項１記載の
発明において、前記制御信号により、前記選択手段にお
いて前記電圧制御発振器の出力信号が選択され出力され
るときに、前記固定分周器の動作を停止させるものであ
り、低い周波数帯域で使用した場合に必要以上に電力を
消費しないという作用を有する。
発明において、前記制御信号により、前記選択手段にお
いて前記電圧制御発振器の出力信号が選択され出力され
るときに、前記固定分周器の動作を停止させるものであ
り、低い周波数帯域で使用した場合に必要以上に電力を
消費しないという作用を有する。
【００１８】以下、本発明の実施の形態について、図面
を用いて説明する。
を用いて説明する。
【００１９】（実施の形態１）本発明の第１の実施形態
における周波数シンセサイザ装置は、図１に示すよう
に、制御電圧端子に加わる電圧に応じて、出力する信号
の周波数を変化させ、その信号を外部に出力すると共に
フィードバックループに出力する電圧制御発振器（ＶＣ
Ｏ）１と、ＶＣＯ１の出力（ｆvco）の周波数をＱ分周
する固定分周器２と、固定分周器２の出力またはｆvco
を外部から与えられる制御信号に基づいて選択し出力す
る選択手段10と、選択手段10の出力信号の周波数を、外
部より設定されている分周比Ｍに基づいて分周する可変
分周器３と、可変分周器３の出力信号と基準信号ｆref
との位相を比較して位相差を出力する位相比較器４と、
位相比較器４の出力信号を平均化した後にＶＣＯ１の制
御電圧端子に入力するローパスフィルタ５とを備えてい
る。
における周波数シンセサイザ装置は、図１に示すよう
に、制御電圧端子に加わる電圧に応じて、出力する信号
の周波数を変化させ、その信号を外部に出力すると共に
フィードバックループに出力する電圧制御発振器（ＶＣ
Ｏ）１と、ＶＣＯ１の出力（ｆvco）の周波数をＱ分周
する固定分周器２と、固定分周器２の出力またはｆvco
を外部から与えられる制御信号に基づいて選択し出力す
る選択手段10と、選択手段10の出力信号の周波数を、外
部より設定されている分周比Ｍに基づいて分周する可変
分周器３と、可変分周器３の出力信号と基準信号ｆref
との位相を比較して位相差を出力する位相比較器４と、
位相比較器４の出力信号を平均化した後にＶＣＯ１の制
御電圧端子に入力するローパスフィルタ５とを備えてい
る。
【００２０】以下、動作について説明する。可変分周器
３で連続に設定できる最小の分周比をＭminとすると、
次式（式５） ｆvco≧Ｑ×Ｍmin×ｆref （式５） で表される範囲にｆvcoがある時は、外部からの制御信
号により、固定分周器２の出力を選択手段10で選択して
可変分周器３に出力する。
３で連続に設定できる最小の分周比をＭminとすると、
次式（式５） ｆvco≧Ｑ×Ｍmin×ｆref （式５） で表される範囲にｆvcoがある時は、外部からの制御信
号により、固定分周器２の出力を選択手段10で選択して
可変分周器３に出力する。
【００２１】また、次式（式６） ｆvco＜Ｑ×Ｍmin×ｆref （式６） で表される範囲にｆvcoがある時は、外部からの制御信
号により、ＶＣＯ１の出力を選択手段10で選択して可変
分周器３に出力する。このとき周波数シンセサイザ装置
の出力として設定できるｆvcoの下限の周波数は（式
７）で表される。
号により、ＶＣＯ１の出力を選択手段10で選択して可変
分周器３に出力する。このとき周波数シンセサイザ装置
の出力として設定できるｆvcoの下限の周波数は（式
７）で表される。
【００２２】 ｆvco＝Ｍmin×ｆref （式７） 従来の構成の場合のｆvcoの下限の周波数を表す（式
４）と比較して、最小のｆvcoは（１／Ｑ）倍されたこ
とになる。これは、本発明における周波数シンセサイザ
装置の動作可能な周波数の下限値が、従来の周波数シン
セサイザ装置の（１／Ｑ）の周波数まで拡大されたこと
を意味する。
４）と比較して、最小のｆvcoは（１／Ｑ）倍されたこ
とになる。これは、本発明における周波数シンセサイザ
装置の動作可能な周波数の下限値が、従来の周波数シン
セサイザ装置の（１／Ｑ）の周波数まで拡大されたこと
を意味する。
【００２３】（実施の形態２）本発明の第２の実施形態
における周波数シンセサイザ装置は、図２に示すよう
に、固定分周器２に制御信号が入力されており、この点
が第１の実施形態の装置（図１）と異なっている。
における周波数シンセサイザ装置は、図２に示すよう
に、固定分周器２に制御信号が入力されており、この点
が第１の実施形態の装置（図１）と異なっている。
【００２４】以下に動作を説明する。この周波数シンセ
サイザ装置は、広い周波数帯域で使用することを狙って
いるので、ｆvcoの周波数が高い周波数帯域にあっても
動作するように固定分周器２は設計されている。しか
し、発振周波数が低いときには、固定分周器２は必要以
上に電力を消費する。（式６）及び（式７）から分かる
ように、（式８）の範囲にｆvcoがあるときは、選択手
段10により選択されるのはＶＣＯ１の出力信号である。
サイザ装置は、広い周波数帯域で使用することを狙って
いるので、ｆvcoの周波数が高い周波数帯域にあっても
動作するように固定分周器２は設計されている。しか
し、発振周波数が低いときには、固定分周器２は必要以
上に電力を消費する。（式６）及び（式７）から分かる
ように、（式８）の範囲にｆvcoがあるときは、選択手
段10により選択されるのはＶＣＯ１の出力信号である。
【００２５】 Ｍmin×ｆref≦ｆvco＜Ｑ×Ｍmin×ｆref （式８） この周波数シンセサイザ装置では、このときに制御信号
により固定分周器２の動作を停止させる。これにより、
固定分周器２で電力が消費されなくなり、ｆvcoが低い
周波数帯域にあっても必要以上の電力消費がない。
により固定分周器２の動作を停止させる。これにより、
固定分周器２で電力が消費されなくなり、ｆvcoが低い
周波数帯域にあっても必要以上の電力消費がない。
【００２６】なお、第１及び第２の実施形態では、選択
手段10の出力を可変分周器３へ直接入力しているが、選
択手段10の出力を第２の固定分周器を介した後に可変分
周器３へ入力するようにしても同様に実施可能である。
手段10の出力を可変分周器３へ直接入力しているが、選
択手段10の出力を第２の固定分周器を介した後に可変分
周器３へ入力するようにしても同様に実施可能である。
【００２７】
【発明の効果】以上の説明から明らかなように、本発明
の周波数シンセサイザ装置は、外部からの制御信号によ
り、電圧制御発振器の出力信号を固定分周器で分周せず
にそのまま後段の別の分周器に入力することができ、こ
れにより広い周波数範囲で使用することができる。
の周波数シンセサイザ装置は、外部からの制御信号によ
り、電圧制御発振器の出力信号を固定分周器で分周せず
にそのまま後段の別の分周器に入力することができ、こ
れにより広い周波数範囲で使用することができる。
【００２８】また、固定分周器を使用しない場合には、
固定分周器の動作を停止させて、必要以上の電力の消費
を抑えることができる。
固定分周器の動作を停止させて、必要以上の電力の消費
を抑えることができる。
【図１】本発明の第１の実施形態における周波数シンセ
サイザ装置の構成を示すブロック図、
サイザ装置の構成を示すブロック図、
【図２】本発明の第２の実施形態における周波数シンセ
サイザ装置の構成を示すブロック図、
サイザ装置の構成を示すブロック図、
【図３】従来の周波数シンセサイザ装置の構成を示すブ
ロック図、
ロック図、
【図４】従来の可変分周器の構成を示すブロック図であ
る。
る。
１ 電圧制御発振器 ２ 固定分周器 ３ 可変分周器 ４ 位相比較器 ５ ローパスフィルタ ６ ２モジュラスプリスケーラ ７ メインカウンタ ８ スワロウカウンタ ９ モード制御手段 10 選択手段
Claims (2)
- 【請求項１】 電圧制御発振器と、前記電圧制御発振器
の出力の周波数を分周した信号と基準信号との位相を比
較して、その位相差をローパスフィルタを介して前記電
圧制御発振器に出力する位相比較器とを備える周波数シ
ンセサイザ装置において、 前記電圧制御発振器の出力の周波数を分周する固定分周
器の出力または前記電圧制御発振器の出力のいずれかを
制御信号に基づいて選択し第２の分周器へ出力する選択
手段を設けたことを特徴とする周波数シンセサイザ装
置。 - 【請求項２】 前記制御信号により、前記選択手段にお
いて前記電圧制御発振器の出力信号が選択され出力され
るときに、前記固定分周器の動作を停止させることを特
徴とする請求項１記載の周波数シンセサイザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318472A JPH09139670A (ja) | 1995-11-14 | 1995-11-14 | 周波数シンセサイザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318472A JPH09139670A (ja) | 1995-11-14 | 1995-11-14 | 周波数シンセサイザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139670A true JPH09139670A (ja) | 1997-05-27 |
Family
ID=18099501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7318472A Pending JPH09139670A (ja) | 1995-11-14 | 1995-11-14 | 周波数シンセサイザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139670A (ja) |
-
1995
- 1995-11-14 JP JP7318472A patent/JPH09139670A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1104111B1 (en) | Phase-locked loop with digitally controlled, frequency-multiplying oscilator | |
| US6914464B2 (en) | Phase locked loop circuit using fractional frequency divider | |
| EP0793348B1 (en) | Phase lock loop circuit | |
| JP2000252819A (ja) | Ｐｌｌ回路 | |
| JP2000031820A (ja) | 周波数合成器 | |
| JPS6256689B2 (ja) | ||
| CN111294043B (zh) | 一种基于pll的自动恢复外部时钟的系统 | |
| US20020008586A1 (en) | PLL Frequency synthesizer circuit | |
| JP2002164786A (ja) | 端数かつ高速応答周波数シンセサイザおよび対応する周波数合成方法 | |
| JP2004236141A (ja) | 位相同期ループ回路及び雑音成分除去方法 | |
| JP3014566B2 (ja) | Ｐｌｌ回路 | |
| JP2002164785A (ja) | 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JP2001016103A (ja) | Ｐｌｌシンセサイザ | |
| JP2003087117A (ja) | Ｐｌｌ回路 | |
| JP2000040962A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JPH09139670A (ja) | 周波数シンセサイザ装置 | |
| JPH10336027A (ja) | クロック発生器 | |
| JPS63305619A (ja) | Ｐｌｌシンセサイザ装置 | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
| JPH0758635A (ja) | 周波数シンセサイザ |