JPH09140142A - Ｐｗｍコンバータ制御方法 - Google Patents
Ｐｗｍコンバータ制御方法Info
- Publication number
- JPH09140142A JPH09140142A JP7292674A JP29267495A JPH09140142A JP H09140142 A JPH09140142 A JP H09140142A JP 7292674 A JP7292674 A JP 7292674A JP 29267495 A JP29267495 A JP 29267495A JP H09140142 A JPH09140142 A JP H09140142A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- current
- pwm
- power supply
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 ＰＷＭコンバータの制御方法において、半導
体素子の動作の安定を図るために、必ず、素子が導通，
消弧できるように、ＰＷＭパルスを広く確保するととも
に、低い変調度にて正弦波を得る。 【解決手段】 ＰＷＭ発生部の出力信号をコンバータ部
に与えることにより交流電源電流を前記電流指令信号に
一致させる制御を行うコンバータの制御方法において、
バイアス波形を有し、該バイアス波形は三相交流電源電
圧に同期した三相正弦波の頭部をリミットするととも
に、該リミット動作により減少した分を他の２相に加減
算して得た波形とし、該波形と前記電流制御部の出力と
の和をＰＷＭ発生部に加えるようにしたことを特徴とす
る。
体素子の動作の安定を図るために、必ず、素子が導通，
消弧できるように、ＰＷＭパルスを広く確保するととも
に、低い変調度にて正弦波を得る。 【解決手段】 ＰＷＭ発生部の出力信号をコンバータ部
に与えることにより交流電源電流を前記電流指令信号に
一致させる制御を行うコンバータの制御方法において、
バイアス波形を有し、該バイアス波形は三相交流電源電
圧に同期した三相正弦波の頭部をリミットするととも
に、該リミット動作により減少した分を他の２相に加減
算して得た波形とし、該波形と前記電流制御部の出力と
の和をＰＷＭ発生部に加えるようにしたことを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は三相交流と直流との
間の電力変換を行う、ＰＷＭコンバータの制御方法、特
に変調方法に関するものである。
間の電力変換を行う、ＰＷＭコンバータの制御方法、特
に変調方法に関するものである。
【０００２】
【従来の技術】電動機駆動装置、あるいは、無停電電源
装置等の電力変換装置の順変換部としてコンバータが用
いられている。特に、効率，力率，雑音発生防止の点か
ら、正弦波コンバータが用いられており、図３に従来の
正弦波コンバータを示す。
装置等の電力変換装置の順変換部としてコンバータが用
いられている。特に、効率，力率，雑音発生防止の点か
ら、正弦波コンバータが用いられており、図３に従来の
正弦波コンバータを示す。
【０００３】図３中、１は交流電源、２はコンバータ主
回路を示し、コンバータ主回路２は電力用半導体素子か
ら成るコンバータ回路２１と、直流平滑コンデンサ２
２、交流リアクトル２３、及び電流検出器２４から成っ
ている。３はコンバータ装置の負荷であり、例えば、電
動機駆動用のインバータ装置や無停電電源装置のインバ
ータ回路である。４は制御部を示す。
回路を示し、コンバータ主回路２は電力用半導体素子か
ら成るコンバータ回路２１と、直流平滑コンデンサ２
２、交流リアクトル２３、及び電流検出器２４から成っ
ている。３はコンバータ装置の負荷であり、例えば、電
動機駆動用のインバータ装置や無停電電源装置のインバ
ータ回路である。４は制御部を示す。
【０００４】制御部４は、直流電圧制御部５と、基準波
形発生部６と、電流制御部７と、ＰＷＭ発生部８と、搬
送波発生部９、及びゲート増幅部１０から構成される。
３相コンバータ装置では、基準波形発生部６は各相用の
３つの信号を発生するとともに、電流制御部７とＰＷＭ
発生部８とは３相各相毎に設けられる。
形発生部６と、電流制御部７と、ＰＷＭ発生部８と、搬
送波発生部９、及びゲート増幅部１０から構成される。
３相コンバータ装置では、基準波形発生部６は各相用の
３つの信号を発生するとともに、電流制御部７とＰＷＭ
発生部８とは３相各相毎に設けられる。
【０００５】各部の動作を説明する。直流電圧制御部５
は、加算器５２と演算増幅器５３とにより、直流電圧設
定器５１の出力である直流電圧指令Ｖdc＊とコンバータ
の出力である直流電圧Ｖdcとの誤差を演算増幅し、コン
バータ直流電流指令値Ｉｄ＊を出力する。
は、加算器５２と演算増幅器５３とにより、直流電圧設
定器５１の出力である直流電圧指令Ｖdc＊とコンバータ
の出力である直流電圧Ｖdcとの誤差を演算増幅し、コン
バータ直流電流指令値Ｉｄ＊を出力する。
【０００６】基準波形発生部６は、基準正弦波発生器６
１から成る。基準正弦波発生器６１は、交流電源１の３
つの各相電圧Ｖｒ，Ｖｓ，Ｖｔと位相が一致し、波高値
が１の基準正弦波信号Ｓｒ，Ｓｓ，Ｓｔを出力し、該信
号は各相の電流制御部７に与えられる。
１から成る。基準正弦波発生器６１は、交流電源１の３
つの各相電圧Ｖｒ，Ｖｓ，Ｖｔと位相が一致し、波高値
が１の基準正弦波信号Ｓｒ，Ｓｓ，Ｓｔを出力し、該信
号は各相の電流制御部７に与えられる。
【０００７】電流制御部７は、掛け算器７１と、加算器
７２、及び演算増幅器７３から成っている。掛け算器７
１は、直流電圧制御部５の出力であるコンバータ直流電
流指令値Ｉｄ＊と、基準正弦波発生器６１の出力である
基準正弦波信号Ｓｒ，Ｓｓ，Ｓｔとを乗算し、コンバー
タ交流電流指令Ｉcr＊，Ｉcs＊，Ｉct＊を出力する。該
コンバータ交流電流指令は、位相が交流電源電圧Ｖｒ，
Ｖｓ，Ｖｔと一致し、振幅がコンバータ直流電流指令値
Ｉｄ＊に比例した波形となる。
７２、及び演算増幅器７３から成っている。掛け算器７
１は、直流電圧制御部５の出力であるコンバータ直流電
流指令値Ｉｄ＊と、基準正弦波発生器６１の出力である
基準正弦波信号Ｓｒ，Ｓｓ，Ｓｔとを乗算し、コンバー
タ交流電流指令Ｉcr＊，Ｉcs＊，Ｉct＊を出力する。該
コンバータ交流電流指令は、位相が交流電源電圧Ｖｒ，
Ｖｓ，Ｖｔと一致し、振幅がコンバータ直流電流指令値
Ｉｄ＊に比例した波形となる。
【０００８】加算器７２と演算増幅器７３とは、コンバ
ータ交流電流指令Ｉcr＊，Ｉcs＊，Ｉct＊と、電流検出
器２４で検出されたコンバータの交流電源電流Ｉcr，Ｉ
cs，Ｉctとの誤差を演算増幅し、コンバータ電圧指令Ｖ
ir＊，Ｖis＊，Ｖit＊を出力する。
ータ交流電流指令Ｉcr＊，Ｉcs＊，Ｉct＊と、電流検出
器２４で検出されたコンバータの交流電源電流Ｉcr，Ｉ
cs，Ｉctとの誤差を演算増幅し、コンバータ電圧指令Ｖ
ir＊，Ｖis＊，Ｖit＊を出力する。
【０００９】ＰＷＭ発生部８は、比較器８１から成る。
比較器８１は、コンバータ電圧指令Ｖir＊，Ｖis＊，Ｖ
it＊と、搬送波発生部９からの三角波ＴＷとを比較し、
各相毎のＰＷＭ波形ＰＷｒ，ＰＷｓ，ＰＷｔを出力す
る。該ＰＷＭ波形は、ゲート増幅部１０を介して各半導
体素子に送られる。この時、ゲート増幅部１０では、一
つの相のＰ側の素子とＮ側の素子との切り替わり時に、
両方の素子がともに消弧している期間、いわゆるデッド
タイムが設けられる。
比較器８１は、コンバータ電圧指令Ｖir＊，Ｖis＊，Ｖ
it＊と、搬送波発生部９からの三角波ＴＷとを比較し、
各相毎のＰＷＭ波形ＰＷｒ，ＰＷｓ，ＰＷｔを出力す
る。該ＰＷＭ波形は、ゲート増幅部１０を介して各半導
体素子に送られる。この時、ゲート増幅部１０では、一
つの相のＰ側の素子とＮ側の素子との切り替わり時に、
両方の素子がともに消弧している期間、いわゆるデッド
タイムが設けられる。
【００１０】図４はゲート増幅部１０の例を一相分につ
いて示す。図４中、１０１は反転器であり、１０２，１
０３はＣＫ端子に入力されるクロック信号の立ち上がり
時点から一定期間Ｑ端子にワンショットパルス“Ｈ”信
号を出力するモノマルチバイブレータである。１０４は
ＮＯＲゲート、１０５，１０６はＡＮＤゲートであっ
て、１０７，１０８はゲート増幅器を示している。
いて示す。図４中、１０１は反転器であり、１０２，１
０３はＣＫ端子に入力されるクロック信号の立ち上がり
時点から一定期間Ｑ端子にワンショットパルス“Ｈ”信
号を出力するモノマルチバイブレータである。１０４は
ＮＯＲゲート、１０５，１０６はＡＮＤゲートであっ
て、１０７，１０８はゲート増幅器を示している。
【００１１】ＰＷＭ発生部８からのＰＷＭ波形ＰＷｒ，
ＰＷｓ，ＰＷｔはモノマルチバイブレータ１０２のＣＫ
端子に与えられ、モノマルチバイブレータ１０２はＰＷ
Ｍ波形の立ち上がりエッジでワンショットパルスを発生
する。同様に、ＰＷＭ波形は反転器１０１を介してモノ
マルチバイブレータ１０３に与えられ、モノマルチバイ
ブレータ１０３はＰＷＭ波形の立ち下がりエッジでワン
ショットパルスを発生する。
ＰＷｓ，ＰＷｔはモノマルチバイブレータ１０２のＣＫ
端子に与えられ、モノマルチバイブレータ１０２はＰＷ
Ｍ波形の立ち上がりエッジでワンショットパルスを発生
する。同様に、ＰＷＭ波形は反転器１０１を介してモノ
マルチバイブレータ１０３に与えられ、モノマルチバイ
ブレータ１０３はＰＷＭ波形の立ち下がりエッジでワン
ショットパルスを発生する。
【００１２】ＮＯＲゲート１０４は前記の２個のワンシ
ョットパルスのＮＯＲ論理を採る。従って、ＮＯＲゲー
ト１０４の出力は、ＰＷＭ波形の立ち上がりと立ち下が
りとの両エッジで“Ｌ”のワンショットパルスを発生す
る。該ワンショットパルスとＰＷＭ波形とのＡＮＤ論理
をとることによって、Ｐ側素子のゲート波形が得られ
る。同様に、該ワンショットパルスとＰＷＭ波形の反転
波形とのＡＮＤ論理をとることにより、Ｎ側素子のゲー
ト波形が得られる。
ョットパルスのＮＯＲ論理を採る。従って、ＮＯＲゲー
ト１０４の出力は、ＰＷＭ波形の立ち上がりと立ち下が
りとの両エッジで“Ｌ”のワンショットパルスを発生す
る。該ワンショットパルスとＰＷＭ波形とのＡＮＤ論理
をとることによって、Ｐ側素子のゲート波形が得られ
る。同様に、該ワンショットパルスとＰＷＭ波形の反転
波形とのＡＮＤ論理をとることにより、Ｎ側素子のゲー
ト波形が得られる。
【００１３】これら２つのゲート波形の変化時には、Ｎ
ＯＲゲート１０４の出力により、必ず両方が“Ｌ”の期
間、すなわちデッドタイムが確保される。これら２つの
ゲート波形は、ゲート増幅器１０７，１０８を介してＰ
側，Ｎ側の各素子をドライブする。以上の構成により、
交流電源１の電圧位相と一致させるようにコンバータ回
路２１の交流電流を制御しながら、直流電圧を一定に制
御することができる。
ＯＲゲート１０４の出力により、必ず両方が“Ｌ”の期
間、すなわちデッドタイムが確保される。これら２つの
ゲート波形は、ゲート増幅器１０７，１０８を介してＰ
側，Ｎ側の各素子をドライブする。以上の構成により、
交流電源１の電圧位相と一致させるようにコンバータ回
路２１の交流電流を制御しながら、直流電圧を一定に制
御することができる。
【００１４】図５は図３の回路の動作波形を示してい
る。図５中、ａ）の実線は搬送波発生部９の出力ＴＷを
示すもので、破線はＰＷＭ発生部に与えられるコンバー
タ電圧指令Ｖir＊，Ｖis＊，Ｖit＊を示しており、
ｂ），ｃ），ｄ）及びｅ）は、Ｒ相の各部の波形を示し
ている。すなわちｂ）はＰＷＭ発生部の出力ＰＷｒを示
し、ｃ）はゲート増幅部１０内のＮＯＲゲート１０４の
出力を示す。ｄ）及びｅ）はゲート増幅部のＲ相の出力
を示し、ｄ）はＰ側の素子、ｅ）はＮ側の素子に与えら
れるゲート信号を示している。図中のＴｄはゲート増幅
部１０において作られるデッドタイムを示す。
る。図５中、ａ）の実線は搬送波発生部９の出力ＴＷを
示すもので、破線はＰＷＭ発生部に与えられるコンバー
タ電圧指令Ｖir＊，Ｖis＊，Ｖit＊を示しており、
ｂ），ｃ），ｄ）及びｅ）は、Ｒ相の各部の波形を示し
ている。すなわちｂ）はＰＷＭ発生部の出力ＰＷｒを示
し、ｃ）はゲート増幅部１０内のＮＯＲゲート１０４の
出力を示す。ｄ）及びｅ）はゲート増幅部のＲ相の出力
を示し、ｄ）はＰ側の素子、ｅ）はＮ側の素子に与えら
れるゲート信号を示している。図中のＴｄはゲート増幅
部１０において作られるデッドタイムを示す。
【００１５】図６は図５の拡大図であって、コンバータ
電圧指令の１相分のみについて、各種の変調度の代表的
な時点を表したものであり、ａ），ｂ），ｃ），ｄ），
ｅ）ともに図５と同じものを示している。図６のＴａの
期間は、コンバータ電圧指令Ｖir＊が三角波ＴＷのピー
クよりも小さい、すなわち変調度が１以下の場合を示し
ている。ａ）において実線で示された三角波ＴＷとコン
バータ電圧指令Ｖir＊とを比較した結果、ｂ）に示した
ようにＰＷＭ波形ＰＷｒのパルス幅Ｔ１がデッドタイム
Ｔｄよりも充分長い場合には、Ｐ側素子，Ｎ側素子と
も、充分な導通期間、あるいは消弧期間を有し、確実な
導通、あるいは消弧ができる。
電圧指令の１相分のみについて、各種の変調度の代表的
な時点を表したものであり、ａ），ｂ），ｃ），ｄ），
ｅ）ともに図５と同じものを示している。図６のＴａの
期間は、コンバータ電圧指令Ｖir＊が三角波ＴＷのピー
クよりも小さい、すなわち変調度が１以下の場合を示し
ている。ａ）において実線で示された三角波ＴＷとコン
バータ電圧指令Ｖir＊とを比較した結果、ｂ）に示した
ようにＰＷＭ波形ＰＷｒのパルス幅Ｔ１がデッドタイム
Ｔｄよりも充分長い場合には、Ｐ側素子，Ｎ側素子と
も、充分な導通期間、あるいは消弧期間を有し、確実な
導通、あるいは消弧ができる。
【００１６】しかし、パルス幅Ｔ１が短くなりデッドタ
イムＴｄに近づいた場合には、Ｎ側の素子の導通期間Ｔ
１１が短くなり、ゲート増幅部の遅れや、素子のターン
オン時間、負荷状態の違いにより、素子が導通したり導
通できなかったりする。すなわち、Ｎ側の素子の導通期
間Ｔ１１にパルスが出たり出なかったりする。このよう
な動作の不確定な要素が安定な制御を阻害する。
イムＴｄに近づいた場合には、Ｎ側の素子の導通期間Ｔ
１１が短くなり、ゲート増幅部の遅れや、素子のターン
オン時間、負荷状態の違いにより、素子が導通したり導
通できなかったりする。すなわち、Ｎ側の素子の導通期
間Ｔ１１にパルスが出たり出なかったりする。このよう
な動作の不確定な要素が安定な制御を阻害する。
【００１７】図６に示したＴｃの期間は、コンバータ電
圧指令Ｖir＊が三角波ＴＷのピークよりも大きい、すな
わち変調度が１を超えている場合を示している。この場
合には、比較器の出力は変化せず、ＰＷＭ波形も変化せ
ず、素子の導通，消弧の変化は起こらない。
圧指令Ｖir＊が三角波ＴＷのピークよりも大きい、すな
わち変調度が１を超えている場合を示している。この場
合には、比較器の出力は変化せず、ＰＷＭ波形も変化せ
ず、素子の導通，消弧の変化は起こらない。
【００１８】図６に示したＴｂの期間のように、コンバ
ータ電圧指令Ｖir＊が三角波ＴＷのピーク値に近い時点
では、ＰＷＭ波形ＰＷｒのパルス幅Ｔ２はＴａの期間に
おけるパルス幅Ｔ１より更に短くなる。パルス幅Ｔ２が
デッドタイムＴｄよりも短くなると、図４中の２つのモ
ノマルチバイブレータ１０２と１０３との出力がラップ
し、Ｎ側の素子は消弧し続け、Ｐ側の素子はＴ２＋Ｔｄ
の期間消弧する。
ータ電圧指令Ｖir＊が三角波ＴＷのピーク値に近い時点
では、ＰＷＭ波形ＰＷｒのパルス幅Ｔ２はＴａの期間に
おけるパルス幅Ｔ１より更に短くなる。パルス幅Ｔ２が
デッドタイムＴｄよりも短くなると、図４中の２つのモ
ノマルチバイブレータ１０２と１０３との出力がラップ
し、Ｎ側の素子は消弧し続け、Ｐ側の素子はＴ２＋Ｔｄ
の期間消弧する。
【００１９】更にパルス幅Ｔ１が短くなり、ＰＷＭ波形
にＴ２のパルスが無くなると、図４中の２つのモノマル
チバイブレータ１０２と１０３とへのトリガが無くなっ
て、ＮＯＲゲート１０４の出力は“Ｈ”のままになり、
Ｐ側の素子も導通し続ける。すなわち、ＰＷＭ波形のパ
ルスが消滅する直前と消滅後とで、Ｐ側の素子の消弧期
間がＴｄから零に急変する。このようにゲート信号が不
連続に変わることは、電流，電圧の制御が不連続にな
り、安定した制御を阻害する。
にＴ２のパルスが無くなると、図４中の２つのモノマル
チバイブレータ１０２と１０３とへのトリガが無くなっ
て、ＮＯＲゲート１０４の出力は“Ｈ”のままになり、
Ｐ側の素子も導通し続ける。すなわち、ＰＷＭ波形のパ
ルスが消滅する直前と消滅後とで、Ｐ側の素子の消弧期
間がＴｄから零に急変する。このようにゲート信号が不
連続に変わることは、電流，電圧の制御が不連続にな
り、安定した制御を阻害する。
【００２０】
【発明が解決しようとする課題】以上のように、変調率
が１を超えるような、あるいは、１付近のＰＷＭ変調で
は、変調度が１付近でゲートのパルス幅が不連続に変化
したり、発生が不規則になり、電流，電圧制御が不連続
になり、安定した制御を阻害したり、リップルを発生す
る。また、変調度が１を超えることにより、制御利得が
変化し、電源電流に波形歪を発生させる。
が１を超えるような、あるいは、１付近のＰＷＭ変調で
は、変調度が１付近でゲートのパルス幅が不連続に変化
したり、発生が不規則になり、電流，電圧制御が不連続
になり、安定した制御を阻害したり、リップルを発生す
る。また、変調度が１を超えることにより、制御利得が
変化し、電源電流に波形歪を発生させる。
【００２１】本発明においては、制御の不安定や、波形
歪，リップルの発生を防ぐことを目的とし、より低い変
調度にて所望の制御特性を得ることができ、変調度が１
あるいは過変調になりにくい方法を提供する。
歪，リップルの発生を防ぐことを目的とし、より低い変
調度にて所望の制御特性を得ることができ、変調度が１
あるいは過変調になりにくい方法を提供する。
【００２２】
【課題を解決するための手段】本発明によるＰＷＭコン
バータ制御方法は、三相交流電源電圧と直流電圧とを相
互に変換するコンバータ部と、交流電源電流を指令する
電流指令信号と、該電流指令信号と交流電源電流との誤
差を演算増幅する電流制御部、及び該電流制御部の出力
が加えられ該出力に応じたＰＷＭ波形を発生するＰＷＭ
発生部を有し、該ＰＷＭ発生部の出力信号をコンバータ
部に与えることにより交流電源電流を前記電流指令信号
に一致させる制御を行うコンバータの制御方法におい
て、バイアス波形を有し、該バイアス波形は三相交流電
源電圧に同期した三相正弦波の頭部をリミットするとと
もに、該リミット動作により減少した分を他の２相に加
減算して得た波形とし、該波形と前記電流制御部の出力
との和をＰＷＭ発生部に加えるようにしたことを特徴と
する。
バータ制御方法は、三相交流電源電圧と直流電圧とを相
互に変換するコンバータ部と、交流電源電流を指令する
電流指令信号と、該電流指令信号と交流電源電流との誤
差を演算増幅する電流制御部、及び該電流制御部の出力
が加えられ該出力に応じたＰＷＭ波形を発生するＰＷＭ
発生部を有し、該ＰＷＭ発生部の出力信号をコンバータ
部に与えることにより交流電源電流を前記電流指令信号
に一致させる制御を行うコンバータの制御方法におい
て、バイアス波形を有し、該バイアス波形は三相交流電
源電圧に同期した三相正弦波の頭部をリミットするとと
もに、該リミット動作により減少した分を他の２相に加
減算して得た波形とし、該波形と前記電流制御部の出力
との和をＰＷＭ発生部に加えるようにしたことを特徴と
する。
【００２３】すなわち、本発明によるＰＷＭコンバータ
制御方法においては、基準波形発生部に基準バイアス発
生器を設けて、基準正弦波発生器と同様に位相が電源電
圧と一致した基準バイアス波形を出力する。またその波
形は、基準正弦波発生器の出力である基準正弦波信号Ｓ
ｒ，Ｓｓ，Ｓｔのうちの最大である相の波形をピーク値
の０．８６６倍（＝ＳＩＮ６０°）に制限するととも
に、最大である相の波形が０．８６６を超えた分を他の
２相の正弦波形から加減した波形とする。
制御方法においては、基準波形発生部に基準バイアス発
生器を設けて、基準正弦波発生器と同様に位相が電源電
圧と一致した基準バイアス波形を出力する。またその波
形は、基準正弦波発生器の出力である基準正弦波信号Ｓ
ｒ，Ｓｓ，Ｓｔのうちの最大である相の波形をピーク値
の０．８６６倍（＝ＳＩＮ６０°）に制限するととも
に、最大である相の波形が０．８６６を超えた分を他の
２相の正弦波形から加減した波形とする。
【００２４】更に、基準波形発生部に、バイアス変調率
算出器と掛け算器とを追加する。ここで、バイアス変調
率算出器は、電源電圧と目標とする直流電圧との比に比
例したバイアス変調率を出力する。前記基準バイアス波
形発生器の出力にバイアス変調率を掛けたものをバイア
ス電圧指令とし、該バイアス電圧指令と電流制御部の出
力との和に応じたＰＷＭ波形をＰＷＭ発生部にて出力す
る。
算出器と掛け算器とを追加する。ここで、バイアス変調
率算出器は、電源電圧と目標とする直流電圧との比に比
例したバイアス変調率を出力する。前記基準バイアス波
形発生器の出力にバイアス変調率を掛けたものをバイア
ス電圧指令とし、該バイアス電圧指令と電流制御部の出
力との和に応じたＰＷＭ波形をＰＷＭ発生部にて出力す
る。
【００２５】
【作用】前記の手段により、３相各相の基準バイアス波
形の振幅を正弦波の０．８６６倍（＝ＳＩＮ６０°）に
制限することにより、従来の電流制御部の出力に現れて
いたコンバータ電圧指令に比べて、バイアス電圧指令の
最大値は約１３％小さく抑えられ、広い範囲の直流電
圧，電源電圧に対して過変調にならないで制御ができ
る。従って、ＰＷＭ波形ＰＷｒ，ＰＷｓ，ＰＷｔには必
ずパルスが現れ、ゲート増幅部１０内のモノマルチバイ
ブレータの動作に基づくゲートパルスの不連続な動作は
生じない。
形の振幅を正弦波の０．８６６倍（＝ＳＩＮ６０°）に
制限することにより、従来の電流制御部の出力に現れて
いたコンバータ電圧指令に比べて、バイアス電圧指令の
最大値は約１３％小さく抑えられ、広い範囲の直流電
圧，電源電圧に対して過変調にならないで制御ができ
る。従って、ＰＷＭ波形ＰＷｒ，ＰＷｓ，ＰＷｔには必
ずパルスが現れ、ゲート増幅部１０内のモノマルチバイ
ブレータの動作に基づくゲートパルスの不連続な動作は
生じない。
【００２６】また、３相のバイアス電圧指令の波形は頭
部が平らな波形であるため、電源電圧の中性点からみた
各相の電圧は頂部が平らな波形となり、正弦波とはなら
ないが、３相のバイアス電圧指令の相互の差の波形は従
来の電流制御部の出力と同等の正弦波となっているた
め、線間電圧としては正弦波となっており、波形の歪率
を損なうこともない。
部が平らな波形であるため、電源電圧の中性点からみた
各相の電圧は頂部が平らな波形となり、正弦波とはなら
ないが、３相のバイアス電圧指令の相互の差の波形は従
来の電流制御部の出力と同等の正弦波となっているた
め、線間電圧としては正弦波となっており、波形の歪率
を損なうこともない。
【００２７】なお、前記の制限値は必ずしも０．８６６
倍である必要はなく、１未満であって０．８６６以上で
あればそれなりの効果はある。何となれば、この制限値
を小さくするほど変調率の最大値が小さくなるため、よ
り広い範囲の直流電圧や電源電圧に対して過変調となら
ずに制御できる。
倍である必要はなく、１未満であって０．８６６以上で
あればそれなりの効果はある。何となれば、この制限値
を小さくするほど変調率の最大値が小さくなるため、よ
り広い範囲の直流電圧や電源電圧に対して過変調となら
ずに制御できる。
【００２８】その制限値を０．８６６（＝ＳＩＮ６０
°）以下にすると、三つの基準バイアス波形のうちの二
つの基準バイアス波形が同時に制限される帰還が生じ
る。二つの基準バイアス波形が制限されて一定値になっ
てしまうと、その期間中は当該線間電圧は一定になって
しまう。すなわち歪を発生する。他の一相基準バイアス
波形を修正するだけでは三相の電流を制御できない。か
ようにして、最も効果の大きい制限値は０．８６６とな
る。
°）以下にすると、三つの基準バイアス波形のうちの二
つの基準バイアス波形が同時に制限される帰還が生じ
る。二つの基準バイアス波形が制限されて一定値になっ
てしまうと、その期間中は当該線間電圧は一定になって
しまう。すなわち歪を発生する。他の一相基準バイアス
波形を修正するだけでは三相の電流を制御できない。か
ようにして、最も効果の大きい制限値は０．８６６とな
る。
【００２９】さらには、電源電圧と位相の一致したバイ
アス電圧指令により、ＰＷＭ波形を発生しコンバータを
運転すれば、電流制御部の出力が零であっても直流電圧
は電源電圧に比例した電圧値に安定する。したがって、
バイアス電圧指令を電源電圧と目標とする直流電圧との
比に応じて変化させれば、電流制御部の出力が零であっ
てもほぼ直流電圧を一定値に保つことができる。このこ
とは、バイアス電圧指令があれば、さらにはバイアス電
圧指令を電源電圧と目標とする直流電圧との比に応じて
変化させれば、電流制御部のゲインは小さくてもよいこ
とを意味する。
アス電圧指令により、ＰＷＭ波形を発生しコンバータを
運転すれば、電流制御部の出力が零であっても直流電圧
は電源電圧に比例した電圧値に安定する。したがって、
バイアス電圧指令を電源電圧と目標とする直流電圧との
比に応じて変化させれば、電流制御部の出力が零であっ
てもほぼ直流電圧を一定値に保つことができる。このこ
とは、バイアス電圧指令があれば、さらにはバイアス電
圧指令を電源電圧と目標とする直流電圧との比に応じて
変化させれば、電流制御部のゲインは小さくてもよいこ
とを意味する。
【００３０】
【発明の実施の態様】図１に本発明の一実施例による正
弦波コンバータ装置の構造を示しており、従来例を示す
図３と同一の符号は同一の部分を示している。本発明で
は、基準波形発生部６に基準バイアス波形発生器６４
と、バイアス変調率算出器６２、および掛け算器６３が
追加されており、また、加算器１１が追加されている。
掛け算器６３は、基準バイアス波形発生器６４の出力と
バイアス変調率算出器６２の出力との積をとり、バイア
ス電圧指令Ｖbr＊，Ｖbs＊，Ｖbt＊を出力する。ＰＷＭ
発生部８には、加算器１１によって、掛け算器６３の出
力である各相のバイアス電圧指令Ｖbr＊，Ｖbs＊，Ｖbt
＊と、電流制御部７の出力である各相のコンバータ電圧
指令Ｖir＊，Ｖis＊，Ｖit＊とのそれぞれの和信号Ｖｒ
＊，Ｖｓ＊，Ｖｔ＊が与えられて、該信号に応じてＰＷ
Ｍ波形を出力する。
弦波コンバータ装置の構造を示しており、従来例を示す
図３と同一の符号は同一の部分を示している。本発明で
は、基準波形発生部６に基準バイアス波形発生器６４
と、バイアス変調率算出器６２、および掛け算器６３が
追加されており、また、加算器１１が追加されている。
掛け算器６３は、基準バイアス波形発生器６４の出力と
バイアス変調率算出器６２の出力との積をとり、バイア
ス電圧指令Ｖbr＊，Ｖbs＊，Ｖbt＊を出力する。ＰＷＭ
発生部８には、加算器１１によって、掛け算器６３の出
力である各相のバイアス電圧指令Ｖbr＊，Ｖbs＊，Ｖbt
＊と、電流制御部７の出力である各相のコンバータ電圧
指令Ｖir＊，Ｖis＊，Ｖit＊とのそれぞれの和信号Ｖｒ
＊，Ｖｓ＊，Ｖｔ＊が与えられて、該信号に応じてＰＷ
Ｍ波形を出力する。
【００３１】図２は基準正弦波Ｓｒ，Ｓｓ，Ｓｔと、基
準バイアス発生器６４の出力Ｓbr，Ｓbs，Ｓbtの波形を
示す。
準バイアス発生器６４の出力Ｓbr，Ｓbs，Ｓbtの波形を
示す。
【００３２】まず、期間Ｔｅについて説明する。Ｓｒ，
Ｓｓ，Ｓｔは波高値１の正弦波である。期間ＴｅではＲ
相の波形Ｓｒの瞬時値はＳ相およびＴ相の波形Ｓｓ，Ｓ
ｔの瞬時値と比べて最も大きい値となっている。Ｒ相の
波形Ｓｒが最も大きい絶対値を有する６０度の期間Ｔｅ
は、Ｒ相の基準バイアス波形Ｓbrは０．８６６一定とす
る。これはＳＩＮ６０°の値である。また、この期間中
は、基準バイアス波形Ｓbrが基準正弦波Ｓｒより低下し
た分だけ、Ｓ相およびＴ相の基準バイアス波形Ｓbs，Ｓ
btも減少（絶対値としては増加）させる。
Ｓｓ，Ｓｔは波高値１の正弦波である。期間ＴｅではＲ
相の波形Ｓｒの瞬時値はＳ相およびＴ相の波形Ｓｓ，Ｓ
ｔの瞬時値と比べて最も大きい値となっている。Ｒ相の
波形Ｓｒが最も大きい絶対値を有する６０度の期間Ｔｅ
は、Ｒ相の基準バイアス波形Ｓbrは０．８６６一定とす
る。これはＳＩＮ６０°の値である。また、この期間中
は、基準バイアス波形Ｓbrが基準正弦波Ｓｒより低下し
た分だけ、Ｓ相およびＴ相の基準バイアス波形Ｓbs，Ｓ
btも減少（絶対値としては増加）させる。
【００３３】他の６０度の期間においても、その期間中
に絶対値が最大の基準正弦波の相の基準バイアス波形を
０．８６６に固定するとともに、該相の基準バイアス波
形と基準正弦波との差を他の２相の基準正弦波から加減
算したものを基準バイアス波形とする。以上のような基
準バイアス波形は、電子回路によるリミッタ回路や加減
算回路によっても実現できるが、マイクロコンピュータ
を使用した制御回路では、メモリテーブルを設けること
により簡単に実現できる。
に絶対値が最大の基準正弦波の相の基準バイアス波形を
０．８６６に固定するとともに、該相の基準バイアス波
形と基準正弦波との差を他の２相の基準正弦波から加減
算したものを基準バイアス波形とする。以上のような基
準バイアス波形は、電子回路によるリミッタ回路や加減
算回路によっても実現できるが、マイクロコンピュータ
を使用した制御回路では、メモリテーブルを設けること
により簡単に実現できる。
【００３４】バイアス変調率算出器６２は、交流電源電
圧Ｖｒ，Ｖｓ，Ｖｔの大きさ、例えば実効値Ｖrms と直
流電圧設定器５１の出力である直流電圧指令Ｖdc＊とか
ら、直流電圧が直流電圧指令とほぼ同じ値で交流電源電
圧と直流電圧が平衡するようなバイアス変調率Ｋｂを算
出する。具体的には、ＫｂはＶrms ／Ｖdc＊に比例した
値となる。
圧Ｖｒ，Ｖｓ，Ｖｔの大きさ、例えば実効値Ｖrms と直
流電圧設定器５１の出力である直流電圧指令Ｖdc＊とか
ら、直流電圧が直流電圧指令とほぼ同じ値で交流電源電
圧と直流電圧が平衡するようなバイアス変調率Ｋｂを算
出する。具体的には、ＫｂはＶrms ／Ｖdc＊に比例した
値となる。
【００３５】掛け算器６３は、基準バイアス波形発生器
６４の出力Ｓbr，Ｓbs，Ｓbtとバイアス変調率Ｋｂとを
乗算し、バイアス電圧指令Ｖbr＊，Ｖbs＊，Ｖbt＊を出
力する。該バイアス電圧指令は基準バイアス波形Ｓbr，
Ｓbs，Ｓbtと同じ形状をし、基準正弦波発生器６１の出
力Ｓｒ，Ｓｓ，Ｓｔと同じ位相で、且つ波高値がバイア
ス変調率Ｋｂの０．８６６倍の波形である。
６４の出力Ｓbr，Ｓbs，Ｓbtとバイアス変調率Ｋｂとを
乗算し、バイアス電圧指令Ｖbr＊，Ｖbs＊，Ｖbt＊を出
力する。該バイアス電圧指令は基準バイアス波形Ｓbr，
Ｓbs，Ｓbtと同じ形状をし、基準正弦波発生器６１の出
力Ｓｒ，Ｓｓ，Ｓｔと同じ位相で、且つ波高値がバイア
ス変調率Ｋｂの０．８６６倍の波形である。
【００３６】ＰＷＭ発生部８は、加算器１１により演算
される、バイアス電圧指令Ｖbr＊，Ｖbs＊，Ｖbt＊と、
電流制御部７の出力のコンバータ電圧指令Ｖir＊，Ｖis
＊，Ｖit＊との和に応じたＰＷＭ波形を出力する。
される、バイアス電圧指令Ｖbr＊，Ｖbs＊，Ｖbt＊と、
電流制御部７の出力のコンバータ電圧指令Ｖir＊，Ｖis
＊，Ｖit＊との和に応じたＰＷＭ波形を出力する。
【００３７】以上の構成では、バイアス電圧指令Ｖbr
＊，Ｖbs＊，Ｖbt＊が、直流電圧から電源電圧に応じた
交流電圧を出力する変調率を持つため、電流制御部７の
出力のコンバータ電圧指令Ｖir＊，Ｖis＊，Ｖit＊は、
制御すべき電源電流の交流リアクトル，電源インピーダ
ンスによる電圧降下分のみを制御すればよく、電流制御
部の出力の振幅はバイアス電圧指令に対してはごく小さ
くなり、変調度はほぼバイアス電圧指令で決まる。
＊，Ｖbs＊，Ｖbt＊が、直流電圧から電源電圧に応じた
交流電圧を出力する変調率を持つため、電流制御部７の
出力のコンバータ電圧指令Ｖir＊，Ｖis＊，Ｖit＊は、
制御すべき電源電流の交流リアクトル，電源インピーダ
ンスによる電圧降下分のみを制御すればよく、電流制御
部の出力の振幅はバイアス電圧指令に対してはごく小さ
くなり、変調度はほぼバイアス電圧指令で決まる。
【００３８】また、基準バイアス波形及びバイアス電圧
指令は、波高値が従来の電流制御部の出力よりも１３％
低い状態でも、３相の基準バイアス波形及びバイアス電
圧指令の相互の差は１００％の波高値の正弦波となって
いるため、線間電圧には従来通りの電圧が出力される。
すなわち、従来よりも１３％低い変調度にて従来通りの
線間電圧を出力することができ、しかも、線間電圧波形
は正弦波に保たれる。
指令は、波高値が従来の電流制御部の出力よりも１３％
低い状態でも、３相の基準バイアス波形及びバイアス電
圧指令の相互の差は１００％の波高値の正弦波となって
いるため、線間電圧には従来通りの電圧が出力される。
すなわち、従来よりも１３％低い変調度にて従来通りの
線間電圧を出力することができ、しかも、線間電圧波形
は正弦波に保たれる。
【００３９】以上の説明では、制御部４は、直流電圧制
御部５と、電流制御部７と、電流検出器２４とによりコ
ンバータ交流電流を制御するループを構成している場合
で、しかも、交流電源電流を正弦波とする正弦波コンバ
ータの場合を示したが、本発明は電流制御ループを内部
に持ち、交流電源電流を電流指令に一致させるように制
御するように構成した制御回路に対して適用でき、電流
指令の形状や発生手段にかかわらず適用できる。
御部５と、電流制御部７と、電流検出器２４とによりコ
ンバータ交流電流を制御するループを構成している場合
で、しかも、交流電源電流を正弦波とする正弦波コンバ
ータの場合を示したが、本発明は電流制御ループを内部
に持ち、交流電源電流を電流指令に一致させるように制
御するように構成した制御回路に対して適用でき、電流
指令の形状や発生手段にかかわらず適用できる。
【００４０】アクティブフィルタの制御回路に適用した
例を図７に示す。図７中の図１と同一の符号は同一の部
分を示している。図７では、電源１には歪電流を発生す
る負荷３ａがつながれている。アクティブフィルタ２ａ
は負荷３ａが発生する歪電流波形から歪電流成分を検出
し、該歪電流成分を発生して負荷に供給することによ
り、電源には歪の無い正弦波電流のみが流れるようにす
るものである。
例を図７に示す。図７中の図１と同一の符号は同一の部
分を示している。図７では、電源１には歪電流を発生す
る負荷３ａがつながれている。アクティブフィルタ２ａ
は負荷３ａが発生する歪電流波形から歪電流成分を検出
し、該歪電流成分を発生して負荷に供給することによ
り、電源には歪の無い正弦波電流のみが流れるようにす
るものである。
【００４１】図７では、負荷３ａの電流を検出する電流
検出器３１が設けられ、制御部４には、高調波検出器６
５と加算器７４とが設けられている。高調波検出器６５
は、電流検出器３１で検出された負荷３ａへの負荷電流
Ｉlr，Ｉls，Ｉltから高調波電流のみを検出して、高調
波補正指令Ｉhr＊，Ｉhs＊，Ｉht＊を発生する。該高調
波補正指令は、掛け算器７１の出力と加減算されて、コ
ンバータ交流電流指令Ｉcr＊，Ｉcs＊，Ｉct＊となる。
従って、コンバータの電源電流はアクティブフィルタ内
のコンデンサ２２の電圧を一定にするための電流に加え
て、負荷３ａに流れる高調波電流を重畳させた電流に制
御される。
検出器３１が設けられ、制御部４には、高調波検出器６
５と加算器７４とが設けられている。高調波検出器６５
は、電流検出器３１で検出された負荷３ａへの負荷電流
Ｉlr，Ｉls，Ｉltから高調波電流のみを検出して、高調
波補正指令Ｉhr＊，Ｉhs＊，Ｉht＊を発生する。該高調
波補正指令は、掛け算器７１の出力と加減算されて、コ
ンバータ交流電流指令Ｉcr＊，Ｉcs＊，Ｉct＊となる。
従って、コンバータの電源電流はアクティブフィルタ内
のコンデンサ２２の電圧を一定にするための電流に加え
て、負荷３ａに流れる高調波電流を重畳させた電流に制
御される。
【００４２】前記の高調波電流が負荷３ａへの高調波電
流を供給するために、電源１には高調波が流れない。以
上のように、図７の回路においても、基準バイアス波形
発生器６４と、バイアス変調率算出器６２と、掛け算器
６３とによって得られるバイアス電圧指令Ｖbr＊，Ｖbs
＊，Ｖbt＊の機能は有効に動作し、前記図１のコンバー
タの例と同様な効果を発揮する。
流を供給するために、電源１には高調波が流れない。以
上のように、図７の回路においても、基準バイアス波形
発生器６４と、バイアス変調率算出器６２と、掛け算器
６３とによって得られるバイアス電圧指令Ｖbr＊，Ｖbs
＊，Ｖbt＊の機能は有効に動作し、前記図１のコンバー
タの例と同様な効果を発揮する。
【００４３】
【発明の効果】以上に詳細に説明したように、本発明に
よるＰＷＭコンバータ制御方法によれば、従来よりも低
い変調率にて所望の制御をすることができるので、変調
率が１から離れて、変調率１付近で発生するゲート信号
や素子の不連続な動作や、不安定な動作に基づく制御の
不安定や波形歪を無くし、所望の制御を実現することが
できる。
よるＰＷＭコンバータ制御方法によれば、従来よりも低
い変調率にて所望の制御をすることができるので、変調
率が１から離れて、変調率１付近で発生するゲート信号
や素子の不連続な動作や、不安定な動作に基づく制御の
不安定や波形歪を無くし、所望の制御を実現することが
できる。
【００４４】以上の説明では、制御部は、直流電圧制御
部５と、電流制御部７と、電流検出部２４とによりコン
バータ交流電流を制御するループを構成している場合
で、しかも、交流電源電流を正弦波とする正弦波コンバ
ータの場合を示したが、本発明は電流制御ループを内部
に持ち、交流電源電流を正弦波とする場合に限らず、任
意の形状の電流に制御する場合にも適用できる。
部５と、電流制御部７と、電流検出部２４とによりコン
バータ交流電流を制御するループを構成している場合
で、しかも、交流電源電流を正弦波とする正弦波コンバ
ータの場合を示したが、本発明は電流制御ループを内部
に持ち、交流電源電流を正弦波とする場合に限らず、任
意の形状の電流に制御する場合にも適用できる。
【００４５】また、基準バイアス波形の波高値を０．８
６６（＝ＳＩＮ６０°）に制限する場合について説明し
たが、該波高値は適用に応じて、１未満で０．８６６以
上の任意の値に設定しても効果が得られる。また、バイ
アス変調率算出器によるバイアス変調率の算出の仕方
も、適用によっては直流電圧や直流電圧指令のみや交流
電源電圧のみから求めることもできる。
６６（＝ＳＩＮ６０°）に制限する場合について説明し
たが、該波高値は適用に応じて、１未満で０．８６６以
上の任意の値に設定しても効果が得られる。また、バイ
アス変調率算出器によるバイアス変調率の算出の仕方
も、適用によっては直流電圧や直流電圧指令のみや交流
電源電圧のみから求めることもできる。
【図１】本発明のＰＷＭコンバータ制御方法の一実施例
における、正弦波コンバータ装置の構成を示すブロック
図である。
における、正弦波コンバータ装置の構成を示すブロック
図である。
【図２】本発明のＰＷＭコンバータ制御方法の一実施例
における、基準バイアス波形を示すグラフである。
における、基準バイアス波形を示すグラフである。
【図３】従来の正弦波コンバータ装置の構成の一例を示
すブロック図である。
すブロック図である。
【図４】正弦波コンバータ装置に使用されるゲート増幅
部の構成例を示すブロック図である。
部の構成例を示すブロック図である。
【図５】従来の正弦波コンバータ装置の動作波形を示す
グラフである。
グラフである。
【図６】動作波形を詳細に説明するために図５を拡大し
て示した動作波形を示すグラフである。
て示した動作波形を示すグラフである。
【図７】本発明のＰＷＭコンバータ制御方法の他の実施
例によるアクティブフィルタの構成を示すブロック図で
ある。
例によるアクティブフィルタの構成を示すブロック図で
ある。
１ 交流電源 ２ コンバータ主回路 ２ａ アクティブフィルタ ３ コンバータ装置の負荷 ３ａ 負荷 ４ 制御部 ５ 直流電圧制御部 ６ 基準波形発生部 ７ 電流制御部 ８ ＰＷＭ発生部 ９ 搬送波発生部 １０ ゲート増幅部 １１ 加算器 ２１ コンバータ回路 ２２ 直流平滑コンデンサ ２３ 交流リアクトル ２４ 電流検出器 ３１ 電流検出器 ５１ 直流電圧設定器 ５２ 加算器 ５３ 演算増幅器 ６１ 基準正弦波発生器 ６２ バイアス変調率算出器 ６３ 掛け算器 ６４ 基準バイアス波形発生器 ６５ 高調波検出器 ７１ 掛け算器 ７２ 加算器 ７３ 演算増幅器 ７４ 加算器 ８１ 比較器 １０１ 反転器 １０２，１０３ モノマルチバイブレータ １０４ ＮＯＲゲート １０５，１０６ ＡＮＤゲート １０７，１０８ ゲート増幅器 Ｉcr，Ｉcs，Ｉct コンバータの交流電源電流 Ｉcr＊，Ｉcs＊，Ｉct＊ コンバータ交流電流指令 Ｉｄ＊ コンバータ直流電流指令値 Ｉhr＊，Ｉhs＊，Ｉht＊ 高調波補正指令 Ｉlr，Ｉls，Ｉlt 負荷電流 Ｋｂ バイアス変調率 ＰＷｒ，ＰＷｓ，ＰＷｔ 各相毎のＰＷＭ波形 Ｓbr，Ｓbs，Ｓbt 基準バイアス発生器の出力 Ｓｒ，Ｓｓ，Ｓｔ 基準正弦波信号 Ｔ１，Ｔ２ パルス幅 Ｔ１１ Ｎ側の素子の導通期間 Ｔａ，Ｔｂ，Ｔｃ 期間 Ｔｄ デッドタイム Ｔｅ 期間 ＴＷ 三角波 Ｖbr＊，Ｖbs＊，Ｖbt＊ バイアス電圧指令 Ｖdc 直流電圧 Ｖdc＊ 直流電圧指令 Ｖir＊，Ｖis＊，Ｖit＊ コンバータ電圧指令 Ｖｒ，Ｖｓ，Ｖｔ 各相の交流電源電圧 Ｖｒ＊，Ｖｓ＊，Ｖｔ＊ バイアス電圧指令と電流制御
部の出力との和信号
部の出力との和信号
Claims (3)
- 【請求項１】 三相交流電源電圧と直流電圧とを相互に
変換するコンバータ部と、交流電源電流を指令する電流
指令信号と、該電流指令信号と交流電源電流との誤差を
演算増幅する電流制御部、及び該電流制御部の出力が加
えられ該出力に応じたＰＷＭ波形を発生するＰＷＭ発生
部を有し、該ＰＷＭ発生部の出力信号をコンバータ部に
与えることにより交流電源電流を前記電流指令信号に一
致させる制御を行うコンバータの制御方法において、バ
イアス波形を有し、該バイアス波形は三相交流電源電圧
に同期した三相正弦波の頭部をリミットするとともに、
該リミット動作により減少した分を他の２相に加減算し
て得た波形とし、該波形と前記電流制御部の出力との和
をＰＷＭ発生部に加えるようにしたことを特徴とするＰ
ＷＭコンバータ制御方法。 - 【請求項２】 請求項１記載のＰＷＭコンバータ制御方
法において、請求項１におけるバイアス波形の代わり
に、三相交流電源電圧に同期した三相正弦波の頭部をリ
ミットするとともに、該リミット動作により減少した分
を他の２相に加減算して得た波形に対して、交流電源電
圧と直流電圧との双方またはいずれか一方に応じた計数
を掛けた波形をバイアス波形とするＰＷＭコンバータ制
御方法。 - 【請求項３】 請求項１又は２記載のＰＷＭコンバータ
制御方法において、三相正弦波の頭部のリミット値を１
未満であって且つ正弦波の電気角６０度の値である０．
８６６以上に設定したＰＷＭコンバータ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29267495A JP3602229B2 (ja) | 1995-11-10 | 1995-11-10 | Ｐｗｍコンバータ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29267495A JP3602229B2 (ja) | 1995-11-10 | 1995-11-10 | Ｐｗｍコンバータ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09140142A true JPH09140142A (ja) | 1997-05-27 |
| JP3602229B2 JP3602229B2 (ja) | 2004-12-15 |
Family
ID=17784838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29267495A Expired - Fee Related JP3602229B2 (ja) | 1995-11-10 | 1995-11-10 | Ｐｗｍコンバータ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3602229B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005088822A1 (ja) * | 2004-03-17 | 2007-08-09 | 株式会社安川電機 | モータ制御装置とそのｐｗｍインバータの変調波指令作成方法 |
| WO2013161159A1 (ja) * | 2012-04-25 | 2013-10-31 | パナソニック株式会社 | インバータ装置およびｐｗｍ信号制御方法 |
-
1995
- 1995-11-10 JP JP29267495A patent/JP3602229B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005088822A1 (ja) * | 2004-03-17 | 2007-08-09 | 株式会社安川電機 | モータ制御装置とそのｐｗｍインバータの変調波指令作成方法 |
| US7304451B2 (en) | 2004-03-17 | 2007-12-04 | Kabushiki Kaisha Yasakawa Denki | Motor control apparatus and method for generating modulation wave instruction of PWM inverter of the same motor control apparatus |
| WO2013161159A1 (ja) * | 2012-04-25 | 2013-10-31 | パナソニック株式会社 | インバータ装置およびｐｗｍ信号制御方法 |
| JP2013229989A (ja) * | 2012-04-25 | 2013-11-07 | Panasonic Corp | インバータ装置およびｐｗｍ信号制御方法 |
| US9621102B2 (en) | 2012-04-25 | 2017-04-11 | Panasonic Intellectual Property Management Co., Ltd. | Inverter device and PWM signal control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3602229B2 (ja) | 2004-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3681941B2 (ja) | 電源高調波抑制装置 | |
| US10158315B2 (en) | Controller for AC rotating machine and controller for electric power steering | |
| JP3602229B2 (ja) | Ｐｗｍコンバータ制御方法 | |
| JPH09154280A (ja) | Ｐｗｍコンバータの制御装置 | |
| JPH07213067A (ja) | Ｐｗｍコンバータの制御回路 | |
| JP3620755B2 (ja) | インバ−タ制御装置 | |
| JP2737299B2 (ja) | 電力用アクティブフィルタ | |
| JP3206866B2 (ja) | インバータのデッドタイム補償方法 | |
| JPH02261059A (ja) | 直流電圧脈動補正電源装置および電動機制御装置 | |
| JP2017212869A (ja) | 電力変換装置の制御方法及び電力変換装置 | |
| JP2781602B2 (ja) | 電力変換器の制御装置及びそのシステム | |
| JPH0748951B2 (ja) | 電力変換装置 | |
| JP3827286B2 (ja) | 電力変換装置 | |
| JPH0646568A (ja) | 電力変換装置 | |
| JPH05176553A (ja) | 無停電電源装置のインバータ制御方法及び無停電電源装置 | |
| JP3394529B2 (ja) | 電力変換装置 | |
| JPH0375893B2 (ja) | ||
| JPS62181674A (ja) | パルス幅変調形インバ−タ装置 | |
| JPS5819169A (ja) | Ｐｗｍ制御変換器の制御方法 | |
| JP3284613B2 (ja) | Ｐｗｍコンバータの制御回路 | |
| JP6770656B1 (ja) | 電力変換装置 | |
| JPH0667200B2 (ja) | 電流形ｐｗｍ変換器の制御方法 | |
| JP3404105B2 (ja) | 整流器 | |
| JP3396126B2 (ja) | 電力変換器の制御装置 | |
| JP2658620B2 (ja) | 電力変換器の制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |