JPH09146789A - エミュレータ - Google Patents

Abstract

(57)【要約】 【課題】 スタック破壊などにより、例えば本来正しい
データが誤ったデータに化ける現象などが生じ不正な分
岐などの不具合が発生した場合に、分岐先の領域が実行
可能なプログラム領域であるときには異常検出を行うこ
とが出来ない課題があった。 【解決手段】 ターゲットとなる回路に用いられるメモ
リのＲＯＭ領域の各アドレスに一対一に対応した分岐許
可フラグ格納用メモリへ、予め分岐命令に関係するアド
レスとしてアクセスが許可されるアドレスと許可されな
いアドレスとを識別する情報を格納しておき、ターゲッ
トプログラムの実行を遅延させることなく前記情報を基
に前記分岐命令が実行される際の前記アドレスに関係す
る誤りを検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロコンピ
ュータのプログラム開発を支援するために用いられるエ
ミュレータに関するものである。

【０００２】

【従来の技術】マイクロコンピュータにおけるプログラ
ム開発では、ターゲットプログラムの誤りを発見して修
正するためにエミュレータを使用する。図６は、エミュ
レータとターゲット基板およびパーソナルコンピュータ
との接続関係を示す概念図である。図において、４１は
ユーザが作成したターゲット基板、４２はターゲット基
板４１上のアドレスバス，データバス，制御信号線，入
出力ポートの信号を外部へ出力できるエミュレータ中央
処理装置、４３はエミュレータ中央処理装置４２から出
力される各信号を基にターゲットプログラムの実行制御
を行い、ターゲットプログラムの誤りを発見して修正す
るためのエミュレータである。４３ａはエミュレータ４
３のターゲットプログラムメモリであり、ターゲットプ
ログラムを格納する。４４はエミュレータ４３の制御お
よびターゲットプログラムのアセンブルを行うパーソナ
ルコンピュータであり、ソースプログラムをアセンブル
するためのアセンブラを備えており、このアセンブラに
よりアセンブルされたターゲットプログラムは通信ケー
ブル４５を介してエミュレータ４３のターゲットプログ
ラムメモリ４３ａに格納される。

【０００３】図７は、ターゲット基板４１上のメモリの
メモリマップと、アセンブルされたターゲットプログラ
ムを格納するターゲットプログラムメモリ４３ａのメモ
リマップとの対応関係を示した説明図である。図におい
て、５１はターゲット基板４１上のメモリのＲＡＭ領
域、５２はターゲット基板４１上のメモリの未使用領
域、５３はターゲット基板４１上のメモリのＲＯＭ領
域、５４はターゲットプログラムメモリ４３ａのデータ
領域、５５および５７はターゲットプログラムの未使用
領域、５６と５８はターゲットプログラムのプログラム
領域である。

【０００４】エミュレータ４３は、ターゲットプログラ
ムを実行中にターゲットプログラムを格納したターゲッ
トプログラムメモリ４３ａのプログラム領域５６，５８
に何らかのデータが書き込まれたり、未使用領域５５，
５７をアクセスしたときにターゲットプログラムの実行
を停止するメモリ保護機能を備えている。

【０００５】図８は、このメモリ保護機能を実現したエ
ミュレータ４３の構成を示すブロック図である。図にお
いて、４３ｃはエミュレータ中央処理装置４２から出力
される信号を常に監視するモニタ回路、４３ｅはターゲ
ットプログラムメモリ４３ａのアクセス条件を設定する
メモリ保護機能用メモリ、４３ｄは指定したアドレスの
命令実行や実行アドレスのアクセス状態とメモリ保護機
能用メモリ４３ｅのアクセス条件とを比較して、アクセ
ス状態が前記アクセス条件と異なっているときにプログ
ラムの実行を停止させるブレーク回路である。

【０００６】次に動作について説明する。ユーザは、図
６に示す構成によりソースプログラムをパーソナルコン
ピュータ４４のアセンブラによりアセンブルして、アセ
ンブルしたターゲットプログラムをエミュレータ４３上
で実行し、ターゲットプログラムの誤りの発見や修正を
行うのであるが、ターゲットプログラムをエミュレータ
４３上で実行する前に、ユーザはメモリ保護機能を設定
するためにターゲットプログラムを格納したターゲット
プログラムメモリ４３ａのアクセス条件をメモリ保護機
能用メモリ４３ｅへ設定する。この結果、ターゲットプ
ログラムを格納したターゲットプログラムメモリ４３ａ
のプログラム領域５６，５８が書込み禁止、ターゲット
プログラムメモリ４３ａの未使用領域５５，５７がアク
セス禁止となり、メモリ保護機能が確立される。

【０００７】このようなメモリ保護機能を設定した状態
でエミュレータ４３上でターゲットプログラムを実行す
ると、モニタ回路４３ｃはエミュレータ中央処理装置４
２から出力されるアドレスバス，データバスの信号や制
御信号線の信号を常に監視し、アクセス中のアドレスが
示すターゲットプログラムメモリ４３ａに対するアクセ
ス状態とメモリ保護機能用メモリ４３ｅへ設定されてい
るアクセス条件とを比較する。そして、アクセス条件が
一致しないときには、一致しないことを示す制御信号を
ブレーク回路４３ｄへ送る。ブレーク回路４３ｄでは、
モニタ回路４３ｃから送られてきた制御信号により、実
行中のプログラムを停止させるための信号をエミュレー
タ中央処理装置４２へ送る。エミュレータ中央処理装置
４２は前記信号を受けるとプログラムの実行を停止して
ターゲットプログラムメモリ４３ａの保護を行う。従っ
て、ターゲットプログラムを格納したターゲットプログ
ラムメモリ４３ａのプログラム領域５６，５８への書き
込み、未使用領域５５，５７へのアクセス（Ｆｅｔｃｈ
／Ｒｅａｄ／Ｗｒｉｔｅ）について検知することが可能
であり、ターゲットプログラムの誤りを検出すると共
に、ターゲットプログラムメモリ４３ａに格納されてい
るターゲットプログラムやデータの破壊などを回避して
ターゲットプログラムメモリ４３ａを保護することが可
能になる。

【０００８】

【発明が解決しようとする課題】従来のエミュレータは
以上のように構成されているので、ターゲットプログラ
ムの誤りを検出すると共に、ターゲットプログラムメモ
リ４３ａに格納されているターゲットプログラムやデー
タの破壊などを回避して保護することが可能であるが、
スタック破壊などにより例えば本来正しいデータが誤っ
たデータに化ける現象などが生じ、不正な分岐などの不
具合が発生した場合に、分岐先の領域が実行可能なプロ
グラム領域５６，５８であるときには異常検出を行うこ
とが出来ないという課題があった。つまり、ターゲット
プログラムメモリ４３ａのプログラム領域５６，５８内
であればこのような不正な分岐により分岐先のプログラ
ム領域５６，５８がアクセスされても、その状態を正常
な分岐によるアクセスと区別することが出来ないため、
ブレーク回路４３ｄは動作することはなく、プログラム
の暴走が発生する可能性が生じ、このような現象が生じ
たときの原因を探索するためのデバッグに時間を要して
しまう課題があった。

【０００９】この発明は上記のような課題を解決するた
めになされたもので、ターゲットプログラム実行に要す
る時間に影響を与えることなく、分岐命令実行の際に生
じる誤りを検出し、デバッグに要する時間を短縮できる
エミュレータを得ることを目的とする。

【００１０】

【課題を解決するための手段】請求項１記載の発明に係
るエミュレータは、ターゲットとなる回路に用いられる
メモリのＲＯＭ領域の各アドレスに一対一に対応したア
ドレスを有する分岐許可フラグ格納用メモリと、予め分
岐命令に関係するアドレスとしてアクセスが許可される
アドレスと許可されないアドレスとを識別する情報を前
記分岐許可フラグ格納用メモリへ格納するための識別情
報格納手段と、該識別情報格納手段により格納された前
記情報を基に前記ターゲットプログラムの実行を遅延さ
せることなく前記分岐命令が実行される際の前記アドレ
スへのアクセスに関係する誤りを検出する誤分岐アドレ
ス判定回路と、該誤分岐アドレス判定回路が前記分岐命
令の実行される際の前記誤りを検出したときに前記ター
ゲットプログラムの実行を停止させるブレーク回路とを
備えたものである。

【００１１】請求項２記載の発明に係るエミュレータ
は、分岐命令に関係するアドレスとしてアクセスが許可
されるアドレスと許可されないアドレスとを識別する
“１”あるいは“０”により設定されるフラグデータ
を、ターゲットとなる回路に用いられるメモリのＲＯＭ
領域の各アドレスに一対一に対応した分岐許可フラグ格
納用メモリへ識別情報格納手段により予め格納するよう
にしたものである。

【００１２】請求項３記載の発明に係るエミュレータ
は、分岐命令のオぺコードで指定された絶対アドレスで
あるかないかを基に前記分岐命令が実行される際のアド
レスに関係する誤りを検出するため、前記分岐命令のオ
ぺコードで指定された絶対アドレスであるかないかに応
じて前記分岐命令に関係するアドレスとしてアクセスが
許可されるアドレスと許可されないアドレスとを識別す
る“１”あるいは“０”により設定されるフラグデータ
を、ターゲットとなる回路に用いられるメモリのＲＯＭ
領域の各アドレスに一対一に対応した分岐許可フラグ格
納用メモリへ識別情報格納手段により予め格納するよう
にしたものである。

【００１３】請求項４記載の発明に係るエミュレータ
は、ラベルが定義されているプログラムの先頭アドレス
であるかないかを基に分岐命令が実行される際のアドレ
スに関係する誤りを検出するため、前記ラベルが定義さ
れているプログラムの先頭アドレスであるかないかに応
じて前記分岐命令に関係するアドレスとしてアクセスが
許可されるアドレスと許可されないアドレスとを識別す
る“１”あるいは“０”により設定されるフラグデータ
を、ターゲットとなる回路に用いられるメモリのＲＯＭ
領域の各アドレスに一対一に対応した分岐許可フラグ格
納用メモリへ識別情報格納手段により予め格納するよう
にしたものである。

【００１４】請求項５記載の発明に係るエミュレータ
は、サブルーチンへの分岐命令の次の命令アドレスであ
るかないかを基に前記分岐命令が実行される際のアドレ
スに関係する誤りを検出するため、前記サブルーチンへ
の分岐命令の次の命令アドレスであるかないかに応じて
前記分岐命令に関係するアドレスとしてアクセスが許可
されるアドレスと許可されないアドレスとを識別する
“１”あるいは“０”により設定されるフラグデータ
を、ターゲットとなる回路に用いられるメモリのＲＯＭ
領域の各アドレスに一対一に対応した分岐許可フラグ格
納用メモリへ識別情報格納手段により予め格納するよう
にしたものである。

【００１５】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この発明の実施の形態１におけ
るエミュレータの構成を示すブロック図である。図にお
いて、１１はエミュレータ中央処理装置、１２はエミュ
レータ中央処理装置１１から出力される信号を常に監視
するモニタ回路（モニタ手段）、１３はターゲットプロ
グラムやデータを格納するターゲットプログラムメモ
リ、１４は指定したアドレスの命令実行や不正分岐を行
った場合、および指定したアドレスの命令実行や実行ア
ドレスのアクセス状態とメモリ保護機能用メモリ１７の
アクセス条件とを比較してアクセス状態が前記アクセス
条件と異なっている場合にターゲットプログラムの実行
を中止させるブレーク回路、１５はターゲット基板上の
メモリのＲＯＭ領域の各アドレスに対して一対一に対応
したアドレスを有し、分岐命令に関係するアドレスとし
てアクセスが許可されるアドレスと許可されないアドレ
スとを識別する情報を格納する分岐許可フラグ格納用メ
モリ、１６は分岐命令実行時に分岐アドレスを判別する
分岐アドレス判別回路、１７はターゲットプログラムメ
モリ１３のアクセス条件を設定する前記メモリ保護機能
用メモリ（メモリ保護手段）、１８は分岐許可フラグ格
納用メモリ１５に格納された前記情報を基に前記ターゲ
ットプログラムの実行を遅延させることなく前記分岐命
令が実行される際の前記アドレスに関係する誤りを検出
する誤分岐アドレス判定回路、１９はモニタ回路１２，
ターゲットプログラムメモリ１３，ブレーク回路１４，
分岐許可フラグ格納用メモリ１５，分岐アドレス判別回
路１６，メモリ保護機能用メモリ１７などを備えたエミ
ュレータを示す。２０はソースプログラムをアセンブル
する際に予め分岐命令に関係するアドレスとしてアクセ
スが許可されるアドレスと許可されないアドレスとを識
別する前記情報を生成し前記分岐許可フラグ格納用メモ
リ１５へ格納するためのパーソナルコンピュータ（識別
情報格納手段）である。

【００１６】図２は、ターゲット基板上のメモリのメモ
リマップと、アセンブルされたターゲットプログラムを
格納するターゲットプログラムメモリ１３のメモリマッ
プとの対応関係を示した説明図である。図において、２
１はターゲット基板上のメモリのＲＡＭ領域、２２はタ
ーゲット基板上のメモリの未使用領域、２３はターゲッ
ト基板上のメモリのＲＯＭ領域、２４はターゲットプロ
グラムメモリ１３のデータ領域、２５および２７はター
ゲットプログラムメモリ１３の未使用領域、２６と２８
はターゲットプログラムメモリ１３のプログラム領域で
ある。

【００１７】図３は、分岐が許可されているか許可され
ていないかを示すフラグが格納された分岐許可フラグ格
納用メモリ１５を示す構成図である。図において、フラ
グ“１”のときには分岐可能であることを示し、またフ
ラグ“０”のときには分岐不可であることを示してい
る。

【００１８】図４は、分岐命令の実行時にアドレスバス
上へ出力されるアドレスおよびデータバス上へ出力され
るデータと読出制御信号線および書込制御信号線へ出力
される制御信号を示すタイミング図である。図におい
て、３１はアドレスバス上へ出力される信号であり現在
の実行アドレスを示し、３２はアドレスバス上へ出力さ
れる分岐先のアドレス、３３はデータバス上へ出力され
る分岐命令のオペコード、３４はデータバス上へ出力さ
れる分岐命令のオペランドであり、これより指定された
分岐先アドレスが参照可能である。

【００１９】図５に示すソースプログラムをアセンブル
する際に分岐命令に関係してアクセスが許可されるアド
レスは分岐許可情報ファイルとして生成し、アクセスが
許可されたアドレスと許可されないアドレスとを識別す
るための情報は、ターゲット基板上のメモリのＲＯＭ領
域の各アドレスと対応する分岐許可フラグ格納用メモリ
１５の各アドレスへ図３に示すように分岐可能であると
きにはフラグ“１”、分岐不可であるときにはフラグ
“０”として格納する。この場合、分岐を許可するアド
レスは、図５に示すように（１）分岐命令のオペコード
で指定された絶対アドレス、（２）ラベルが定義された
アドレス、（３）サブルーチン命令の次の命令アドレス
である。

【００２０】また、ターゲットプログラムをエミュレー
タ上で実行する前に、従来技術で説明したようにユーザ
はメモリ保護機能を設定するためにターゲットプログラ
ムを格納したターゲットプログラムメモリ１３のアクセ
ス条件をメモリ保護機能用メモリ１７へ設定する。この
結果、ターゲットプログラムを格納したターゲットプロ
グラムメモリ１３のプログラム領域２６，２８が書込み
禁止、未使用領域２５，２７がアクセス禁止となり、メ
モリ保護機能が確立される。

【００２１】次に、図１，図２，図３を用いてこの実施
の形態１のエミュレータにおけるブレーク機能を説明す
る。ユーザは、ターゲットプログラムをエミュレータ上
で実行する前に、ソースプログラムをアセンブルする時
点でターゲットプログラムメモリのプログラム領域２
６、２８の各アドレスに一対一に対応させて図３に示す
ように分岐が許可されるかされないかを示すフラグを分
岐許可フラグ格納用メモリ１５に設定する。

【００２２】ターゲットプログラム実行中、分岐アドレ
ス判別回路１６はアドレスバス上に出力された分岐先の
アドレス３２を判別する。このとき、分岐アドレス判別
回路１６によって判別された分岐先アドレスの分岐許可
フラグ格納用メモリ１５に設定されているフラグを参照
する。その結果、設定されているフラグが分岐不可を示
している場合には、分岐不可のフラグが設定されている
ことを示す制御信号をブレーク回路１４に送る。ブレー
ク回路１４は、分岐不可のフラグが設定されていること
を示す制御信号を分岐アドレス判別回路１６から受ける
と、ターゲットプログラムの実行を中止する。

【００２３】次に、ブレーク回路１４が動作してターゲ
ットプログラムの実行を中止する場合について具体的に
説明する。前述したように分岐が許可されるアドレス
は、（１）分岐命令のオペコードで指定された絶対アド
レス、（２）ラベルが定義されたアドレス、（３）サブ
ルーチン命令の次の命令アドレスであるため、前記
（２）の条件を満足しないことでブレーク回路１４が動
作する場合としては、次に示すような場合である。

【００２４】つまり、ラベルが定義されているアドレス
は分岐先のプログラムの先頭アドレスであることから、
この先頭アドレスに対しては分岐先として許可されてい
なければならないため、この先頭アドレスについて分岐
許可フラグ格納用メモリ１５に設定されているフラグは
当然に分岐先のアドレスとして許可されたフラグ“１”
が設定されている。従って、本来正しいアドレスが誤っ
たアドレスに変化するエラーが生じ前記ラベルが定義さ
れているアドレスへ分岐しない場合には、ブレーク回路
１４が動作して誤った分岐先へ分岐することによる暴走
などを有効に回避することになる。

【００２５】また、前記（３）の条件を満足しないこと
でブレーク回路１４が動作する場合としては、次に示す
ような場合である。

【００２６】つまり、従来のエミュレータでは、スタッ
クに格納されたアドレスにエラーが発生したり、スタッ
クポインタにエラーが生じたり、ハード的な原因でエラ
ーが生じると、エラーにより変化したアドレスがプログ
ラム領域である場合には、メモリ保護機能は動作するこ
とがなくブレーク回路も動作しないため、暴走状態に陥
ってしまう場合があったのに対し、この実施の形態１で
は、さらに分岐先のアドレスが分岐を許可されているア
ドレスか分岐不可であるアドレスかの条件をも加味して
ブレーク回路が動作するため、スタック破壊などにより
誤った分岐先アドレスへ戻ろうする場合には、そのアド
レスについて分岐許可フラグ格納用メモリ１５に分岐不
可を示すフラグが設定されている限り、ブレーク回路１
４が動作して誤った戻り番地へ戻ることによる暴走など
を有効に回避することになる。

【００２７】このように、この実施の形態１のエミュレ
ータによれば、誤った分岐が行われようとするとターゲ
ットプログラムの実行が即座に中止されるので、誤った
分岐による暴走を有効に回避することができる効果があ
る。

【００２８】

【発明の効果】以上のように、請求項１記載の発明によ
れば、ターゲットとなる回路に用いられるメモリのＲＯ
Ｍ領域の各アドレスに一対一に対応した分岐許可フラグ
格納用メモリへ識別情報格納手段により予め分岐命令に
関係するアドレスとして許可されるアドレスと許可され
ないアドレスとを識別する情報を格納しておき、ターゲ
ットプログラムの実行を遅延させることなく前記格納さ
れた前記情報を基に前記分岐命令が実行される際の前記
アドレスに関係する誤りを誤分岐アドレス判定回路によ
り検出し、ブレーク回路により前記ターゲットプログラ
ムの実行を停止させるように構成したので、例えば前記
分岐命令が実行される際の分岐先のアドレスに関係して
発生する誤りを容易に知ることができ、前記ターゲット
プログラムのデバッグに要する時間を短縮できる効果が
ある。

【００２９】請求項２記載の発明によれば、ターゲット
となる回路に用いられるメモリのＲＯＭ領域の各アドレ
スに一対一に対応した分岐許可フラグ格納用メモリへ識
別情報格納手段により予め分岐命令に関係するアドレス
としてアクセスが許可されるアドレスと許可されないア
ドレスとを識別する“１”あるいは“０”により設定さ
れるフラグデータを格納しておき、ターゲットプログラ
ムの実行を遅延させることなく前記格納された前記フラ
グデータを基に前記分岐命令が実行される際の前記アド
レスへのアクセスに関係する誤りを誤分岐アドレス判定
回路により検出し、ブレーク回路により前記ターゲット
プログラムの実行を停止させるように構成したので、前
記分岐命令が実行される際のアドレスへのアクセスに関
係する誤りを前記フラグデータを基に容易に知ることが
でき、前記ターゲットプログラムのデバッグに要する時
間を短縮できる効果がある。

【００３０】請求項３記載の発明によれば、ターゲット
となる回路に用いられるメモリのＲＯＭ領域の各アドレ
スに一対一に対応した分岐許可フラグ格納用メモリへ識
別情報格納手段により予め分岐命令のオぺコードで指定
された絶対アドレスであるかないかに応じてアクセスが
許可されるアドレスと許可されないアドレスとを識別す
る“１”あるいは“０”により設定されるフラグデータ
を格納しておき、ターゲットプログラムの実行を遅延さ
せることなく前記格納された前記フラグデータを基に前
記分岐命令が実行される際の前記絶対アドレスへのアク
セスに生じる誤りを誤分岐アドレス判定回路により検出
し、ブレーク回路により前記ターゲットプログラムの実
行を停止させるように構成したので、前記分岐命令が実
行される際のオぺコードで指定された前記絶対アドレス
へのアクセスに生じる誤りを容易に知ることができ、前
記ターゲットプログラムのデバッグに要する時間を短縮
できる効果がある。

【００３１】請求項４記載の発明によれば、ターゲット
となる回路に用いられるメモリのＲＯＭ領域の各アドレ
スに一対一に対応した分岐許可フラグ格納用メモリへ識
別情報格納手段により予めラベルが定義されているプロ
グラムの先頭アドレスであるかないかに応じたアクセス
が許可されるアドレスと許可されないアドレスとを識別
する“１”あるいは“０”により設定されるフラグデー
タを格納しておき、ターゲットプログラムの実行を遅延
させることなく前記格納された前記フラグデータを基に
前記分岐命令が実行される際の前記ラベルが定義されて
いるプログラムの先頭アドレスへのアクセスに生じる誤
りを誤分岐アドレス判定回路により検出し、ブレーク回
路により前記ターゲットプログラムの実行を停止させる
ように構成したので、前記分岐命令が実行される際のラ
ベルが定義されているプログラムの前記先頭アドレスへ
のアクセスに生じる誤りを容易に知ることができ、前記
ターゲットプログラムのデバッグに要する時間を短縮で
きる効果がある。

【００３２】請求項５記載の発明によれば、ターゲット
となる回路に用いられるメモリのＲＯＭ領域の各アドレ
スに一対一に対応した分岐許可フラグ格納用メモリへ識
別情報格納手段により予めサブルーチンへの分岐命令の
次の命令アドレスであるかないかに応じてアクセスが許
可されるアドレスと許可されないアドレスとを識別する
“１”あるいは“０”により設定されるフラグデータを
格納しておき、ターゲットプログラムの実行を遅延させ
ることなく前記格納された前記フラグデータを基に前記
分岐命令が実行される際の前記サブルーチンへの分岐命
令の次の命令アドレスへのアクセスに生じる誤りを誤分
岐アドレス判定回路により検出し、ブレーク回路により
前記ターゲットプログラムの実行を停止させるように構
成したので、前記サブルーチンへの分岐命令の次の命令
アドレスへのアクセスに生じる誤りを容易に知ることが
でき、特にスタック内のデータに生じたエラーが原因と
なる誤りを容易に知ることが出来、デバッグに要する時
間を短縮できる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるエミュレータ
の構成を示すブロック図である。

【図２】 この発明の実施の形態１によるエミュレータ
のターゲット基板上のメモリのメモリマップと、アセン
ブルしたターゲットプログラムを格納するターゲットプ
ログラムメモリのメモリマップとの対応関係を示す説明
図である。

【図３】 この発明の実施の形態１によるエミュレータ
の分岐が許可されているか許可されていないかを示すフ
ラグが設定された分岐許可フラグ格納用メモリの構成図
である。

【図４】 この発明の実施の形態１のエミュレータによ
る分岐命令の実行時にアドレスバス上へ出力されるアド
レスおよびデータバス上へ出力されるデータと読出制御
信号線および書込制御信号線へ出力される制御信号を示
すタイミング図である。

【図５】 この発明の実施の形態１のエミュレータによ
るソースプログラムの構成を示す説明図である。

【図６】 従来のエミュレータにおけるターゲット基板
とパーソナルコンピュータとの接続関係を示す概念図で
ある。

【図７】 従来のエミュレータにおけるターゲット基板
上のメモリのメモリマップと、アセンブルしたターゲッ
トプログラムを格納するターゲットプログラムメモリの
メモリマップとの対応関係を示す説明図である。

【図８】 従来のエミュレータの構成を示すブロック図
である。

【符号の説明】

１２ モニタ回路（モニタ手段）、１３ ターゲットプ
ログラムメモリ、１４ブレーク回路、１５ 分岐許可フ
ラグ格納用メモリ、１７ メモリ保護機能用メモリ（メ
モリ保護手段）、１８ 誤分岐アドレス判定回路、１９
エミュレータ、２０ パーソナルコンピュータ（識別
情報格納手段）。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ターゲットとなる回路を動作させるター
   ゲットプログラムを格納するターゲットプログラムメモ
   リと、前記ターゲットプログラムを実行することで前記
   回路が動作する際の各種データをモニタするモニタ手段
   と、該モニタ手段により得られたモニタ結果を基に前記
   ターゲットプログラムによる前記ターゲットプログラム
   メモリへの誤ったアクセスを検出するメモリ保護手段と
   を備えたエミュレータにおいて、前記ターゲットとなる
   回路に用いられるメモリのＲＯＭ領域の各アドレスに一
   対一に対応したアドレスを有する分岐許可フラグ格納用
   メモリと、予め分岐命令に関係するアドレスとしてアク
   セスが許可されるアドレスと許可されないアドレスとを
   識別する情報を前記分岐許可フラグ格納用メモリへ格納
   する識別情報格納手段と、該識別情報格納手段により格
   納された前記情報を基に前記ターゲットプログラムの実
   行を遅延させることなく前記分岐命令が実行される際の
   前記アドレスへのアクセスに関係する誤りを検出する誤
   分岐アドレス判定回路と、該誤分岐アドレス判定回路が
   前記分岐命令の実行される際の前記誤りを検出したとき
   に前記ターゲットプログラムの実行を停止させるブレー
   ク回路とを備えたことを特徴とするエミュレータ。
2. 【請求項２】 識別情報格納手段により予め分岐許可フ
   ラグ格納用メモリへ格納される情報は、分岐命令に関係
   するアドレスとしてアクセスが許可されるアドレスと許
   可されないアドレスとを識別する“１”あるいは“０”
   により設定されるフラグデータであることを特徴とする
   請求項１記載のエミュレータ。
3. 【請求項３】 分岐命令に関係するアドレスは、分岐命
   令のオぺコードで指定された絶対アドレスであることを
   特徴とする請求項２記載のエミュレータ。
4. 【請求項４】 分岐命令に関係するアドレスは、ラベル
   が定義されているプログラムの先頭アドレスであること
   を特徴とする請求項２記載のエミュレータ。
5. 【請求項５】 分岐命令に関係するアドレスは、サブル
   ーチンへの分岐命令の次の命令アドレスであることを特
   徴とする請求項２記載のエミュレータ。