JPH09146831A - メモリアクセス装置 - Google Patents

Abstract

(57)【要約】 【課題】 拡張性に優れた、メモリアクセス装置を提供
する。 【解決手段】 データ読み出し手段１１は処理モードに
応じてアドレスＸとｎ個のデータを読み出すための読み
出し制御信号を出力する。アドレスＸはアドレス変換手
段１２で変換されアドレスＹとなり、読み出し制御信号
は読み出し制御信号変換手段１３で変換され、ｎと定数
保持手段１６の出力ｍとの和ｎ＋ｍ個のデータを読み出
すための読み出し制御信号となる。数値保持手段１４は
アドレスＹからｎ＋ｍ個のデータを出力する。データ分
割手段１５はｎ＋ｍ個のデータのうち、ｎ個をデータ読
み出し手段１１に送り、ｍ個をデータ出力端子１７より
出力する。データ読み出し手段１１はｎ個のデータをデ
ータ出力端子１８より出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＶＴＲ（ビデオテー
プレコーダ）やビデオカメラの信号処理装置などで、定
数データを一時記憶するメモリのアクセスに用いられ
る、メモリアクセス装置に関するものである。

【０００２】

【従来の技術】従来のメモリアクセス装置について、図
面を参照しながら説明する。

【０００３】図３は従来のメモリアクセス装置のブロッ
ク図を示すものである。図３において、３１Ａは信号処
理装置、３２Ａはデータ読み出し手段、３３Ａは定数デ
ータを一時記憶するメモリであり、波線で囲んだ信号処
理装置３１Ａとデータ読み出し手段３２Ａは一つの集積
回路（以下、ＩＣとする）上に集積される。

【０００４】信号処理装置３１Ａは複数の処理モードを
有しており、処理モード毎に定数データを受け取って、
その定数データに応じて信号処理の方式を切り替える。
データ読み出し手段３２Ａは信号処理装置３１Ａが出力
する処理モードから、メモリ３３Ａで定数データが格納
されている位置（以下アドレス）を決定し、そのアドレ
スと読み出し制御信号を出力する。メモリ３３Ａはアド
レスに格納されている定数データを読み出し制御信号に
同期して出力する。データ読み出し手段３２Ａは読み出
し制御信号に同期して定数データを受け取る。この定数
データが信号処理装置３１Ａで使用され、信号処理装置
３１Ａの処理方式が切り替わる。

【０００５】図４は従来のメモリアクセス装置の各部の
信号波形を示すものである。従来のメモリアクセス装置
の動作について、図４を用いてさらに詳しく説明する。

【０００６】図４はメモリ３３Ａに１本の信号線で読み
出しを行うものを使用した場合の信号波形の例である。
図４（ａ）は１本の信号線の信号波形、図４（ｂ）は
（ａ）の中のアドレス部分、図４（ｃ）は（ａ）の中の
読み出し制御信号、図４（ｄ）は（ａ）の中の定数デー
タをそれぞれ示している。

【０００７】データ読み出し手段３２Ａは処理モードに
応じたアドレスＸを出力する。メモリ３３Ａはアドレス
Ｘの位置に格納されているデータＡを出力し、読み出し
制御信号が”０”か”１”かを検出する。図の場合”
０”であるのでアドレスＸの次のアドレスＸ＋１に格納
されているデータＢを続けて出力する。メモリ３３Ａは
データＢを出力後、同様に読み出し制御信号が”０”
か”１”かを検出する。図の場合”１”であるので、デ
ータの出力を以後行わない。

【０００８】以上の動作でデータ読み出し手段３２Ａ
は、データＡ、データＢの２つの定数データを読み出す
ことができる。

【０００９】図５は図３の従来のメモリアクセス装置
に、新たに信号処理装置を１つ拡張した場合を示してい
る。図５において、３１Ｂは拡張する信号処理装置、３
２Ｂはデータ読み出し手段、３３Ｂはメモリであり、波
線で囲んだ信号処理装置３１Ｂとデータ読み出し手段３
２Ｂは一つの集積回路（以下、ＩＣとする）上に集積さ
れる。図５に示すように、信号処理装置３１Ｂを新たに
追加する場合、従来のメモリアクセス装置では、データ
読み出し手段３２Ａと同様のデータ読み出し手段３２Ｂ
と、メモリ３３Ａと同様のメモリ３３Ｂを追加する必要
があるため、回路規模が増大し、コストの上昇を招く。

【００１０】図６は図３の従来のメモリアクセス装置
に、新たに信号処理装置を１つ拡張する場合に、２つの
信号処理装置でメモリを共有する場合を示している。図
６において、６１は拡張する信号処理装置、６２はデー
タ読み出し手段、６３はメモリであり、波線で囲んだ信
号処理装置３１Ａとデータ読み出し手段６２は一つの集
積回路（以下、ＩＣとする）上に集積される。メモリ６
３は図５のメモリ３３Ａとメモリ３３Ｂを合わせたもの
で、その容量はメモリ３３Ａの容量とメモリ３３Ｂの容
量の和になっている。

【００１１】データ読み出し手段６２は信号処理装置３
１Ａが出力する処理モードから、信号処理装置３１Ａ用
の定数データが格納されているアドレスと、信号処理装
置６１用の定数データが格納されているアドレスを決定
し、これらのアドレスと読み出し制御信号を出力する。
メモリ６３はアドレスに格納されている定数データを読
み出し制御信号に同期して出力する。データ読み出し手
段６２は読み出し制御信号に同期して定数データを受け
取り、信号処理装置３１Ａ用の定数データと信号処理装
置６１用の定数データとに分割して出力する。それぞれ
の定数データに基づいて、信号処理装置３１Ａと信号処
理装置６１は処理方式を切り替える。

【００１２】図６のメモリアクセス装置では、データ読
み出し手段６２は図３のデータ読み出し手段３２Ａとは
異なるものである。すなわち、図３のメモリアクセス装
置に図６の方法で新たに信号処理装置を１つ拡張する場
合、図３のデータ読み出し手段３２Ａは使用できず、新
規にデータ読み出し手段６２を設計する必要がある。特
に、信号処理装置３１Ａとデータ読み出し手段３２Ａが
一つの集積回路上に集積されている場合、データ読み出
し手段３２Ａの変更は、ＩＣを再集積することを意味
し、容易に拡張を行うことができない。

【００１３】

【発明が解決しようとする課題】従来のメモリアクセス
装置にあっては、信号処理装置を追加して拡張する場合
に、図５の例では２重３重にＩＣを用いなければなら
ず、回路規模が増大し低価格で実現できないという問題
点が、また、図６の例ではデータ読み出し手段を変更し
たＩＣを新たに起こさなければならず、容易に拡張でき
ないという問題点があった。

【００１４】

【課題を解決するための手段】この問題点を解決するた
めに、本発明は、ＩＣ内のデータ読み出し手段に手を加
えず、外付け回路の付加により、拡張したい信号処理装
置を追加できるようにすることで、低価格で拡張性に優
れたメモリアクセス装置を提供できるものである。

【００１５】上記外付け回路は、第１のアドレスを第２
のアドレスに変換するアドレス変換手段と、第２のデー
タの個数ｍを保持する定数保持手段と、個数ｍの値を用
いて第１の読み出し制御信号を第２の読み出し制御信号
に変換する読み出し制御信号変換手段と、第２の読み出
し制御信号によりメモリから読み出したデータを、第１
の読み出し制御信号と個数ｍを用いてＩＣ内の信号処理
装置または拡張した信号処理装置に分割して送るデータ
分割手段からなる。

【００１６】

【発明の実施の形態】本発明は、信号処理装置とデータ
読み出し手段が内蔵されたＩＣと、メモリ（数値保持手
段）とでなるメモリアクセス装置に、第２の信号処理装
置を拡張するものであって、処理モードによって定まる
所定の第１のアドレスと、第１のデータを第１のデータ
の個数ｎだけ読み出すための第１の読み出し制御信号と
を出力し、第１のアドレスによって定まる第１のデータ
を第１のデータの個数ｎだけ受け取り、第１のデータを
出力するデータ読み出し手段と、第１のアドレスに所定
の演算を行い第２のアドレスとして出力するアドレス変
換手段と、第２のデータの個数ｍを保持する定数保持手
段と、第１の読み出し制御信号を、第１のデータの個数
ｎと第２のデータの個数ｍとの和ｎ＋ｍだけ読み出すた
めの第２の読み出し制御信号に変換する読み出し制御信
号変換手段と、第２のアドレスと第２の読み出し制御信
号を受け、第２のアドレスによって定まる第３のデータ
をｎ＋ｍ個だけ出力する数値保持手段と、第１の読み出
し制御信号を基準にして、第３のデータを第１のデータ
の個数ｎの第１のデータと、第２のデータの個数ｍの第
２のデータに分割し出力するデータ分割手段とから構成
されている。

【００１７】上記した構成により、データ読み出し手段
が処理モードによって定まる所定の第１のアドレスと第
１の読み出し制御信号を出力する。アドレス変換手段は
第１のアドレスに所定の演算を行い第２のアドレスとし
て出力する。読み出し制御信号変換手段は第１の読み出
し制御信号を第２の読み出し制御信号に変換して出力す
る。数値保持手段は第２の読み出し制御信号に基づき、
第２のアドレスによって定まる第３のデータを出力す
る。データ分割手段は第１の読み出し制御信号を基準に
して、第３のデータを第１のデータと第２のデータに分
割して出力し、第１のデータをデータ読み出し手段が受
け取り出力する。

【００１８】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００１９】図１は本発明の実施例におけるメモリアク
セス装置のブロック図を示すものである。図１におい
て、１１はデータ読み出し手段、１２はアドレス変換手
段、１３は読み出し制御信号変換手段、１４は数値保持
手段、１５はデータ分割手段、１６は定数保持手段、１
７，１８はデータ出力端子、１９は処理モード入力端
子、２０，２１は信号処理装置、１２Ａは乗算器、１３
Ａ，１５Ａはカウンタ、１３Ｂ，１５Ｂは比較手段、１
３Ｃ，１５Ｃはセレクタである。以下、図１を参照しな
がら本実施例のメモリアクセス装置について説明する。

【００２０】信号処理装置２０は複数の処理モードを有
しており、処理モード毎に定数データを受け取って、そ
の定数データに応じて信号処理の方式を切り替える。信
号処理装置２１も処理モード毎に定数データを受け取っ
て、その定数データに応じて信号処理の方式を切り替え
る。

【００２１】データ読み出し手段１１は従来の技術で説
明した図３のデータ読み出し手段３２Ａと同様のもの
で、処理モード入力端子１９より入力される処理モード
に応じてｎ個の定数データを読み出すものである。ま
た、信号処理装置２０、信号処理装置２１は図６の信号
処理装置３１Ａ、信号処理装置６１とそれぞれ同様のも
のである。以下では信号処理装置２０がｎ個のデータ
を、信号処理装置２１がｍ個のデータを受け取る場合に
ついて説明する。

【００２２】データ読み出し手段１１はｎ個のデータを
数値保持手段１４から読み出すために、読み出し位置を
示すアドレスＸと、ｎ個のデータを読み出すための読み
出し制御信号を出力する。アドレスＸは処理モード入力
端子１９より入力される処理モードに応じて決定され
る。アドレス変換手段１２では所定の演算が行われ、ア
ドレスＸはアドレスＹに変換される。例えばＹ＝Ｘ・
（ｎ＋ｍ）／ｎと変換される。

【００２３】一方、読み出し制御信号は読み出し制御信
号変換手段１３で変換され出力される。この時、ｎと定
数保持手段１６の出力ｍとの和であるｎ＋ｍ個のデータ
を数値保持手段１４から読み出すように変換される。数
値保持手段１４はアドレスＹからアドレスＹ＋ｎ＋ｍ−
１までのｎ＋ｍ個のデータを出力する。

【００２４】データ分割手段１５はｎ＋ｍ個のデータを
ｎ個のデータとｍ個のデータに分割し、ｎ個のデータを
データ読み出し手段１１に出力し、ｍ個のデータをデー
タ出力端子１７より出力する。データ読み出し手段１１
はｎ個のデータをデータ出力端子１８より出力する。デ
ータ出力端子１７，１８から出力されたデータは信号処
理装置２１，２０でそれぞれ使用される。

【００２５】以上のように、データ読み出し手段１１、
信号処理装置２０は従来と同じ構成で、信号処理装置２
０が必要とするｎ個のデータを数値保持手段１４より読
み出せる。また、信号処理装置２１が必要とするｍ個の
データも読み出すことができる。

【００２６】図２にアドレス、読み出し制御信号、デー
タを１本の信号線でやりとりする場合の各部の信号波形
図を示す。以下図２を参照しながら、図１の本発明の実
施例の動作を詳しく説明する。

【００２７】図２（ａ）はデータ読み出し手段１１が出
力するアドレスＸを、図２（ｂ）はデータ読み出し手段
１１が出力する読み出し制御信号を示している。図２で
は簡単のために、データ読み出し手段１１がデータＡ、
データＢの２個のデータを読み出す場合（ｎ＝２の場
合）を示した。

【００２８】アドレス変換手段１２では、アドレスＸに
所定の演算を行い、アドレスＸを図２（ｃ）のようにア
ドレスＹに変換して出力する。例えば、乗算器１２Ａで
アドレスＸを２倍し、アドレスＹ＝２Ｘとして出力す
る。

【００２９】読み出し制御信号変換手段１３では図２
（ｂ）の読み出し制御信号をカウンタ１３Ａに入力す
る。カウンタ１３Ａは入力が１の時にクリアされて出力
が０になり、入力が０の時に出力が１ずつ増加する。カ
ウンタ１３Ａの出力が０，１，２，・・・，ＭとなりＭ
に等しくなると、比較手段１３Ｂの出力Ａ＝Ｂが図２
（ｄ）に示すように１になる。ここでＭは定数保持手段
１６の出力ｍから求められる値である。例えば、ｍ＝２
で、データが８ビットの場合、Ｍ＝（データのビット数
＋１）×ｍ＝（８＋１）×２＝１８であって、カウンタ
１３Ａの出力は図２（ｅ）のように変化する。また、カ
ウンタ１３Ａの出力が０〜Ｍの間では、比較手段１３Ｂ
の出力Ａ≧Ｂが図２（ｆ）のように１になる。比較手段
１３Ｂの出力Ａ≧Ｂでセレクタ１３Ｃの入力を切り換え
ることで、セレクタ１３Ｃの出力は図２（ｇ）のように
なる。

【００３０】数値保持手段１４には図２（ｃ）のアドレ
ス２Ｘと図２（ｇ）の読み出し制御信号が入力される。
すると数値保持手段１４は、アドレス２Ｘからアドレス
２Ｘ＋ｎ＋ｍ−１＝２Ｘ＋３までの４個のデータ（デー
タＡ，データＢ，データＣ，データＤ）を出力する。す
なわち、アドレス２ＸのデータＡを出力後の読み出し制
御信号が０であるため、数値保持手段１４は続けてアド
レス２Ｘ＋１のデータＢを出力する。同様にデータＣ、
データＤを出力し、読み出し制御信号が１に変わるた
め、データの出力を停止する。図２（ｈ）に１本の信号
線で制御する場合の数値保持手段１４の入出力の状態を
示す。

【００３１】データ分割手段１５では、図２（ｂ）の読
み出し制御信号がカウンタ１５Ａに入力される。カウン
タ１５Ａは入力が１の時にクリアされて出力が０にな
り、入力が０の時に出力が１ずつ増加する。カウンタ１
５Ａの出力と、定数保持手段１６の出力ｍから求められ
る値とを比較手段１５Ｂで比較する。例えばｍ＝２でデ
ータＣとデータＤが８ビットである時、図２（ｅ）のよ
うにカウンタ１５Ａの出力が変化する。比較手段１５Ｂ
はカウンタ１５Ａの出力が１，２，・・・，８の時と１
０，１１，・・・，１７の時に１を、それ以外の時に０
を出力する。よって、図２（ｉ）のように、データＣ、
データＤが出力されている時に比較手段１５Ｂの出力が
１になる。これがセレクタ１５Ｃに入力されると、デー
タ読み出し手段１１には図２（ｊ）に示されるデータＡ
とデータＢが出力され、データ出力端子１７には図２
（ｋ）に示されるデータＣとデータＤが出力される。

【００３２】以上のように、データ読み出し手段１１は
データＡ、データＢを正しく読み出すことができ、かつ
データＡ、データＢとは異なるデータＣ、データＤを読
み出すことができる。すなわち、数値保持手段１４より
データＡ、データＢだけを読み出す場合と全く同じデー
タ読み出し手段１１を用いて、データＡ、データＢに加
えてデータＣ、データＤを数値保持手段１４より読み出
すことができる。

【００３３】データ読み出し手段１１がアドレスＸから
データＡとデータＢを読み出した後にアドレスＸ＋２か
らデータＥとデータＦをあらためて読み出す場合も全く
同様に動作する。すなわち、アドレス変換手段１２の乗
算器１２Ａによって、アドレスＸ＋２はアドレス２Ｘ＋
４に変換されるため、アドレス２Ｘ＋４とアドレス２Ｘ
＋５のデータおよびアドレス２Ｘ＋６とアドレス２Ｘ＋
７のデータが数値保持手段１４から読み出される。よっ
てあらかじめアドレス２Ｘ＋４にデータＥを、アドレス
２Ｘ＋５にデータＦを、アドレス２Ｘ＋６にデータＧ
を、アドレス２Ｘ＋７にデータＨを保持させておけば、
データ読み出し手段１１にはデータＥとデータＦが、デ
ータ出力端子１７からはデータＧとデータＨが出力され
る。

【００３４】なお、データ読み出し手段１１は例えばマ
イコン、ＤＳＰ（Digital SignalProcessor）等であ
り、数値保持手段１４は例えばＲＡＭ（Random Access
Memory）、ＲＯＭ（Read Only Memory）等である。
また実施例では数値保持手段１４を１本の制御線でシリ
アルに制御する場合の例を示したが、数本の制御線を用
いてパラレルに制御してもよい。

【００３５】

【発明の効果】以上のように本発明は、アドレス変換手
段と、定数保持手段と、読み出し制御信号変換手段と、
データ分割手段を外付け回路として設けることにより、
データ読み出し手段を変更することなく、容易にデータ
の読み出しを拡張することができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるメモリアクセス装置
の構成を示すブロック図

【図２】同実施例における各部の信号波形図

【図３】従来のメモリアクセス装置の第１の例を示すブ
ロック図

【図４】同第１の例における各部の信号波形図

【図５】従来のメモリアクセス装置の第２の例を示すブ
ロック図

【図６】従来のメモリアクセス装置の第３の例を示すブ
ロック図

【符号の説明】

１１ データ読み出し手段 １２ アドレス変換手段 １３ 読み出し制御信号変換手段 １４ 数値保持手段 １５ データ分割手段 １６ 定数保持手段 ２０，２１ 信号処理装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】 処理モードによって定まる所定の第１の
   アドレスと第１のデータを第１のデータの個数ｎだけ読
   み出すための第１の読み出し制御信号とを出力し前記第
   １のアドレスによって定まる前記第１のデータを前記第
   １のデータの個数ｎだけ受け取り前記第１のデータを出
   力するデータ読み出し手段と、 前記第１のアドレスに所定の演算を行い第２のアドレス
   として出力するアドレス変換手段と、 第２のデータの個数ｍを保持する定数保持手段と、 前記第１の読み出し制御信号を前記第１のデータの個数
   ｎと前記第２のデータの個数ｍとの和ｎ＋ｍだけ読み出
   すための第２の読み出し制御信号に変換する読み出し制
   御信号変換手段と、 前記第２のアドレスと前記第２の読み出し制御信号を受
   け前記第２のアドレスによって定まる第３のデータを前
   記ｎ＋ｍ個だけ出力する数値保持手段と、 前記第１の読み出し制御信号を基準にして前記第３のデ
   ータを前記第１のデータの個数ｎの前記第１のデータと
   前記第２のデータの個数ｍの前記第２のデータに分割し
   出力するデータ分割手段とを備えたことを特徴とするメ
   モリアクセス装置。