JPH04329043A - パケット通信装置 - Google Patents
パケット通信装置Info
- Publication number
- JPH04329043A JPH04329043A JP3099074A JP9907491A JPH04329043A JP H04329043 A JPH04329043 A JP H04329043A JP 3099074 A JP3099074 A JP 3099074A JP 9907491 A JP9907491 A JP 9907491A JP H04329043 A JPH04329043 A JP H04329043A
- Authority
- JP
- Japan
- Prior art keywords
- address
- buffer
- packet
- value
- packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】[発明の目的]
【0002】
【産業上の利用分野】本発明は、音声やデ―タ端末等の
情報をパケット化して伝送するパケット通信装置に関す
る。
情報をパケット化して伝送するパケット通信装置に関す
る。
【0003】
【従来の技術】以下に、従来のこの種の装置についての
説明を行なう。
説明を行なう。
【0004】図5は、パケットを回線に送出するライン
インタフェ―スにおいて回線に送出すべきパケットをバ
スより取り込んだ後のブロック図である。本図において
、1はパケット分解部、2−1〜7−1、2−2〜7−
2、…、2−n〜7−nはバッファ基本ユニット、8は
送出制御部、9はクロック発生部、10は使用可能アド
レスバッファ、11はアドレスバッファ管理部、12は
デ―タメモリである。使用可能アドレスバッファ10は
パケットを格納することができるデ―タメモリのアドレ
ス列を格納しており、このアドレス列の先頭アドレスを
バッファ基本ユニット2−1、2−2、…、2−n、お
よびデ―タメモリ12に送出するとともに送出制御部8
から送られてきたアドレスをアドレス列の最後尾に格納
する。送出および格納するアドレスの管理はアドレスバ
ッファ管理部11が行なう。
インタフェ―スにおいて回線に送出すべきパケットをバ
スより取り込んだ後のブロック図である。本図において
、1はパケット分解部、2−1〜7−1、2−2〜7−
2、…、2−n〜7−nはバッファ基本ユニット、8は
送出制御部、9はクロック発生部、10は使用可能アド
レスバッファ、11はアドレスバッファ管理部、12は
デ―タメモリである。使用可能アドレスバッファ10は
パケットを格納することができるデ―タメモリのアドレ
ス列を格納しており、このアドレス列の先頭アドレスを
バッファ基本ユニット2−1、2−2、…、2−n、お
よびデ―タメモリ12に送出するとともに送出制御部8
から送られてきたアドレスをアドレス列の最後尾に格納
する。送出および格納するアドレスの管理はアドレスバ
ッファ管理部11が行なう。
【0005】デ―タメモリ12には、使用可能アドレス
バッファ10に格納されているアドレス列の先頭アドレ
スによって指定された場所にパケットを書き込む。また
、デ―タメモリ12は送出制御部8から送られてきたア
ドレスが指し示す場所に格納されているパケットを回線
インタフェ―ス部へ送出する。
バッファ10に格納されているアドレス列の先頭アドレ
スによって指定された場所にパケットを書き込む。また
、デ―タメモリ12は送出制御部8から送られてきたア
ドレスが指し示す場所に格納されているパケットを回線
インタフェ―ス部へ送出する。
【0006】パケット分解部1はパケットに含まれるヘ
ッダ(図2に示す)によって示される送出優先度情報を
識別し、この優先度情報に基づいてバッファ基本ユニッ
ト2−1、2−2、…、2−n、のうちいずれかを選択
し、デ―タメモリ12にパケットを格納するために使用
可能アドレスバッファ10が指定したアドレスの値を選
択したバッファ基本ユニットに書き込む。
ッダ(図2に示す)によって示される送出優先度情報を
識別し、この優先度情報に基づいてバッファ基本ユニッ
ト2−1、2−2、…、2−n、のうちいずれかを選択
し、デ―タメモリ12にパケットを格納するために使用
可能アドレスバッファ10が指定したアドレスの値を選
択したバッファ基本ユニットに書き込む。
【0007】この際、パケットが入力された送出優先度
の各バッファ基本ユニットの列においては、アドレスが
書き込まれていない最後段のバッファ基本ユニット(図
5では、アドレスが書き込まれていない送出制御部8に
一番近いバッファ基本ユニット)までアドレスがバッフ
ァ基本ユニット上を移動して行く。この様にして、これ
らの各アドレス列は送出優先度ごとの待ち行列に対応す
ることになる。
の各バッファ基本ユニットの列においては、アドレスが
書き込まれていない最後段のバッファ基本ユニット(図
5では、アドレスが書き込まれていない送出制御部8に
一番近いバッファ基本ユニット)までアドレスがバッフ
ァ基本ユニット上を移動して行く。この様にして、これ
らの各アドレス列は送出優先度ごとの待ち行列に対応す
ることになる。
【0008】送出制御部8は最後尾の各バッファ基本ユ
ニット7−1、7−2、…、7−nのうちから次に送出
されるべきパケットのアドレスを読み出しこのアドレス
を送出する。このアドレスはデ―タメモリ12に与えら
れアドレスによって指定される場所に格納されているパ
ケットがデ―タメモリ12より回線インタフェ−ス部の
ほうへ出力される。また、パケットがデ―タメモリ12
より出力された後はこのアドレスは新たなパケットをデ
―タメモリ12に格納するためのアドレスとして使用で
きるように使用可能アドレスバッファ10内のアドレス
列の最後尾に付け加えられる。最後尾のバッファ基本ユ
ニットからアドレスを送出したバッファ基本ユニットの
列にあるアドレスは、最後尾に近いほうのバッファから
一段ずつ後方側へシフトされる。
ニット7−1、7−2、…、7−nのうちから次に送出
されるべきパケットのアドレスを読み出しこのアドレス
を送出する。このアドレスはデ―タメモリ12に与えら
れアドレスによって指定される場所に格納されているパ
ケットがデ―タメモリ12より回線インタフェ−ス部の
ほうへ出力される。また、パケットがデ―タメモリ12
より出力された後はこのアドレスは新たなパケットをデ
―タメモリ12に格納するためのアドレスとして使用で
きるように使用可能アドレスバッファ10内のアドレス
列の最後尾に付け加えられる。最後尾のバッファ基本ユ
ニットからアドレスを送出したバッファ基本ユニットの
列にあるアドレスは、最後尾に近いほうのバッファから
一段ずつ後方側へシフトされる。
【0009】図6は前記各バッファ基本ユニットの構成
を示しており、第i列におけるk−1番目のバッファ基
本ユニット、k番目のバッファ基本ユニット、k+1番
目のバッファ基本ユニットを表している。
を示しており、第i列におけるk−1番目のバッファ基
本ユニット、k番目のバッファ基本ユニット、k+1番
目のバッファ基本ユニットを表している。
【0010】これらのバッファ基本ユニットは、カウン
タ13、レジスタ14、リップルシフトコントロ―ラ1
5、で構成される。カウンタ13には図5に示すクロッ
ク発生部9からのクロック信号fが入力されておりこの
クロック信号の数を数えている。レジスタ14は図5に
示す使用可能アドレスバッファ10から入力されて順次
シフトされてきたアドレスが書き込まれている。リップ
ルシフトコントロ―ラ15はカウンタ13およびレジス
タ14を制御しており、図5に示す送出制御部8より次
段のリップルシフトコントロ―ラ15を介してシフトラ
イト信号を入力すると、カウンタ13は自分の持ってい
るカウント値を次段のカウンタ13へシフトするととも
に、レジスタ14に書き込まれているアドレスを次段の
レジスタ14へシフトする。
タ13、レジスタ14、リップルシフトコントロ―ラ1
5、で構成される。カウンタ13には図5に示すクロッ
ク発生部9からのクロック信号fが入力されておりこの
クロック信号の数を数えている。レジスタ14は図5に
示す使用可能アドレスバッファ10から入力されて順次
シフトされてきたアドレスが書き込まれている。リップ
ルシフトコントロ―ラ15はカウンタ13およびレジス
タ14を制御しており、図5に示す送出制御部8より次
段のリップルシフトコントロ―ラ15を介してシフトラ
イト信号を入力すると、カウンタ13は自分の持ってい
るカウント値を次段のカウンタ13へシフトするととも
に、レジスタ14に書き込まれているアドレスを次段の
レジスタ14へシフトする。
【0011】送出制御部8は最後尾のバッファ基本ユニ
ットにおけるレジスタ14からアドレスを読み出すとき
か、またはパケット分解部1から各リップルシフトコン
トロ―ラ15を介してリクエスト信号が入力されたとき
にシフトライト信号を送出する。
ットにおけるレジスタ14からアドレスを読み出すとき
か、またはパケット分解部1から各リップルシフトコン
トロ―ラ15を介してリクエスト信号が入力されたとき
にシフトライト信号を送出する。
【0012】第i列における先頭バッファ基本ユニット
のカウンタ13は、アドレスがそのバッファ基本ユニッ
トのレジスタ14へ書き込まれたときにこれまでのカウ
ント値をクリアしてカウントを開始する。そして、この
カウント値はアドレスが次段のレジスタ14へとシフト
される度に次段のカウンタ13へシフトされそこでカウ
ントが継続される。これにより、最後尾のバッファ基本
ユニットにおけるカウンタ13の値は、第i例内におけ
るアドレスの滞留時間に対応するものとなる。ところで
、図5に示した第1列目の各バッファ基本ユニット〜第
n列目の各バッファ基本ユニットに対してはそれぞれの
列毎に、つまり送出優先度別にそれぞれ異なる周波数の
クロック信号f1、f2、…、fn、がクロック発生部
9から与えられている。
のカウンタ13は、アドレスがそのバッファ基本ユニッ
トのレジスタ14へ書き込まれたときにこれまでのカウ
ント値をクリアしてカウントを開始する。そして、この
カウント値はアドレスが次段のレジスタ14へとシフト
される度に次段のカウンタ13へシフトされそこでカウ
ントが継続される。これにより、最後尾のバッファ基本
ユニットにおけるカウンタ13の値は、第i例内におけ
るアドレスの滞留時間に対応するものとなる。ところで
、図5に示した第1列目の各バッファ基本ユニット〜第
n列目の各バッファ基本ユニットに対してはそれぞれの
列毎に、つまり送出優先度別にそれぞれ異なる周波数の
クロック信号f1、f2、…、fn、がクロック発生部
9から与えられている。
【0013】ここで、第1列目の最後尾のバッファ基本
ユニット7−1におけるレジスタ14内のアドレスの滞
留している度合を表わす時間積算値T1は、この送出優
先度の積算間隔の単位時間をt1=1/f1、バッファ
基本ユニット7−1におけるカウンタ13のカウント値
をC1とすると、 T1=C1 である。
ユニット7−1におけるレジスタ14内のアドレスの滞
留している度合を表わす時間積算値T1は、この送出優
先度の積算間隔の単位時間をt1=1/f1、バッファ
基本ユニット7−1におけるカウンタ13のカウント値
をC1とすると、 T1=C1 である。
【0014】ここで、第2列目の最後尾のバッファ基本
ユニット7−2におけるレジスタ14内のアドレスの滞
留している度合を表わす時間積算値T2は、この送出優
先度の積算間隔の単位時間をt2=1/f2、バッファ
基本ユニット7−2におけるカウンタ13のカウント値
をC2とすると、 T2=C2 である。
ユニット7−2におけるレジスタ14内のアドレスの滞
留している度合を表わす時間積算値T2は、この送出優
先度の積算間隔の単位時間をt2=1/f2、バッファ
基本ユニット7−2におけるカウンタ13のカウント値
をC2とすると、 T2=C2 である。
【0015】同様に、第n列目の最後尾のバッファ基本
ユニット7−nにおけるレジスタ14内のアドレスの滞
留している度合を表わす時間積算値Tnは、この送出優
先度の積算間隔の単位時間をtn=1/fn、バッファ
基本ユニット7−nにおけるカウンタ13のカウント値
をCnとすると、 Tn=Cn である。
ユニット7−nにおけるレジスタ14内のアドレスの滞
留している度合を表わす時間積算値Tnは、この送出優
先度の積算間隔の単位時間をtn=1/fn、バッファ
基本ユニット7−nにおけるカウンタ13のカウント値
をCnとすると、 Tn=Cn である。
【0016】送出制御部8においては、最後尾の各バッ
ファ基本ユニット7−1、7−2、…、7−nにおける
それぞれのカウンタ13が示す値C1〜Cnのうちの最
大の値を示すものを選択し、送出制御部8は選択した値
を示すカウンタ13を持つ最後尾のバッファ基本ユニッ
ト内のレジスタ14からアドレスを読み出しデ―タメモ
リ12に送出する。デ―タメモリ12は指定されたアド
レスのデ―タを回線インタフェ―ス部に送出する。
ファ基本ユニット7−1、7−2、…、7−nにおける
それぞれのカウンタ13が示す値C1〜Cnのうちの最
大の値を示すものを選択し、送出制御部8は選択した値
を示すカウンタ13を持つ最後尾のバッファ基本ユニッ
ト内のレジスタ14からアドレスを読み出しデ―タメモ
リ12に送出する。デ―タメモリ12は指定されたアド
レスのデ―タを回線インタフェ―ス部に送出する。
【0017】この時、送出優先度クラス間で例えば送出
優先度クラスiに属するバッファ基本ユニットに与えら
れる単位時間をti、送出優先度クラスi+1に属する
バッファ基本ユニットに与えられる単位時間をti+1
とし、ti<ti+1の関係が成り立つような周波数の
クロック信号fi、fi+1を予め設定しておけば、送
出優先度クラスi+1よりも送出優先度クラスiのほう
が送出の優先度が高くなる。そのため、第i+1列目の
バッファ基本ユニットに格納されているアドレス列の先
頭アドレスよりも第i列目のバッファ基本ユニットに格
納されているアドレス列の先頭アドレスのほうが優先的
にデ―タメモリ12に送出される。その結果、送出優先
度クラスi+1に属するパケットよりも送出優先度クラ
スiに属するパケットのほうが優先的にデ―タメモリ1
2から送出されることになる。ところが、この構造にお
いては送出するパケットを決めるためのアドレスの滞留
している度合を表わす時間積算値を求めるカウンタ13
、がデ―タメモリ12に格納されるパケット一つに対し
て一つずつ必要となる。そのため、回路規模が大きくな
り数多くのパケットを格納しての制御を行なうハ―ドウ
ェアの実現が困難であった。
優先度クラスiに属するバッファ基本ユニットに与えら
れる単位時間をti、送出優先度クラスi+1に属する
バッファ基本ユニットに与えられる単位時間をti+1
とし、ti<ti+1の関係が成り立つような周波数の
クロック信号fi、fi+1を予め設定しておけば、送
出優先度クラスi+1よりも送出優先度クラスiのほう
が送出の優先度が高くなる。そのため、第i+1列目の
バッファ基本ユニットに格納されているアドレス列の先
頭アドレスよりも第i列目のバッファ基本ユニットに格
納されているアドレス列の先頭アドレスのほうが優先的
にデ―タメモリ12に送出される。その結果、送出優先
度クラスi+1に属するパケットよりも送出優先度クラ
スiに属するパケットのほうが優先的にデ―タメモリ1
2から送出されることになる。ところが、この構造にお
いては送出するパケットを決めるためのアドレスの滞留
している度合を表わす時間積算値を求めるカウンタ13
、がデ―タメモリ12に格納されるパケット一つに対し
て一つずつ必要となる。そのため、回路規模が大きくな
り数多くのパケットを格納しての制御を行なうハ―ドウ
ェアの実現が困難であった。
【0018】
【発明が解決しようとする課題】このように、従来のパ
ケット通信装置では送出するパケットを決めるためのア
ドレスの滞留している度合を表わす時間積算値を求める
カウンタがデ―タメモリに格納されるパケット一つに対
して一つずつ必要となるため、回路規模が大きくなり数
多くのパケットを格納しての制御を行なうハ―ドウェア
の実現が困難であった。
ケット通信装置では送出するパケットを決めるためのア
ドレスの滞留している度合を表わす時間積算値を求める
カウンタがデ―タメモリに格納されるパケット一つに対
して一つずつ必要となるため、回路規模が大きくなり数
多くのパケットを格納しての制御を行なうハ―ドウェア
の実現が困難であった。
【0019】そこで本発明はこの問題点を除去し、数多
くのパケットを格納して制御を行なうハ―ドウェアを回
路規模を増やさずに実現することを目的とする。
くのパケットを格納して制御を行なうハ―ドウェアを回
路規模を増やさずに実現することを目的とする。
【0020】[発明の構成]
【0021】
【課題を解決するための手段】本発明は、上記目的を達
成するために、所定情報単位に構成されたパケットをバ
ッファへ入力し、バッファの中に滞留している時間とパ
ケットごとに登録されている回線への送出優先度とを参
照して、バッファの中に滞留しているいずれかのパケッ
トを選択し、選択されたパケットを順次回線に送出する
パケット通信装置において、異なる周波数のクロックで
カウントアップする複数個のカウンタと、パケットをバ
ッファへ入力するときの前記のカウンタの値をパケット
ごとに記憶させておくことの出来るメモリ―と、カウン
タの値から前記のメモリ―の値を引くことのできる減算
器と、減算器から得られた複数個の値のうち最大のもの
を選択することのできる比較器とを有し、比較器によっ
て選択された値を有する送出優先度に属するパケットを
選択し順次回線に送出することを特徴とする
成するために、所定情報単位に構成されたパケットをバ
ッファへ入力し、バッファの中に滞留している時間とパ
ケットごとに登録されている回線への送出優先度とを参
照して、バッファの中に滞留しているいずれかのパケッ
トを選択し、選択されたパケットを順次回線に送出する
パケット通信装置において、異なる周波数のクロックで
カウントアップする複数個のカウンタと、パケットをバ
ッファへ入力するときの前記のカウンタの値をパケット
ごとに記憶させておくことの出来るメモリ―と、カウン
タの値から前記のメモリ―の値を引くことのできる減算
器と、減算器から得られた複数個の値のうち最大のもの
を選択することのできる比較器とを有し、比較器によっ
て選択された値を有する送出優先度に属するパケットを
選択し順次回線に送出することを特徴とする
【0022
】
】
【作用】本発明では、パケットがバッファへ入力された
時点のカウンタの値をパケット毎にメモリに記憶し、送
出するパケットを決めるためのアドレスの滞留している
度合を表わす時間積算値を求める処理をカウンタの値か
らメモリに記憶された値を引き去ることにより求めてい
るので、数多くのパケットを格納して制御を行なうハ―
ドウェアを回路規模を増やさずに実現することができる
。
時点のカウンタの値をパケット毎にメモリに記憶し、送
出するパケットを決めるためのアドレスの滞留している
度合を表わす時間積算値を求める処理をカウンタの値か
らメモリに記憶された値を引き去ることにより求めてい
るので、数多くのパケットを格納して制御を行なうハ―
ドウェアを回路規模を増やさずに実現することができる
。
【0023】
【実施例】以下、本発明を図面に基づいて説明する。
【0024】なお、上記従来例の説明に用いたものと同
一構成部分には同一符号を付して説明する。
一構成部分には同一符号を付して説明する。
【0025】図1は本発明の一実施例であって、パケッ
トを回線に送出するラインインタフェ―スにおいて回線
に送出すべきパケットをバスより取り込んだ後のブロッ
ク図である。本図において、1はパケット分解部、9は
クロック発生部、10は使用可能アドレスバッファ、1
1はアドレスバッファ管理部、12はデ―タメモリ、1
6は送出制御部、17−1、17−2、…、17−mは
カウンタ、18−1、18−2、…、18−mは優先度
バッファである。
トを回線に送出するラインインタフェ―スにおいて回線
に送出すべきパケットをバスより取り込んだ後のブロッ
ク図である。本図において、1はパケット分解部、9は
クロック発生部、10は使用可能アドレスバッファ、1
1はアドレスバッファ管理部、12はデ―タメモリ、1
6は送出制御部、17−1、17−2、…、17−mは
カウンタ、18−1、18−2、…、18−mは優先度
バッファである。
【0026】使用可能アドレスバッファ10はパケット
を格納することができるデ―タメモリのアドレス列を格
納しており、このアドレス列の先頭アドレスを優先度バ
ッファ18−1、18−2、…、18−n、およびデ―
タメモリ12に送出するとともに送出制御部16から送
られてきたアドレスをアドレス列を最後尾に格納する。 送出および格納するアドレスの管理はアドレスアドレス
バッファ管理部11が行なう。
を格納することができるデ―タメモリのアドレス列を格
納しており、このアドレス列の先頭アドレスを優先度バ
ッファ18−1、18−2、…、18−n、およびデ―
タメモリ12に送出するとともに送出制御部16から送
られてきたアドレスをアドレス列を最後尾に格納する。 送出および格納するアドレスの管理はアドレスアドレス
バッファ管理部11が行なう。
【0027】デ―タメモリ12には、使用可能アドレス
バッファ10に格納されているアドレス列の先頭によっ
て指定された場所にパケットを書き込む。また、デ―タ
メモリ12は送出制御部16から送られてきたアドレス
が指し示す場所に格納されているパケットを回線インタ
フェ―ス部へ送出する。
バッファ10に格納されているアドレス列の先頭によっ
て指定された場所にパケットを書き込む。また、デ―タ
メモリ12は送出制御部16から送られてきたアドレス
が指し示す場所に格納されているパケットを回線インタ
フェ―ス部へ送出する。
【0028】パケット分解部1はパケットに含まれるヘ
ッダ(図2に示す)によって示される送出優先度情報を
識別し、この優先度情報に基づいて優先度バッファ18
−1、18−2、…、18−m、のうちいずれかを選択
し、デ―タメモリ12にパケットを格納するために使用
可能アドレスバッファ10が指定したアドレスの値を選
択した優先度バッファ内のアドレス列の一番最後尾に書
き込む。と同時に、クロック発生部9から加えられてい
る異なる周波数のクロック信号f1、f2、…、fmに
よりカウントアップしているカウンタ17の値CKのう
ち、選択した優先度に属するカウンタ17の値CKをカ
ウンタ値列の一番最後尾に書き込む。
ッダ(図2に示す)によって示される送出優先度情報を
識別し、この優先度情報に基づいて優先度バッファ18
−1、18−2、…、18−m、のうちいずれかを選択
し、デ―タメモリ12にパケットを格納するために使用
可能アドレスバッファ10が指定したアドレスの値を選
択した優先度バッファ内のアドレス列の一番最後尾に書
き込む。と同時に、クロック発生部9から加えられてい
る異なる周波数のクロック信号f1、f2、…、fmに
よりカウントアップしているカウンタ17の値CKのう
ち、選択した優先度に属するカウンタ17の値CKをカ
ウンタ値列の一番最後尾に書き込む。
【0029】送出制御部16は優先度バッファ18−1
、18−2、…、18−m内のアドドレス列の一番先頭
のアドレスから次に送出されるべきパケットのアドレス
を読み出しこのアドレスを送出する。このアドレスはデ
―タメモリ12に与えられアドレスによって指定される
場所に格納されているパケットがデ―タメモリ12より
回線インタフェ―ス部のほうへ出力される。また、パケ
ットがデ―タメモリ12より出力された後はこのアドレ
スは新たなパケットをデ―タメモリ12に格納するため
のアドレスとして使用できるように使用可能アドレスバ
ッファ10内のアドレス列の最後尾に付け加えられる。
、18−2、…、18−m内のアドドレス列の一番先頭
のアドレスから次に送出されるべきパケットのアドレス
を読み出しこのアドレスを送出する。このアドレスはデ
―タメモリ12に与えられアドレスによって指定される
場所に格納されているパケットがデ―タメモリ12より
回線インタフェ―ス部のほうへ出力される。また、パケ
ットがデ―タメモリ12より出力された後はこのアドレ
スは新たなパケットをデ―タメモリ12に格納するため
のアドレスとして使用できるように使用可能アドレスバ
ッファ10内のアドレス列の最後尾に付け加えられる。
【0030】図3は優先度バッファ18−1、18−2
、…、18−mの構成を示しており、22は情報メモリ
、23は書き込みアドレス管理部、24は読み出しアド
レス管理部である。使用可能アドレスバッファ10から
入力されるアドレスとカウンタ17−1、17−2、…
、17−mの値CK1、CK2、…、CKmは、情報メ
モリ22に対して書き込みアドレス管理部23が示す同
一のアドレスに格納される。また、送出制御部16に対
しては情報メモリ22に対して読み出しアドレス管理部
24が示すアドレスに格納されているアドレスとカウン
タの値を出力する。 図4は送出制御部16の構成を
示しており、19−1、19−2、…、19−mは減算
器、20は比較器、21は選択器である。
、…、18−mの構成を示しており、22は情報メモリ
、23は書き込みアドレス管理部、24は読み出しアド
レス管理部である。使用可能アドレスバッファ10から
入力されるアドレスとカウンタ17−1、17−2、…
、17−mの値CK1、CK2、…、CKmは、情報メ
モリ22に対して書き込みアドレス管理部23が示す同
一のアドレスに格納される。また、送出制御部16に対
しては情報メモリ22に対して読み出しアドレス管理部
24が示すアドレスに格納されているアドレスとカウン
タの値を出力する。 図4は送出制御部16の構成を
示しており、19−1、19−2、…、19−mは減算
器、20は比較器、21は選択器である。
【0031】減算器19−1、19−2、…、19−m
には、優先度バッファ18−1、18−2、…、18−
m内のカウンタ値列の一番先頭の値とカウンタ17−1
、17−2、…、17−mの値CK1、CK2、…、C
Kmが入力されており、カウンタ17−1、17−2、
…、17−mの値CK1、CK2、…、CKmの値から
優先度バッファ18−1、18−2、…、18−m内の
カウンタ値列の一番先頭の値を引いた値が比較器20に
対して出力されている。
には、優先度バッファ18−1、18−2、…、18−
m内のカウンタ値列の一番先頭の値とカウンタ17−1
、17−2、…、17−mの値CK1、CK2、…、C
Kmが入力されており、カウンタ17−1、17−2、
…、17−mの値CK1、CK2、…、CKmの値から
優先度バッファ18−1、18−2、…、18−m内の
カウンタ値列の一番先頭の値を引いた値が比較器20に
対して出力されている。
【0032】比較器20では入力された値の大小を比較
し一番大きな値を持つ優先度バッファを選択し、優先度
バッファ18−1、18−2、…、18−m内のアドレ
ス列の一番先頭のアドレスが入力されている選択器21
に対して、選択した優先度バッファのアドレス列の一番
先頭のアドレスを出力するように指示を出す。さらに、
比較器20は選択した優先度バッファに対してアドレス
列の一番先頭のアドレス更新するようにを指示を出す。
し一番大きな値を持つ優先度バッファを選択し、優先度
バッファ18−1、18−2、…、18−m内のアドレ
ス列の一番先頭のアドレスが入力されている選択器21
に対して、選択した優先度バッファのアドレス列の一番
先頭のアドレスを出力するように指示を出す。さらに、
比較器20は選択した優先度バッファに対してアドレス
列の一番先頭のアドレス更新するようにを指示を出す。
【0033】このとき、送出するパケットを選択するた
めの判断材料となるパケットが滞留している度合を表わ
す値は従来例で求めたものと同一のものとなる。
めの判断材料となるパケットが滞留している度合を表わ
す値は従来例で求めたものと同一のものとなる。
【0034】よってこのように構成した場合でも、従来
例で説明を行ったのと同一の送出制御が一つ一つのパケ
ットに対して行うことができる。
例で説明を行ったのと同一の送出制御が一つ一つのパケ
ットに対して行うことができる。
【0035】このように本実施例においては、従来例で
デ―タメモリに格納するパケットの数だけカウンタを持
っていたものを送出優先度の数だけ所有すればよく、格
納できるパケットの数を増やすには汎用のメモリの容量
の大きなものを使用すれば良いことになるので、回路規
模を小さくして数多くのパケットの制御を行うことがで
きる。
デ―タメモリに格納するパケットの数だけカウンタを持
っていたものを送出優先度の数だけ所有すればよく、格
納できるパケットの数を増やすには汎用のメモリの容量
の大きなものを使用すれば良いことになるので、回路規
模を小さくして数多くのパケットの制御を行うことがで
きる。
【0036】
【発明の効果】以上説明したように、送出優先度を求め
るためのカウンタの数を送出優先度の数だけ所有すれば
よく、格納できるパケットの数を増やすには汎用のメモ
リの容量の大きなものを使用すれば良いことになるので
、回路規模を小さくして数多くのパケットの制御を行う
ことが可能となる。
るためのカウンタの数を送出優先度の数だけ所有すれば
よく、格納できるパケットの数を増やすには汎用のメモ
リの容量の大きなものを使用すれば良いことになるので
、回路規模を小さくして数多くのパケットの制御を行う
ことが可能となる。
【図1】本発明の一実施例を示すブロック図。
【図2】パケット構成を示す図。
【図3】優先度バッファの構成を示す図。
【図4】図1に示した送出制御部の詳細ブロック図。
【図5】従来例におけるパケット通信装置のブロック図
。
。
【図6】各バッファ基本ユニットの構成を示すブロック
図。
図。
1 パケット分解部
2−1〜7−1、2−2〜7−2、…、2−n〜7−n
バッファ基本ユニット 8 送出制御部 9 クロック発生部 10 使用可能アドレスバッファ 11 アドレスバッファ管理部 12 デ―タメモリ 13 カウンタ 14 レジスタ 15 リップルシフトコントロ―ラ 16 送出制御部 17−1,17−2,…,17−m カウンタ18−
1,18−2,…,18−m 優先度バッファ19−
1,19−2,…,19−m 減算器20 比較器 21 選択器 22 情報メモリ 23 書き込みアドレス管理部 24 読み出しアドレス管理部 25 ヘッダ 26 デ―タ
バッファ基本ユニット 8 送出制御部 9 クロック発生部 10 使用可能アドレスバッファ 11 アドレスバッファ管理部 12 デ―タメモリ 13 カウンタ 14 レジスタ 15 リップルシフトコントロ―ラ 16 送出制御部 17−1,17−2,…,17−m カウンタ18−
1,18−2,…,18−m 優先度バッファ19−
1,19−2,…,19−m 減算器20 比較器 21 選択器 22 情報メモリ 23 書き込みアドレス管理部 24 読み出しアドレス管理部 25 ヘッダ 26 デ―タ
Claims (1)
- 【請求項1】所定情報単位に構成されたパケットをバッ
ファへ入力し、バッファの中に滞留している時間とパケ
ットごとに登録されている回線への送出優先度とを参照
して、バッファの中に滞留しているいずれかのパケット
を選択し、選択されたパケットを順次回線に送出するパ
ケット通信装置において、異なる周波数のクロックでカ
ウントアップする複数個のカウンタと、パケットを前記
バッファへ入力するときの前記カウンタの値をパケット
ごとに記憶させておくことの出来るメモリ―と、前記カ
ウンタの値から前記メモリ―の値を引くことのできる減
算器と、前記減算器から得られた複数個の値のうち最大
のものを選択することのできる比較器とを有し、前記比
較器によって選択された値を有する送出優先度に属する
パケットを選択し順次回線に送出することを特徴とする
パケット通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099074A JPH04329043A (ja) | 1991-04-30 | 1991-04-30 | パケット通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099074A JPH04329043A (ja) | 1991-04-30 | 1991-04-30 | パケット通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04329043A true JPH04329043A (ja) | 1992-11-17 |
Family
ID=14237777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3099074A Pending JPH04329043A (ja) | 1991-04-30 | 1991-04-30 | パケット通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04329043A (ja) |
-
1991
- 1991-04-30 JP JP3099074A patent/JPH04329043A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0234038A (ja) | データ圧縮装置 | |
| JPH04329043A (ja) | パケット通信装置 | |
| JPH043541A (ja) | 画像・音声データ再生装置 | |
| US7051183B2 (en) | Circuit for recording digital waveform data and method of doing the same | |
| JP3267262B2 (ja) | 画像読み出し装置 | |
| JP3081492B2 (ja) | メモリのリード/ライト制御回路 | |
| JP3193202B2 (ja) | Fifo型メモリ | |
| JP3976388B2 (ja) | メモリ制御装置 | |
| JP3451631B2 (ja) | ハンドシェイク型データ処理回路 | |
| JPH0522569A (ja) | 鏡像形成回路 | |
| JPH0736819A (ja) | Dmaデータ転送装置 | |
| KR19980035676A (ko) | 비연속적인 다중 근원 디지탈 데이타의 백업 장치 | |
| JP2577834B2 (ja) | バッファメモリ装置 | |
| JPH1091570A (ja) | データ転送装置 | |
| JP3063945B2 (ja) | 時分割スイッチ制御方式 | |
| JPS6132867B2 (ja) | ||
| JPH10312356A (ja) | データ転送装置 | |
| JPH0289185A (ja) | 画像読取装置 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPH0830434A (ja) | メモリアクセス制御装置 | |
| JPH01112449A (ja) | 速度変換メモリ装置 | |
| JPH05122253A (ja) | 回線制御装置 | |
| JPH08237084A (ja) | タイミング信号発生回路 | |
| JPH06276558A (ja) | 時分割交換回路 | |
| JPH08204990A (ja) | 画像メモリ装置 |