JPH09148427A - 複合半導体基板 - Google Patents
複合半導体基板Info
- Publication number
- JPH09148427A JPH09148427A JP7302962A JP30296295A JPH09148427A JP H09148427 A JPH09148427 A JP H09148427A JP 7302962 A JP7302962 A JP 7302962A JP 30296295 A JP30296295 A JP 30296295A JP H09148427 A JPH09148427 A JP H09148427A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- semiconductor
- single crystal
- soot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 大ウェハ径の場合にも反りが小さい複合半導
体基板を提供するものである。 【解決手段】 1または相互に分離された複数個の半導
体単結晶領域11と、これを支持する支持基板14と
が、ガラス物質13によって接合された複合半導体基板
において、前記複合半導体基板を構成する両主面のうち
支持基板14側の主面部に加工歪み層15を有する複合
半導体基板。
体基板を提供するものである。 【解決手段】 1または相互に分離された複数個の半導
体単結晶領域11と、これを支持する支持基板14と
が、ガラス物質13によって接合された複合半導体基板
において、前記複合半導体基板を構成する両主面のうち
支持基板14側の主面部に加工歪み層15を有する複合
半導体基板。
Description
【0001】
【発明の属する技術分野】本発明は半導体基板に関する
ものであり、特に高機能あるいは高性能な半導体デバイ
スを作り込むのに適した半導体装置用誘電体分離基板を
含む複合半導体基板に関するものである。
ものであり、特に高機能あるいは高性能な半導体デバイ
スを作り込むのに適した半導体装置用誘電体分離基板を
含む複合半導体基板に関するものである。
【0002】
【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、標準的なP/N
接合分離技術に比べてデバイス間の分離技術が極めて良
好であり、適用回路の制限が少ないことから、高耐圧や
大電流のパワーICに適している。典型的な誘電体分離
方式としては、EPIC(Epitaxial Passivated Integ
rated Circuit )方式が知られているが、大ウェハ径へ
の対応や、製造コスト等の問題から他の方法についても
種々検討されている。複数の半導体基板を貼り合わせて
基板を製造するSOI(Silicon On Insulator)技術も
その一つである。中でも基板の貼り合わせについての優
れた方法として、例えば、特開昭61−242033号
公報に開示された方法がある。
として知られている誘電体分離技術は、標準的なP/N
接合分離技術に比べてデバイス間の分離技術が極めて良
好であり、適用回路の制限が少ないことから、高耐圧や
大電流のパワーICに適している。典型的な誘電体分離
方式としては、EPIC(Epitaxial Passivated Integ
rated Circuit )方式が知られているが、大ウェハ径へ
の対応や、製造コスト等の問題から他の方法についても
種々検討されている。複数の半導体基板を貼り合わせて
基板を製造するSOI(Silicon On Insulator)技術も
その一つである。中でも基板の貼り合わせについての優
れた方法として、例えば、特開昭61−242033号
公報に開示された方法がある。
【0003】前記公報には、四塩化珪素を主成分とする
原料を酸水素炎で燃焼して得られるすす状物質を半導体
基板表面に堆積し、支持基板を重ね合わせた後、ヘリウ
ムガスと酸素ガスの混合雰囲気で加熱処理しすす状物質
を焼結して半導体基板を接合する方法が開示されてい
る。この方法は、結晶欠陥の少ない、大ウェハ径の複合
半導体基板を比較的低コストで製造できる点で優れた方
法である。従来の、この種の貼り合わせ方法によって製
造された複数個の半導体単結晶領域を有する基板は、通
常はSiO2 等の絶縁膜で覆われた半導体単結晶島がガ
ラス物質層によって支持基板に接合されている。
原料を酸水素炎で燃焼して得られるすす状物質を半導体
基板表面に堆積し、支持基板を重ね合わせた後、ヘリウ
ムガスと酸素ガスの混合雰囲気で加熱処理しすす状物質
を焼結して半導体基板を接合する方法が開示されてい
る。この方法は、結晶欠陥の少ない、大ウェハ径の複合
半導体基板を比較的低コストで製造できる点で優れた方
法である。従来の、この種の貼り合わせ方法によって製
造された複数個の半導体単結晶領域を有する基板は、通
常はSiO2 等の絶縁膜で覆われた半導体単結晶島がガ
ラス物質層によって支持基板に接合されている。
【0004】
【発明が解決しようとする課題】しかしながら、最近、
さらに大きなウェハ径を有する半導体基板が求められる
ようになり、従来の上記公報の方法によって接合された
半導体基板の中には、ガラス物質層、絶縁層、支持基板
およびそれらの界面に内部応力が残っており、大型ウェ
ハ化に伴う反り(外周部と中央部との高低の差)が大き
くなり、その結果、半導体基板に各種デバイスを作り込
む生産ラインにおいて搬送が困難になったり、微細なフ
ォトリソグラフィ精度を高めることが難しいという問題
点が生じている。
さらに大きなウェハ径を有する半導体基板が求められる
ようになり、従来の上記公報の方法によって接合された
半導体基板の中には、ガラス物質層、絶縁層、支持基板
およびそれらの界面に内部応力が残っており、大型ウェ
ハ化に伴う反り(外周部と中央部との高低の差)が大き
くなり、その結果、半導体基板に各種デバイスを作り込
む生産ラインにおいて搬送が困難になったり、微細なフ
ォトリソグラフィ精度を高めることが難しいという問題
点が生じている。
【0005】この反りを低減するために、種々の方法が
考えられる。例えば、支持基板側の露出面に逆の反りを
与える膜を被着させる方法などは、最も効果的と考えら
れる。しかしながら、多くの場合、前記逆の反りを与え
る膜は、デバイスプロセス工程中に除去され、その結果
結局基板の反りが大きくなってしまい、生産ライン途中
でストップするなど、トラブルの原因となることがあ
る。
考えられる。例えば、支持基板側の露出面に逆の反りを
与える膜を被着させる方法などは、最も効果的と考えら
れる。しかしながら、多くの場合、前記逆の反りを与え
る膜は、デバイスプロセス工程中に除去され、その結果
結局基板の反りが大きくなってしまい、生産ライン途中
でストップするなど、トラブルの原因となることがあ
る。
【0006】本発明の目的は、上記の従来の複合半導体
基板における問題点を解消し、反りが小さい大ウェハ径
の複合半導体基板を提供することにある。
基板における問題点を解消し、反りが小さい大ウェハ径
の複合半導体基板を提供することにある。
【0007】
【課題を解決するための手段】本発明は、1または相互
に分離された複数個の半導体単結晶領域と、これを支持
する支持基板とが、ガラス物質によって接合された複合
半導体基板において、前記複合半導体基板を構成する両
主面のうち支持基板側の主面部に加工歪み層を有するこ
とを特徴とする複合半導体基板に関する。
に分離された複数個の半導体単結晶領域と、これを支持
する支持基板とが、ガラス物質によって接合された複合
半導体基板において、前記複合半導体基板を構成する両
主面のうち支持基板側の主面部に加工歪み層を有するこ
とを特徴とする複合半導体基板に関する。
【0008】本発明の特長は、ガラス物質によって貼り
合わされた構造の誘電体分離基板の反りを低減すること
ができる構造にある。
合わされた構造の誘電体分離基板の反りを低減すること
ができる構造にある。
【0009】本発明の複合半導体基板の構成について図
1を参照しながら説明する。複数個の半導体単結晶領域
11は相互に分離されており、互いに電気的に絶縁され
ている。図中に示されているように、半導体単結晶領域
11の周囲は通常絶縁膜12によって覆われている。該
半導体単結晶領域11はガラス物質層13を介して支持
基板14に接合されている。本発明によると、従来の技
術で問題となっていた半導体単結晶領域11、ガラス物
質層13および支持基板14との熱膨張係数の差などに
より発生する基板の反りを、支持基板14裏面の表層部
に加工歪み層15を設けることによりバランスさせ、反
りを解消させるように自在に設計することができる。な
お、図中の加工歪み層15は拡大して示されている。
1を参照しながら説明する。複数個の半導体単結晶領域
11は相互に分離されており、互いに電気的に絶縁され
ている。図中に示されているように、半導体単結晶領域
11の周囲は通常絶縁膜12によって覆われている。該
半導体単結晶領域11はガラス物質層13を介して支持
基板14に接合されている。本発明によると、従来の技
術で問題となっていた半導体単結晶領域11、ガラス物
質層13および支持基板14との熱膨張係数の差などに
より発生する基板の反りを、支持基板14裏面の表層部
に加工歪み層15を設けることによりバランスさせ、反
りを解消させるように自在に設計することができる。な
お、図中の加工歪み層15は拡大して示されている。
【0010】半導体単結晶領域11の材質としてはシリ
コンが代表的であるが、GaAs、GaAlAs、In
P、SiC等の各種化合物半導体やGe等の単元素半導
体であっても良い。
コンが代表的であるが、GaAs、GaAlAs、In
P、SiC等の各種化合物半導体やGe等の単元素半導
体であっても良い。
【0011】通常形成される絶縁膜12としては特に制
限されないが、SiO2 膜が好適に使用される。絶縁膜
の厚さとしては、通常0.5〜2.0μmである。
限されないが、SiO2 膜が好適に使用される。絶縁膜
の厚さとしては、通常0.5〜2.0μmである。
【0012】ガラス物質層13はシリコン、ホウ素およ
び酸素を主成分とするものが好ましい。ガラス物質層の
厚さは薄すぎると完全に接合されない場合があり、ま
た、厚すぎると接合強度が低下するので0.5〜500
μm、好ましくは0.5〜100μmである。なお、ガ
ラス物質層の焼結温度を低くするためにリン化合物やゲ
ルマニウム化合物を添加することもできる。
び酸素を主成分とするものが好ましい。ガラス物質層の
厚さは薄すぎると完全に接合されない場合があり、ま
た、厚すぎると接合強度が低下するので0.5〜500
μm、好ましくは0.5〜100μmである。なお、ガ
ラス物質層の焼結温度を低くするためにリン化合物やゲ
ルマニウム化合物を添加することもできる。
【0013】支持基板を構成する基板14としては、半
導体単結晶領域11と同じ材質が好適であることは言う
までもないが、支持基板14としては、半導体単結晶領
域11と同じ材質である必要はなく、ガラス物質との接
合性がよく、接合プロセス中に変質や変形が発生せず、
接合後の接合面に歪みが生じにくい材料が選ばれる。
導体単結晶領域11と同じ材質が好適であることは言う
までもないが、支持基板14としては、半導体単結晶領
域11と同じ材質である必要はなく、ガラス物質との接
合性がよく、接合プロセス中に変質や変形が発生せず、
接合後の接合面に歪みが生じにくい材料が選ばれる。
【0014】本発明においては、特に支持基板14とし
て、従来の技術において熱膨張係数の差によって基板に
大きな反りを与える材料やデバイスプロセス中に変質し
やすい材料も利用できることも大きな特長である。利用
できる材料としては例えば、石英ガラス、サファイア、
アルミナ、炭化珪素焼結体、マグネシア、窒化珪素、耐
熱性ガラスなどが挙げられる。
て、従来の技術において熱膨張係数の差によって基板に
大きな反りを与える材料やデバイスプロセス中に変質し
やすい材料も利用できることも大きな特長である。利用
できる材料としては例えば、石英ガラス、サファイア、
アルミナ、炭化珪素焼結体、マグネシア、窒化珪素、耐
熱性ガラスなどが挙げられる。
【0015】以上の説明における半導体単結晶領域11
の大きさ又は層の厚さは、半導体単結晶領域相互間で互
いに異なっていてもよい。また、一部の半導体単結晶領
域11が支持基板14と直接接合されていたり、支持基
板14の一部分がデバイス表面に現れた構造であっても
よい。
の大きさ又は層の厚さは、半導体単結晶領域相互間で互
いに異なっていてもよい。また、一部の半導体単結晶領
域11が支持基板14と直接接合されていたり、支持基
板14の一部分がデバイス表面に現れた構造であっても
よい。
【0016】上記の説明では半導体単結晶領域は相互に
分離されているが、図1において該半導体単結晶領域1
1が1個であって、絶縁層12およびガラス物質層13
を介して支持基板14と接合されていても良い。
分離されているが、図1において該半導体単結晶領域1
1が1個であって、絶縁層12およびガラス物質層13
を介して支持基板14と接合されていても良い。
【0017】
【発明の実施の形態】次に本発明の複合半導体基板の製
造方法の一例を図2に従って説明する。まず、半導体単
結晶領域11となる半導体基板10の表面に分離溝を形
成する。図2ではV字溝となっているが、トレンチ等の
形状でもよく、目的とするデバイスや製造コストを考慮
して選ぶことができる。製造方法としては、KOHを用
いた湿式の異方性エッチングやSF6 ガスを用いたドラ
イエッチング等の通常普通に用いられている方法によっ
て製造することができる。溝の深さは、半導体単結晶領
域11の厚さよりも少し深い程度にするのが良く、通常
0.1〜300μm程度である。ここで半導体基板10
は最終的に半導体単結晶領域11となるので、材料とし
ては半導体単結晶領域と同一の半導体である。
造方法の一例を図2に従って説明する。まず、半導体単
結晶領域11となる半導体基板10の表面に分離溝を形
成する。図2ではV字溝となっているが、トレンチ等の
形状でもよく、目的とするデバイスや製造コストを考慮
して選ぶことができる。製造方法としては、KOHを用
いた湿式の異方性エッチングやSF6 ガスを用いたドラ
イエッチング等の通常普通に用いられている方法によっ
て製造することができる。溝の深さは、半導体単結晶領
域11の厚さよりも少し深い程度にするのが良く、通常
0.1〜300μm程度である。ここで半導体基板10
は最終的に半導体単結晶領域11となるので、材料とし
ては半導体単結晶領域と同一の半導体である。
【0018】次に半導体基板10の表面に絶縁膜12を
形成する。絶縁膜としてはSiO2膜が好適に使用され
る。SiO2 膜はCVD法等によって形成されるが、半
導体基板10がシリコンである場合は表面を熱酸化して
得られるSiO2 が好適に使用される。
形成する。絶縁膜としてはSiO2膜が好適に使用され
る。SiO2 膜はCVD法等によって形成されるが、半
導体基板10がシリコンである場合は表面を熱酸化して
得られるSiO2 が好適に使用される。
【0019】次にすす状物質層3を形成した後、支持基
板14を重ね合わせた後、加熱処理することにより半導
体基板10と支持基板14とを貼り合わせる。ガラス物
質層13はシリコン、ホウ素および酸素を主成分とし、
これに所望によりリン化合物やゲルマニウム化合物を含
有させることができる。ガラス物質層13の組成や製造
方法はそれぞれ異なっていてもよいが、同一であること
が製造設備および工程上好ましい。該ガラス物質層はス
ート堆積法、CVD、スピンコート法等によって製造す
ることができる。中でもスート堆積法は溝のすみずみま
でガラス物質で充填されるので特に好ましい。
板14を重ね合わせた後、加熱処理することにより半導
体基板10と支持基板14とを貼り合わせる。ガラス物
質層13はシリコン、ホウ素および酸素を主成分とし、
これに所望によりリン化合物やゲルマニウム化合物を含
有させることができる。ガラス物質層13の組成や製造
方法はそれぞれ異なっていてもよいが、同一であること
が製造設備および工程上好ましい。該ガラス物質層はス
ート堆積法、CVD、スピンコート法等によって製造す
ることができる。中でもスート堆積法は溝のすみずみま
でガラス物質で充填されるので特に好ましい。
【0020】スート堆積法は、例えばSiCl4 の如き
ケイ素化合物およびBCl3 の如きホウ素化合物を主成
分とする原料を、酸水素炎中で燃焼させることで得られ
るSiO2 およびB2 O3 を主成分とするすす状物質
を、半導体基板10の表面に堆積させ、支持基板14と
重ね合わせた後、加熱処理し焼結することによって半導
体基板10と支持基板14とを貼り合わせる方法であ
る。
ケイ素化合物およびBCl3 の如きホウ素化合物を主成
分とする原料を、酸水素炎中で燃焼させることで得られ
るSiO2 およびB2 O3 を主成分とするすす状物質
を、半導体基板10の表面に堆積させ、支持基板14と
重ね合わせた後、加熱処理し焼結することによって半導
体基板10と支持基板14とを貼り合わせる方法であ
る。
【0021】スート堆積法による複合半導体基板を製造
する際に使用されるケイ素化合物としては、酸水素炎中
で燃焼させることによりSiO2 を生成する化合物であ
ればよく、一般式SiR1 R2 R3 R4 で表される化合
物(置換基R1 、R2 、R3およびR4 は互いに同一で
も異なっていてもよく、ハロゲン、水素、アルキル基、
アルキルオキシ基から選ばれる置換基である。);ジシ
ロキサン、ポリシロキサン等のケイ素原子を2個以上含
有するシロキサン類;ジシラン、ポリシラン等のケイ素
原子を2個以上含有するシラン類等を挙げることができ
る。この中でも、得られるSiO2 の質および粒度等の
観点から好ましいのは、一般式SiR1R2 R3 R4 で
表される化合物であって、置換基R1 、R2 、R3 およ
びR4 (R1 〜R4 は互いに同一でも異なっていてもよ
い。)が、塩素、水素、炭素数1〜3のアルキル基、炭
素数1〜3のアルキルオキシ基から選ばれる置換基の場
合である。この中でも特に好ましいのは、上記の置換基
R1 、R2 、R3 およびR 4 (R1 〜R4 は互いに同一
でも異なっていてもよい。)が、塩素または水素の場合
である。これらケイ素化合物の具体例として、SiCl
4 、SiH4 、Si 2 H6 、SiHCl3 、Si(OE
t)4 およびSi(OMe)4 等を挙げることができ
る。
する際に使用されるケイ素化合物としては、酸水素炎中
で燃焼させることによりSiO2 を生成する化合物であ
ればよく、一般式SiR1 R2 R3 R4 で表される化合
物(置換基R1 、R2 、R3およびR4 は互いに同一で
も異なっていてもよく、ハロゲン、水素、アルキル基、
アルキルオキシ基から選ばれる置換基である。);ジシ
ロキサン、ポリシロキサン等のケイ素原子を2個以上含
有するシロキサン類;ジシラン、ポリシラン等のケイ素
原子を2個以上含有するシラン類等を挙げることができ
る。この中でも、得られるSiO2 の質および粒度等の
観点から好ましいのは、一般式SiR1R2 R3 R4 で
表される化合物であって、置換基R1 、R2 、R3 およ
びR4 (R1 〜R4 は互いに同一でも異なっていてもよ
い。)が、塩素、水素、炭素数1〜3のアルキル基、炭
素数1〜3のアルキルオキシ基から選ばれる置換基の場
合である。この中でも特に好ましいのは、上記の置換基
R1 、R2 、R3 およびR 4 (R1 〜R4 は互いに同一
でも異なっていてもよい。)が、塩素または水素の場合
である。これらケイ素化合物の具体例として、SiCl
4 、SiH4 、Si 2 H6 、SiHCl3 、Si(OE
t)4 およびSi(OMe)4 等を挙げることができ
る。
【0022】ホウ素化合物としては、三塩化ホウ素、ボ
ラン類(BH3 、B2 H6 )、BHCl2 、B(OE
t)3 およびB(OMe)3 等を挙げることができ、こ
の中でも供給が容易であることから三塩化ホウ素が好ま
しい。
ラン類(BH3 、B2 H6 )、BHCl2 、B(OE
t)3 およびB(OMe)3 等を挙げることができ、こ
の中でも供給が容易であることから三塩化ホウ素が好ま
しい。
【0023】なお、すす状物質の焼結温度を低くするた
めに所望により添加されるリン化合物およびゲルマニウ
ム化合物としては、酸水素炎中で燃焼させることにより
リンおよびゲルマニウムの酸化物を生成するような化合
物であれば良く、リン化合物としては、五塩化リン、オ
キシ塩化リン(POCl3 )、ホスフィン(PH3 )等
を挙げることができ、また、ゲルマニウム化合物として
は、四塩化ゲルマニウム、ゲルマン(GeH4 )等を挙
げることができる。これらの中でも、供給が容易である
ことから好ましいのは五塩化リン、オキシ塩化リン(P
OCl3 )および四塩化ゲルマニウムである。
めに所望により添加されるリン化合物およびゲルマニウ
ム化合物としては、酸水素炎中で燃焼させることにより
リンおよびゲルマニウムの酸化物を生成するような化合
物であれば良く、リン化合物としては、五塩化リン、オ
キシ塩化リン(POCl3 )、ホスフィン(PH3 )等
を挙げることができ、また、ゲルマニウム化合物として
は、四塩化ゲルマニウム、ゲルマン(GeH4 )等を挙
げることができる。これらの中でも、供給が容易である
ことから好ましいのは五塩化リン、オキシ塩化リン(P
OCl3 )および四塩化ゲルマニウムである。
【0024】上記原料の酸水素炎中への供給は、上記原
料が気体であればバルブ等で流量を調整しながら、直接
酸水素炎中に、または水素若しくは酸素に混合して酸水
素炎中に供給して行う。上記原料が液体であれば、噴霧
装置によって供給するか、あるいは水素ガス、酸素ガス
またはアルゴンガス若しくは窒素ガス等の不活性ガスを
キャリアとして、原料の蒸気を同伴させることにより、
あるいは原料を加熱することにより原料そのものの蒸気
圧により圧送するなどの方法により供給することができ
る。
料が気体であればバルブ等で流量を調整しながら、直接
酸水素炎中に、または水素若しくは酸素に混合して酸水
素炎中に供給して行う。上記原料が液体であれば、噴霧
装置によって供給するか、あるいは水素ガス、酸素ガス
またはアルゴンガス若しくは窒素ガス等の不活性ガスを
キャリアとして、原料の蒸気を同伴させることにより、
あるいは原料を加熱することにより原料そのものの蒸気
圧により圧送するなどの方法により供給することができ
る。
【0025】酸水素炎中に供給された上記原料は火炎加
水分解され、SiO2 およびB2 O 3 を主成分とするす
す状物質を生成する。このすす状物質はガラスの超微粒
子であって、粒径は0.05〜0.2μm程度である。
なお、酸水素炎とは、酸素と水素を同時に供給すること
によって得られる燃焼炎である。
水分解され、SiO2 およびB2 O 3 を主成分とするす
す状物質を生成する。このすす状物質はガラスの超微粒
子であって、粒径は0.05〜0.2μm程度である。
なお、酸水素炎とは、酸素と水素を同時に供給すること
によって得られる燃焼炎である。
【0026】生成するすす状物質は、貼り合わせを行う
半導体基板10の表面に直ちに堆積させられる。堆積
は、酸水素炎を半導体基板10に直接吹き付けることに
よって行うことが好ましい。
半導体基板10の表面に直ちに堆積させられる。堆積
は、酸水素炎を半導体基板10に直接吹き付けることに
よって行うことが好ましい。
【0027】次いで、前記すす状物質を加熱処理するこ
とによって焼結させる。焼結は、半導体基板10に設け
られた溝の谷間の部分に空孔が出来るだけ生じないよう
にするために、実質的に酸素ガス中において行うのが良
い。即ち、酸素ガスが90%以上且つヘリウムガスが2
%以下が好ましく、その他のガスとしては半導体基板等
に対し反応性がないものが使用される。特に酸素ガスが
95%以上、さらに好ましくは99%以上である。焼結
時の熱処理温度は800〜1400℃である。すす状物
質は焼結されるとガラス化し、半導体基板10と支持基
板14とが貼り合わされる。
とによって焼結させる。焼結は、半導体基板10に設け
られた溝の谷間の部分に空孔が出来るだけ生じないよう
にするために、実質的に酸素ガス中において行うのが良
い。即ち、酸素ガスが90%以上且つヘリウムガスが2
%以下が好ましく、その他のガスとしては半導体基板等
に対し反応性がないものが使用される。特に酸素ガスが
95%以上、さらに好ましくは99%以上である。焼結
時の熱処理温度は800〜1400℃である。すす状物
質は焼結されるとガラス化し、半導体基板10と支持基
板14とが貼り合わされる。
【0028】この後、支持基板14を貼り合わせ面の反
対側から図2におけるAのラインまで機械研削し、通常
行われるメカノケミカル研磨等の研磨工程を行わずに研
削表面層近傍に加工歪み層15を残す。次いで、半導体
基板10を貼り合わせ面の反対側から図2におけるBの
ラインまで研削しさらにメカノケミカル研磨等の研磨を
行うことにより、複合半導体基板が製造される。貼り合
わせに用いる半導体基板がV字状の溝、トレンチ溝等の
溝付き基板であれば、研削・研磨工程を経て、島状に分
離された半導体単結晶領域11が得られる。
対側から図2におけるAのラインまで機械研削し、通常
行われるメカノケミカル研磨等の研磨工程を行わずに研
削表面層近傍に加工歪み層15を残す。次いで、半導体
基板10を貼り合わせ面の反対側から図2におけるBの
ラインまで研削しさらにメカノケミカル研磨等の研磨を
行うことにより、複合半導体基板が製造される。貼り合
わせに用いる半導体基板がV字状の溝、トレンチ溝等の
溝付き基板であれば、研削・研磨工程を経て、島状に分
離された半導体単結晶領域11が得られる。
【0029】支持基板14の裏面に加工歪み層15を設
ける方法としては、特に限定されないが、機械研削によ
る方法、イオン打ち込み、プラズマ照射およびイオンビ
ーム等の加工方法が好適である。機械研削の方法として
は、例えば粒度の細かい砥石や粒度の細かい砥粒を付着
させた定盤を使用して研削する。使用される砥石もしく
は砥粒の粒度は200〜2000番のものが好ましい。
加工歪み層15の厚みは特に限定されないが、半導体単
結晶領域11の厚みが0.1〜300μm程度でガラス
物質層の厚みが0.5〜100μm程度の場合には、該
加工歪み層15の厚みは10μm以下、好ましくは1〜
5μm程度が良い。機械研削の方法としては、例えばカ
ップ砥石定寸切り込み方式によるロータリー平面研削機
による方法が挙げられる。
ける方法としては、特に限定されないが、機械研削によ
る方法、イオン打ち込み、プラズマ照射およびイオンビ
ーム等の加工方法が好適である。機械研削の方法として
は、例えば粒度の細かい砥石や粒度の細かい砥粒を付着
させた定盤を使用して研削する。使用される砥石もしく
は砥粒の粒度は200〜2000番のものが好ましい。
加工歪み層15の厚みは特に限定されないが、半導体単
結晶領域11の厚みが0.1〜300μm程度でガラス
物質層の厚みが0.5〜100μm程度の場合には、該
加工歪み層15の厚みは10μm以下、好ましくは1〜
5μm程度が良い。機械研削の方法としては、例えばカ
ップ砥石定寸切り込み方式によるロータリー平面研削機
による方法が挙げられる。
【0030】半導体基板10のBのラインまでの研削、
研磨は、上記支持基板14の場合と同様な方法により機
械研削を行った後、メカノケミカル研磨によりV字溝の
先端部が表面に露出し、所定の幅になるところを終点と
するようにする。
研磨は、上記支持基板14の場合と同様な方法により機
械研削を行った後、メカノケミカル研磨によりV字溝の
先端部が表面に露出し、所定の幅になるところを終点と
するようにする。
【0031】
【実施例】本発明について、さらに具体的に以下に示す
が、本発明はこれに限定されるものではない。 実施例1 図1に示す複合半導体基板を以下のようにして作製し
た。V字状に加工した凹部を有する基板を次のようにし
て製作した。まず、図2に示すように、面方位(10
0)面を有する6インチ径、厚さ625μmのシリコン
基板10の表面に、フォトリソグラフィおよび異方性エ
ッチングにより50μmの深さにV溝を形成した。V溝
の形成は、フォトエッチングによりSiO2 のマスクを
作製し、Siが露出した領域をKOHの20%水溶液9
0重量部、イソプロピルアルコール5重量部およびn−
ブチルアルコール5重量部からなる、いわゆる異方性エ
ッチング液を用いて温度80℃でエッチングすることに
より作製した。
が、本発明はこれに限定されるものではない。 実施例1 図1に示す複合半導体基板を以下のようにして作製し
た。V字状に加工した凹部を有する基板を次のようにし
て製作した。まず、図2に示すように、面方位(10
0)面を有する6インチ径、厚さ625μmのシリコン
基板10の表面に、フォトリソグラフィおよび異方性エ
ッチングにより50μmの深さにV溝を形成した。V溝
の形成は、フォトエッチングによりSiO2 のマスクを
作製し、Siが露出した領域をKOHの20%水溶液9
0重量部、イソプロピルアルコール5重量部およびn−
ブチルアルコール5重量部からなる、いわゆる異方性エ
ッチング液を用いて温度80℃でエッチングすることに
より作製した。
【0032】引き続き熱酸化によってV溝の表面に絶縁
膜12としてSiO2 を1.5μmの厚さに形成した。
膜12としてSiO2 を1.5μmの厚さに形成した。
【0033】次いで、ガラス物質のシリコンとホウ素の
原子比(Si/B)aが2.5となるようにガス状のS
iCl4 (供給量250ml/min)およびガス状の
BCl3 (供給量100ml/min)を水素(供給量
850ml/min)と酸素(供給量5000ml/m
in)からなる燃焼炎中に供給し、分解して得られるす
す状物質をV溝が形成された半導体基板10の表面に堆
積させた。すす状物質3の堆積量はこれを焼結させた時
に20μmとなるように調節した。別に用意した面方位
(100)面を有する6インチ径、厚さ625μmのシ
リコン基板14をすす状物質3の堆積の上に重ね合わせ
たものを、加熱炉内において酸素雰囲気中で1280℃
に昇温し48時間加熱したところ、すす状物質3は厚さ
20μmまで体積収縮すると同時にガラス化し、2枚の
シリコン基板同士が均一に貼り合わされた。
原子比(Si/B)aが2.5となるようにガス状のS
iCl4 (供給量250ml/min)およびガス状の
BCl3 (供給量100ml/min)を水素(供給量
850ml/min)と酸素(供給量5000ml/m
in)からなる燃焼炎中に供給し、分解して得られるす
す状物質をV溝が形成された半導体基板10の表面に堆
積させた。すす状物質3の堆積量はこれを焼結させた時
に20μmとなるように調節した。別に用意した面方位
(100)面を有する6インチ径、厚さ625μmのシ
リコン基板14をすす状物質3の堆積の上に重ね合わせ
たものを、加熱炉内において酸素雰囲気中で1280℃
に昇温し48時間加熱したところ、すす状物質3は厚さ
20μmまで体積収縮すると同時にガラス化し、2枚の
シリコン基板同士が均一に貼り合わされた。
【0034】このようにして接合された基板を、超音波
画像探査装置(オリンパス社製 UH Pulse20
0)で溝充填状態を調べたところ、空孔が全く存在しな
いことが確認された。さらに、この基板のへき開面を走
査型電子顕微鏡で観察したところ、V字状の溝の隅々ま
でガラスが充填されていた。ガラス物質の組成比を求め
るために同一条件で作製した試料を用い、ガラス物質を
フッ化水素系の水溶液で溶解し、ICPにより定量分析
を行ったところ、Si/Bの原子比aは2.5であっ
た。
画像探査装置(オリンパス社製 UH Pulse20
0)で溝充填状態を調べたところ、空孔が全く存在しな
いことが確認された。さらに、この基板のへき開面を走
査型電子顕微鏡で観察したところ、V字状の溝の隅々ま
でガラスが充填されていた。ガラス物質の組成比を求め
るために同一条件で作製した試料を用い、ガラス物質を
フッ化水素系の水溶液で溶解し、ICPにより定量分析
を行ったところ、Si/Bの原子比aは2.5であっ
た。
【0035】次に、支持基板14を仕上がりの厚さを考
慮し、560μmの厚さとなるように、1200番のカ
ップ砥石を用いて機械研削を行った。続いて、シリコン
基板10の貼り合わせの反対面から1200番のカップ
砥石を用いて機械研削を行って所定の厚みに加工後、さ
らにメカノケミカル研磨法を用いて研磨加工し、互いに
絶縁分離された島状の半導体領域11を形成した。支持
基板14の研削面の加工歪み層15をフッ硝酸溶液によ
るエッチング速度の測定値から求めたところ、加工歪み
層15は深さ方向に1.5μmであり、このときの反り
は、半導体単結晶領域を上にして平面上に載置したとき
に、周囲より中央部が81μmだけ上に対して凸状であ
る程度であった。このため、搬送時のトラブルもなく、
フォトリソグラフィ工程における歩留りもよかった。
慮し、560μmの厚さとなるように、1200番のカ
ップ砥石を用いて機械研削を行った。続いて、シリコン
基板10の貼り合わせの反対面から1200番のカップ
砥石を用いて機械研削を行って所定の厚みに加工後、さ
らにメカノケミカル研磨法を用いて研磨加工し、互いに
絶縁分離された島状の半導体領域11を形成した。支持
基板14の研削面の加工歪み層15をフッ硝酸溶液によ
るエッチング速度の測定値から求めたところ、加工歪み
層15は深さ方向に1.5μmであり、このときの反り
は、半導体単結晶領域を上にして平面上に載置したとき
に、周囲より中央部が81μmだけ上に対して凸状であ
る程度であった。このため、搬送時のトラブルもなく、
フォトリソグラフィ工程における歩留りもよかった。
【0036】実施例2 支持基板14の裏面の機械研削を1200番のラップ定
盤を用いてラップ加工としたほかは、実施例1と同様の
方法で複合半導体基板を作製した。このときの反りは、
半導体単結晶領域を上にして平面上に載置したときに、
周囲より中央部が67μmだけ上に対して凸状である程
度であった。このため、搬送時のトラブルもなく、フォ
トリソグラフィ工程における歩留りもよかった。
盤を用いてラップ加工としたほかは、実施例1と同様の
方法で複合半導体基板を作製した。このときの反りは、
半導体単結晶領域を上にして平面上に載置したときに、
周囲より中央部が67μmだけ上に対して凸状である程
度であった。このため、搬送時のトラブルもなく、フォ
トリソグラフィ工程における歩留りもよかった。
【0037】比較例1 支持基板14の裏面の機械研削を1200番の研磨布を
使用して行った後、メカノケミカル研磨法により鏡面研
磨して加工歪み層15を除去した以外は実施例1と同様
にして複合半導体基板を作製した。支持基板14の研削
面の加工歪み層15を測定したところ、加工歪み層15
は深さ方向にほぼゼロであり、このときの反りは、半導
体単結晶領域を上にして平面上に載置したときに、周囲
より中央部が147μmだけ上に対して凸状である程度
であった。このため、搬送時のトラブルもなく、フォト
リソグラフィ工程における歩留りもよかった。
使用して行った後、メカノケミカル研磨法により鏡面研
磨して加工歪み層15を除去した以外は実施例1と同様
にして複合半導体基板を作製した。支持基板14の研削
面の加工歪み層15を測定したところ、加工歪み層15
は深さ方向にほぼゼロであり、このときの反りは、半導
体単結晶領域を上にして平面上に載置したときに、周囲
より中央部が147μmだけ上に対して凸状である程度
であった。このため、搬送時のトラブルもなく、フォト
リソグラフィ工程における歩留りもよかった。
【0038】
【発明の効果】以上詳細に説明したように、本発明の複
合半導体基板は大型ウェハ径を有する場合にも反りが小
さく、厳格な規格が要求されるデバイス製造ラインに投
入可能であり、また、フォトリソグラフィの精度を上
げ、歩留りを向上させることができ、実用上有用であ
る。
合半導体基板は大型ウェハ径を有する場合にも反りが小
さく、厳格な規格が要求されるデバイス製造ラインに投
入可能であり、また、フォトリソグラフィの精度を上
げ、歩留りを向上させることができ、実用上有用であ
る。
【図1】本発明の複合半導体基板の1つの実施態様を示
す縦断面図である。
す縦断面図である。
【図2】本発明の複合半導体基板の製造工程を示す図で
ある。
ある。
3 すす状物質層 10 半導体基板 11 半導体単結晶領域 12 絶縁膜 13 ガラス物質層 14 支持基板 15 加工歪み層
Claims (1)
- 【請求項1】 1または相互に分離された複数個の半導
体単結晶領域と、これを支持する支持基板とが、ガラス
物質によって接合された複合半導体基板において、前記
複合半導体基板を構成する両主面のうち支持基板側の主
面部に加工歪み層を有することを特徴とする複合半導体
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7302962A JPH09148427A (ja) | 1995-11-21 | 1995-11-21 | 複合半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7302962A JPH09148427A (ja) | 1995-11-21 | 1995-11-21 | 複合半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148427A true JPH09148427A (ja) | 1997-06-06 |
Family
ID=17915255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7302962A Pending JPH09148427A (ja) | 1995-11-21 | 1995-11-21 | 複合半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148427A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108987413A (zh) * | 2017-06-02 | 2018-12-11 | 信越化学工业株式会社 | 半导体用基板及其制造方法 |
| US10804221B2 (en) | 2018-09-14 | 2020-10-13 | Toshiba Memory Corporation | Substrate treatment apparatus, method of manufacturing semiconductor device and workpiece substrate |
-
1995
- 1995-11-21 JP JP7302962A patent/JPH09148427A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108987413A (zh) * | 2017-06-02 | 2018-12-11 | 信越化学工业株式会社 | 半导体用基板及其制造方法 |
| CN108987413B (zh) * | 2017-06-02 | 2023-12-29 | 信越化学工业株式会社 | 半导体用基板及其制造方法 |
| US10804221B2 (en) | 2018-09-14 | 2020-10-13 | Toshiba Memory Corporation | Substrate treatment apparatus, method of manufacturing semiconductor device and workpiece substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4796066B2 (ja) | 二酸化ケイ素層を製造する方法 | |
| TW202343780A (zh) | 在多晶碳化矽支撐底材上包含單晶薄膜之複合結構及其製作方法 | |
| US4978379A (en) | Method of joining semiconductor substrates | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| WO2013134010A2 (en) | A method of manufacturing silicon-on-insulator wafers | |
| JP4641817B2 (ja) | 半導体装置用積層基板の製造方法及び半導体装置 | |
| JPH09148427A (ja) | 複合半導体基板 | |
| JPH0964169A (ja) | 複合半導体基板 | |
| JPH0964170A (ja) | 複合半導体基板 | |
| JPH09115789A (ja) | 複合半導体基板 | |
| JPH0936220A (ja) | 複合半導体基板 | |
| JPH09115791A (ja) | 複合半導体基板 | |
| JPH0936221A (ja) | 複合半導体基板 | |
| JPH0964168A (ja) | 複合半導体基板 | |
| JPH08264640A (ja) | 複合半導体基板 | |
| JP2020111495A (ja) | 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法 | |
| JPH09246131A (ja) | 複合半導体基板およびその製造方法 | |
| JP2823115B2 (ja) | 複合半導体基板の製造方法 | |
| JPH09181169A (ja) | 複合半導体基板 | |
| JPH08264636A (ja) | 複合半導体基板 | |
| JPH09186231A (ja) | 複合半導体基板 | |
| JPH0974055A (ja) | 複合半導体基板 | |
| JPH09129724A (ja) | 複合半導体基板 | |
| JPH09115790A (ja) | 複合半導体基板 | |
| JPH08264637A (ja) | 複合半導体基板 |