JPH0964170A - 複合半導体基板 - Google Patents

Abstract

(57)【要約】 【課題】 大ウェハ径の場合にも反りが小さい複合半導
体基板を提供するものである。 【解決手段】 １または相互に分離された複数個の半導
体単結晶領域１１と、これを支持する支持基板１４と
が、ガラス物質１３によって接合された複合半導体基板
において、前記半導体単結晶領域１１の底面および側面
は絶縁膜１２によって覆われており、前記絶縁膜１２に
接して、半導体多結晶またはアモルファス半導体からな
る層１７が設けられ、前記支持基板１４の裏面に反り補
正層１５と、さらに前記反り補正層１５を覆う被覆層１
６とが設けられている複合半導体基板である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体基板に関する
ものであり、特に高機能あるいは高性能な半導体デバイ
スを作り込むのに適した半導体装置用誘電体分離基板を
含む複合半導体基板に関するものである。

【０００２】

【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、標準的な接合分
離基板に比べてデバイス間の分離技術が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワーＩＣに適している。典型的な誘電体分離方式と
しては、ＥＰＩＣ（Epitaxial Passivated IntegratedC
ircuit ）方式が知られているが、大ウェハ径への対応
や、製造コスト等の問題から他の方法についても種々検
討されている。複数の半導体基板を貼り合わせて基板を
製造するＳＯＩ（Silicon On Insulator）技術もその一
つである。中でも基板の貼り合わせについての優れた方
法として、例えば、特開昭６１−２４２０３３号公報に
開示された方法がある。

【０００３】前記公報には、四塩化珪素を主成分とする
原料を酸水素炎で燃焼して得られるすす状物質を半導体
基板表面に堆積し、支持基板を重ね合わせた後、ヘリウ
ムガスと酸素ガスの混合雰囲気で加熱処理しすす状物質
を焼結して半導体基板を接合する方法が開示されてい
る。この方法は、結晶欠陥の少ない、大ウェハ径の複合
半導体基板を比較的低コストで製造できる点で優れた方
法である。従来の、この種の貼り合わせ方法によって製
造された複数個の半導体単結晶領域を有する基板は、図
１に示すように、通常はＳｉＯ₂ 等の絶縁膜１２で覆わ
れた半導体単結晶島１１がガラス物質層１３によって支
持基板１４に接合されている。また、ＳｉＯ₂ 等の絶縁
膜１２で覆われた半導体単結晶島１１とガラス物質層１
３との間に半導体多結晶層１７等を介在させることもあ
る。

【０００４】

【発明が解決しようとする課題】しかしながら、最近、
さらに大きなウェハ径を有する半導体基板が求められる
ようになり、従来の上記公報の方法によって接合された
半導体基板の中には、ガラス物質層、絶縁層、支持基板
およびそれらの界面に内部応力が残っており、大型ウェ
ハ化に伴う反り（外周部と中央部との高低の差）が大き
くなり、その結果、半導体基板に各種デバイスを作り込
む生産ラインにおいて搬送が困難になったり、微細なフ
ォトリソグラフィ精度を高めることが難しいという問題
点が生じている。

【０００５】また、特公昭５８−４５１８２号公報に
は、絶縁層とガラス層との間に半導体多結晶層を設け、
ガラス層からの不純物が半導体単結晶島に拡散するのを
防ぐ効果を有する誘電体分離基板について記載されてい
るが、半導体多結晶層の存在により反りが大きくなる場
合があり、このような場合にも反りをコントロールする
手段が求められていた。

【０００６】この反りを低減するために、種々の方法が
考えられる。例えば、支持基板側の露出面に逆の反りを
与える膜を被着させる方法などは、最も効果的と考えら
れる。しかしながら、多くの場合、前記逆の反りを与え
る膜は、デバイスプロセス工程中に除去され、その結果
結局基板の反りが大きくなってしまい、生産ライン途中
でストップするなど、トラブルの原因となることがあ
る。

【０００７】本発明の目的は、上記の従来の複合半導体
基板における課題を解消し、反りが小さい大ウェハ径の
複合半導体基板を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、１または相互
に分離された複数個の半導体単結晶領域と、これを支持
する支持基板とが、ガラス物質によって接合された複合
半導体基板において、前記半導体単結晶領域の底面およ
び側面は絶縁膜によって覆われており、前記絶縁膜に接
して、半導体多結晶またはアモルファス半導体からなる
層が設けられ、前記支持基板の裏面に反り補正層と、さ
らに前記反り補正層を覆う被覆層とが設けられているこ
とを特徴とする複合半導体基板に関する。

【０００９】本発明の一態様においては、前記反り補正
層がＳｉＯ₂ 、またはＳｉＯ₂ を主成分とするガラス物
質層からなるものである。

【００１０】本発明の一態様においては、前記被覆層が
シリコン窒化膜からなるものである。

【００１１】本発明の特長は、ガラス物質によって貼り
合わされた構造の誘電体分離基板の反りを、ガラスの厚
さや組成にかかわらず、根本的に解消することができる
構造にある。

【００１２】

【発明の実施の形態】本発明の複合半導体基板の構成に
ついて図２を参照しながら説明する。複数個の半導体単
結晶領域１１は相互に分離されており、互いに電気的に
絶縁されている。図中に示されているように、半導体単
結晶領域１１の周囲は絶縁膜１２によって覆われてい
る。また、半導体多結晶またはアモルファス半導体から
なる層１７が絶縁膜１２に接して複数の半導体単結晶領
域１１を相互に連結するように設けられており、この層
１７を設けることにより、ガラス層からの不純物が半導
体単結晶領域１１に拡散するのを防ぐ効果や、デバイス
プロセス中の半導体単結晶領域１１のずれを小さくする
効果をもたらしている。該半導体単結晶領域１１および
これらを連結した上記の各層は、ガラス物質層１３を介
して支持基板１４に接合されている。さらに、前記支持
基板１４の裏面は反り補正層１５によって被覆され、さ
らにまた、反り補正層１５を覆うように被覆層１６が設
けられている。このように本発明の複合半導体基板は、
反り補正層１５により反りが解消され、さらに被覆層１
６が反り補正層１５の表面を被覆、保護し、デバイスプ
ロセス途中に反り補正層１５が除去されることを防止す
るような構成となっている。

【００１３】半導体単結晶領域１１の材質としてはシリ
コンが代表的であるが、ＧａＡｓ、ＧａＡｌＡｓ、Ｉｎ
Ｐ、ＳｉＣ等の各種化合物半導体やＧｅ等の単元素半導
体であっても良い。

【００１４】絶縁膜１２としては特に制限されないが、
ＳｉＯ₂ 膜が好適に使用される。絶縁膜の厚さとして
は、通常０．５〜２．０μｍである。

【００１５】前記絶縁膜１２に接して設けられる半導体
多結晶層１７としては、シリコン、Ｇｅ等の単元素半導
体の多結晶層、あるいはＧａＡｓ、ＧａＡｌＡｓ、Ｉｎ
Ｐ、ＳｉＣ等の各種化合物半導体の多結晶層が挙げら
れ、また、アモルファス半導体層１７としては、アモル
ファスシリコン、シリコンゲルマニウム等からなるアモ
ルファス半導体層が挙げられる。当該半導体多結晶層ま
たはアモルファス半導体層の厚さは通常０．１〜１００
μｍ、好ましくは１〜５０μｍである。

【００１６】ガラス物質層１３はシリコン、ホウ素およ
び酸素を主成分とするものが好ましい。ガラス物質層の
厚さは薄すぎると完全に接合されない場合があり、ま
た、厚すぎると接合強度が低下するので０．５〜５００
μｍ、好ましくは０．５〜１００μｍである。なお、ガ
ラス物質層の焼結温度を低くするためにリン化合物やゲ
ルマニウム化合物を添加することもできる。

【００１７】支持基板１４としては、半導体単結晶領域
１１と同じ材質が好ましいが、必ずしも同じ材質である
必要はなく、ガラス物質との接合性がよく、接合プロセ
ス中に変質や変形が発生せず、接合後の接合面に歪みが
生じにくい材料を選択することもできる。

【００１８】本発明においては、特に支持基板１４とし
て、従来技術において熱膨張係数の差によって基板に大
きな反りを与える材料やデバイスプロセス中に変質しや
すい材料も利用できることも大きな特長である。利用で
きる材料としては、例えば支石英ガラス、サファイア、
アルミナ、炭化珪素焼結体、マグネシア、窒化珪素、耐
熱性ガラス等が挙げられる。

【００１９】本発明において、反り補正層１５として
は、ＳｉＯ₂ 膜、またはＳｉＯ₂ からなるガラス物質層
が好適に使用される。反り補正層１５がＳｉＯ₂ 膜の場
合の膜の厚さは、通常０．５〜４．０μｍである。

【００２０】また、反り補正層１５としてＳｉＯ₂ から
なるガラス物質層が使用される場合、該ガラス物質は、
前記ガラス物質１３と同じようなシリコン、ホウ素およ
び酸素を主成分とするものが好ましく、その場合のガラ
ス物質層の厚さは薄すぎると完全に接合されない場合が
あり、また、厚すぎると接合強度が低下するので０．５
〜５００μｍ、好ましくは０．５〜１００μｍである。
なお、ガラス物質層の焼結温度を低くするためにリン化
合物やゲルマニウム化合物を添加することもできる。

【００２１】本発明において被覆層１６としては、シリ
コン窒化膜、ＳｉＣ、Ｓｉ−Ｏ−Ｎ、Ｓｉ−Ｔｉ−Ｏ−
Ｃ（チラノコーティング膜）、ＴｉＮ、Ａｌ₂ Ｏ₃ 、Ａ
ｌＮ、ＢＮ、ＣａＦ、ポリＳｉ等の膜が使用される。特
にシリコン窒化膜は、ＣＶＤ法により容易に反り補正層
１５を被覆、保護し、デバイスプロセス途中に反り補正
層１５が除去されることを防止するので好ましい。

【００２２】以上の説明における半導体単結晶領域１１
の大きさ又は層の厚さは、半導体単結晶領域相互間で互
いに異なっていてもよい。また、一部の半導体単結晶領
域１１が支持基板１４と直接接合されていたり、支持基
板１４の一部分がデバイス表面に現れた構造であっても
よい。

【００２３】なお、図２において半導体単結晶領域１１
は相互に分離されているが、該半導体単結晶領域１１が
１個であって、絶縁層１２および半導体多結晶またはア
モルファス半導体からなる層１７と、ガラス物質層１３
とを介して支持基板１４と接合されていても良い。

【００２４】次に本発明の複合半導体基板の製造方法の
一例を図３に従って説明する。まず、半導体単結晶領域
１１となる半導体基板１０の表面に分離溝を形成する。
図３ではＶ字溝となっているが、トレンチ等の形状でも
よく、目的とするデバイスや製造コストを考慮して選ぶ
ことができる。Ｖ字溝は、ＫＯＨを用いた湿式の異方性
エッチングやＳＦ₆ ガスを用いたドライエッチング等の
通常普通に用いられている方法により製造することがで
きる。溝の深さは、半導体単結晶領域１１の厚さよりも
少し深い程度にするのが良く、通常０．１〜３００μｍ
程度である。ここで半導体基板１０は最終的に半導体単
結晶領域１１となるので、材料としては半導体単結晶領
域と同一の半導体である。

【００２５】次に半導体基板１０の表面に絶縁膜１２を
形成する。絶縁膜としてはＳｉＯ₂膜が好適に使用され
る。ＳｉＯ₂ 膜はＣＶＤ法等によって形成されるが、半
導体基板１０がシリコンである場合は表面を熱酸化して
得られるＳｉＯ₂ が好適に使用される。

【００２６】次いで絶縁膜１２の上に半導体多結晶また
はアモルファス半導体層１７を形成する。半導体多結晶
またはアモルファス半導体層１７を形成する方法は特に
限定されないが、例えば多結晶シリコンの場合はＣＶＤ
（chemical vapour deposition）法等により製造するこ
とができ、またアモルファス半導体の場合は、プラズマ
ＣＶＤ法等により製造することができる。

【００２７】次にスート堆積法によりすす状物質層３を
形成した後、支持基板１４を重ね合わせ、さらにすす状
物質層４を支持基板１４の上に形成した後、加熱処理に
よりすす状物質層３を焼結させることにより半導体基板
１０と支持基板１４とがガラス物質層１３を介して貼り
合わせられ、同時に支持基板１４の裏面は反り補正層と
なるガラス物質層１５により被覆される。

【００２８】ガラス物質層１３および１５はシリコン、
ホウ素および酸素を主成分とし、これに所望によりリン
化合物やゲルマニウム化合物を含有させることができ
る。ガラス物質層１３および１５の組成や製造方法はそ
れぞれ異なっていてもよいが、同一であることが製造設
備および工程上好ましい。該ガラス物質層はスート堆積
法、ＣＶＤ、スピンコート法等によって製造することが
できる。中でもスート堆積法は溝のすみずみまでガラス
物質で充填されるので特に好ましい。

【００２９】スート堆積法は、例えばＳｉＣｌ₄ の如き
ケイ素化合物およびＢＣｌ₃ の如きホウ素化合物を主成
分とする原料を酸水素炎中で燃焼させることで得られる
ＳｉＯ₂ およびＢ₂ Ｏ₃ を主成分とするすす状物質３
を、半導体基板１０の表面に堆積させ、支持基板１４と
重ね合わせた後、加熱処理し焼結することによって半導
体基板１０と支持基板１４とを貼り合わせる方法であ
る。

【００３０】スート堆積法による複合半導体基板を製造
する際に使用されるケイ素化合物としては、酸水素炎中
で燃焼させることによりＳｉＯ₂ を生成する化合物であ
ればよく、一般式ＳｉＲ¹ Ｒ² Ｒ³ Ｒ⁴ で表される化合
物（置換基Ｒ¹ 、Ｒ² 、Ｒ³およびＲ⁴ は互いに同一で
も異なっていてもよく、ハロゲン、水素、アルキル基、
アルキルオキシ基から選ばれる置換基である。）；ジシ
ロキサン、ポリシロキサン等のケイ素原子を２個以上含
有するシロキサン類；ジシラン、ポリシラン等のケイ素
原子を２個以上含有するシラン類等を挙げることができ
る。この中でも、得られるＳｉＯ₂ の質および粒度等の
観点から好ましいのは、一般式ＳｉＲ¹Ｒ² Ｒ³ Ｒ⁴ で
表される化合物であって、置換基Ｒ¹ 、Ｒ² 、Ｒ³ およ
びＲ⁴ （Ｒ¹ 〜Ｒ⁴ は互いに同一でも異なっていてもよ
い。）が、塩素、水素、炭素数１〜３のアルキル基、炭
素数１〜３のアルキルオキシ基から選ばれる置換基の場
合である。この中でも特に好ましいのは、上記の置換基
Ｒ¹ 、Ｒ² 、Ｒ³ およびＲ ⁴ （Ｒ¹ 〜Ｒ⁴ は互いに同一
でも異なっていてもよい。）が、塩素または水素の場合
である。これらケイ素化合物の具体例として、ＳｉＣｌ
₄ 、ＳｉＨ₄ 、Ｓｉ ₂ Ｈ₆ 、ＳｉＨＣｌ₃ 、Ｓｉ（ＯＥ
ｔ）₄ およびＳｉ（ＯＭｅ）₄ 等を挙げることができ
る。

【００３１】ホウ素化合物としては、三塩化ホウ素、ボ
ラン類（ＢＨ₃ 、Ｂ₂ Ｈ₆ ）、ＢＨＣｌ₂ 、Ｂ（ＯＥ
ｔ）₃ およびＢ（ＯＭｅ）₃ 等を挙げることができ、こ
の中でも供給が容易であることから三塩化ホウ素が好ま
しい。

【００３２】なお、すす状物質の焼結温度を低くするた
めに所望により添加されるリン化合物およびゲルマニウ
ム化合物としては、酸水素炎中で燃焼させることにより
リンおよびゲルマニウムの酸化物を生成するような化合
物であれば良く、リン化合物としては、五塩化リン、オ
キシ塩化リン（ＰＯＣｌ₃ ）、ホスフィン（ＰＨ₃ ）等
を挙げることができ、また、ゲルマニウム化合物として
は、四塩化ゲルマニウム、ゲルマン（ＧｅＨ₄ ）等を挙
げることができる。これらの中でも、供給が容易である
ことから好ましいのは五塩化リン、オキシ塩化リン（Ｐ
ＯＣｌ₃ ）および四塩化ゲルマニウムである。

【００３３】上記原料の酸水素炎中への供給は、上記原
料が気体であればバルブ等で流量を調整しながら、直接
酸水素炎中に、または水素若しくは酸素に混合して酸水
素炎中に供給して行う。上記原料が液体であれば、噴霧
装置によって供給するか、あるいは水素ガス、酸素ガス
またはアルゴンガス若しくは窒素ガス等の不活性ガスを
キャリアとして、原料の蒸気を同伴させることにより、
あるいは原料を加熱することにより原料そのものの蒸気
圧により圧送するなどの方法により供給することができ
る。

【００３４】酸水素炎中に供給された上記原料は火炎加
水分解され、ＳｉＯ₂ およびＢ₂ Ｏ ₃ を主成分とするす
す状物質を生成する。このすす状物質はガラスの超微粒
子であって、粒径は０．０５〜０．２μｍ程度である。
なお、酸水素炎とは、酸素と水素を同時に供給すること
によって得られる燃焼炎である。

【００３５】生成するすす状物質は、貼り合わせを行う
半導体基板１０の表面、および支持基板１４の表面に直
ちに堆積させられる。堆積は、酸水素炎を半導体基板１
０、および支持基板１４に直接吹き付けることによって
行うことが好ましい。

【００３６】次いで、前記すす状物質を加熱処理するこ
とによって焼結させる。焼結は、半導体基板１０に設け
られた溝の谷間の部分に空孔が出来るだけ生じないない
ようにするために、実質的に酸素ガス中において行うの
が良い。即ち、酸素ガスが９０％以上且つヘリウムガス
が２％以下が好ましく、その他のガスとしては半導体基
板等に対し反応性がないものが使用される。特に酸素ガ
スが９５％以上、さらに好ましくは９９％以上である。
焼結時の熱処理温度は８００〜１４００℃である。すす
状物質は焼結されるとガラス化し、半導体基板１０と支
持基板１４とが貼り合わされ、支持基板１４は反り補正
層となるガラス物質層１５により被覆される。

【００３７】前記製造工程において、すす状物質層３を
形成した後、支持基板１４を重ね合わせて、熱処理を施
し、先に半導体基板１０と支持基板１４とをガラス物質
層１３を介して貼り合わせた後、前記支持基板１４の裏
面、または貼り合わせ基板全面に反り補正層１５として
ＳｉＯ₂ 、またはＳｉＯ₂ を主成分とするガラス物質層
１５を形成してもよい。ガラス物質層１５は、例えば支
持基板１４がシリコン、またはシリコンを主成分とする
半導体基板のような場合には、基板表面を熱酸化処理す
ることにより容易に得られる。

【００３８】次に、前記貼り合わせ基板の全面に、例え
ば減圧ＣＶＤ法により被覆層１６としてシリコン窒化膜
を形成する。シリコン窒化膜の形成は、例えば原料ガス
としてアンモニアとジクロルシランを使用し、減圧下、
温度７００〜１０００℃で基板上に堆積してシリコン窒
化膜１６を基板全面を被覆する。被覆層１６は過度に厚
くする必要はなく、通常２０〜５００ｎｍの厚さであれ
ばよい。

【００３９】この後、半導体基板１０を、貼り合わせ面
の反対側から図３におけるＡのラインまで研削しさらに
研磨することにより、複合半導体基板が製造される。貼
り合わせに用いる半導体基板がＶ字状の溝、トレンチ溝
等の溝付き基板であれば、研削・研磨工程を経て、島状
に分離された半導体単結晶領域１１が得られる。

【００４０】

【実施例】本発明について、さらに具体的に以下に示す
が、本発明はこれに限定されるものではない。 実施例１ 図２に示す複合半導体基板を以下のようにして作製し
た。Ｖ字状に加工した凹部を有する基板を次のようにし
て製作した。まず、図３に示すように、面方位（１０
０）面を有する６インチ径、厚さ６２５μｍのシリコン
基板１０の表面に、フォトリソグラフィおよび異方性エ
ッチングにより５０μｍの深さにＶ溝を形成した。Ｖ溝
の形成は、フォトエッチングによりＳｉＯ₂ のマスクを
作製し、Ｓｉが露出した領域をＫＯＨの２０％水溶液９
０重量部、イソプロピルアルコール５重量部およびｎ−
ブチルアルコール５重量部からなる、いわゆる異方性エ
ッチング液を用いて温度８０℃でエッチングすることに
より作製した。

【００４１】引き続き熱酸化によってＶ溝の表面に絶縁
膜１２としてＳｉＯ₂ を１．５μｍの厚さに形成した。
次いでＶ溝が形成してある面にＣＶＤにより多結晶シリ
コン層１７を２０μｍの厚さに形成した。

【００４２】次いで、ガラス物質のシリコンとホウ素の
原子比（Ｓｉ／Ｂ）ａが２．５となるようにガス状のＳ
ｉＣｌ₄ （供給量２５０ｍｌ／ｍｉｎ）およびガス状の
ＢＣｌ₃ （供給量１００ｍｌ／ｍｉｎ）を水素（供給量
８５０ｍｌ／ｍｉｎ）と酸素（供給量５０００ｍｌ／ｍ
ｉｎ）からなる燃焼炎中に供給し、分解して得られるす
す状物質３をＶ溝が形成された半導体基板１０の表面に
堆積させた。すす状物質３の堆積量はこれを焼結させた
時に２０μｍとなるように調節した。別に用意した面方
位（１００）面を有する６インチ径、厚さ４８０μｍの
シリコン基板１４をすす状物質３の堆積の上に重ね合わ
せ、続いて該シリコン基板１４の上に再度前記と同様な
方法によりすす状物質４を堆積した。また、すす状物質
４の堆積量はこれを焼結させた時に２２μｍとなるよう
に調節した。次いで、加熱炉内において酸素雰囲気中で
１２８０℃に昇温し４８時間加熱したところ、すす状物
質は焼結し、すす状物質３および４はそれぞれ厚さ２０
μｍおよび２２μｍまで体積収縮すると同時にガラス化
し、半導体基板１１と支持基板１４とが貼り合わされる
と同時に、前記支持基板１４の裏面がすす状物質が焼結
してできるガラス物質層１５によって覆われた。

【００４３】このようにして接合された基板を、超音波
画像探査装置（オリンパス社製 ＵＨ Ｐｕｌｓｅ２０
０）で溝充填状態を調べたところ、空孔が全く存在しな
いことが確認された。さらに、この基板のへき開面を走
査型電子顕微鏡で観察したところ、Ｖ字状の溝の隅々ま
でガラスが充填されていた。ガラス物質の組成比を求め
るために同一条件で作製した試料を用い、ガラス物質を
フッ化水素系の水溶液で溶解し、ＩＣＰにより定量分析
を行ったところ、Ｓｉ／Ｂの原子比ａは２．５であっ
た。

【００４４】次に、前記貼り合わせ基板の全面に、減圧
ＣＶＤ法でシリコン窒化膜を形成した。使用した原料ガ
スはアンモニアとジクロルシランを原料ガスとして使用
し、圧力０．４Ｔｏｒｒ、温度８００℃で２５分間堆積
したところ、約８０ｎｍの厚さのシリコン窒化膜１６が
貼り合わせ基板の全面に被覆された。

【００４５】続いて、シリコン基板１０の貼り合わせの
反対面から研磨加工を施し、所定の厚みに加工後、さら
にメカノケミカル研磨法を用いて研磨加工し、絶縁酸化
膜１２または多結晶シリコン層１７が表面に現れるまで
不要部分を除去し、互いに絶縁分離された島状の半導体
領域１１を形成した。このときの反りは、半導体単結晶
領域を上にして平面上に載置したときに、周囲より中央
部が５５μｍだけ上に対して凸状である程度であった。
このため、搬送時のトラブルもなく、フォトリソグラフ
ィ工程における歩留りもよかった。

【００４６】この基板を５ｍｍ角のチップに切り出した
試料１について、走査型電子顕微鏡を用いてチップ断面
の焼結状態を観察したところ、試料１の半導体基板と支
持基板とは均一に接合されており、貼り合わせ状態は良
好であった。また、溝の充填状態を観察したところ、微
小な空孔の生成がなく、えぐれ等の損傷もみられなかっ
た。

【００４７】実施例２ Ｖ溝を形成したシリコンウェハ１０と支持基板１４とを
絶縁酸化膜１２、多結晶シリコン層１７およびガラス物
質層１３により接合した貼り合わせ基板を実施例１と同
様な方法により作製した後、前記貼り合わせ基板を１０
５０℃の水蒸気と酸素との混合雰囲気中に１６時間保持
し、前記貼り合わせ基板のシリコン露出面の全面に厚さ
２μｍの熱酸化膜１５を形成した。その後、実施例１と
同様な方法により、さらに窒化膜１６をその上に被覆し
た後、シリコンウェハ１０の表面を研削、研磨して複合
半導体基板を作製した。このときの反りは、半導体単結
晶領域を上にして平面上に載置したときに、周囲より中
央部が４６μｍだけ上に対して凸状である程度であっ
た。このため、搬送時のトラブルもなく、フォトリソグ
ラフィ工程における歩留りもよかった。

【００４８】実施例３ 支持基板１４を厚さ４８０μｍの石英ガラスとした以外
は、実施例１と同様の方法により基板を作製した。この
ときの反りは、半導体単結晶領域を上にして平面上に載
置したときに、周囲より中央部が５０μｍだけ上に対し
て凸状である程度であった。このため、搬送時のトラブ
ルもなく、フォトリソグラフィ工程における歩留りもよ
かった。

【００４９】実施例４ 支持基板１４を厚さ４８０μｍのサファイアとした以外
は、実施例１と同様の方法により基板を作製した。この
ときの反りは、半導体単結晶領域を上にして平面上に載
置したときに、周囲より中央部が４７μｍだけ上に対し
て凸状である程度であった。このため、搬送時のトラブ
ルもなく、フォトリソグラフィ工程における歩留りもよ
かった。

【００５０】実施例５ 支持基板１４を厚さ４８０μｍのアルミナ焼結体とした
以外は、実施例１と同様の方法により基板を作製した。
このときの反りは、半導体単結晶領域を上にして平面上
に載置したときに、周囲より中央部が５２μｍだけ上に
対して凸状である程度であった。このため、搬送時のト
ラブルもなく、フォトリソグラフィ工程における歩留り
もよかった。

【００５１】実施例６ 支持基板１４を厚さ４８０μｍの炭化珪素焼結体とした
以外は、実施例１と同様の方法により基板を作製した。
このときの反りは、半導体単結晶領域を上にして平面上
に載置したときに、周囲より中央部が４９μｍだけ上に
対して凸状である程度であった。このため、搬送時のト
ラブルもなく、フォトリソグラフィ工程における歩留り
もよかった。

【００５２】実施例７ 半導体多結晶層１７をアモルファスシリコン層１７とし
た以外は、実施例１と同様の方法で、基板を作製した。
アモルファスシリコン層１７は、原料ガスとして希釈し
ていないジシランを用い、プラズマＣＶＤ法により堆積
した。堆積条件は、３Ｔｏｒｒの圧力、用いた周波数は
１３．５６ＭＨｚである。このときの反りは、半導体単
結晶領域を上にして平面上に載置したときに、周囲より
中央部が５１μｍだけ上に対して凸状である程度であっ
た。このため、搬送時のトラブルもなく、フォトリソグ
ラフィ工程における歩留りもよかった。

【００５３】

【発明の効果】以上詳細に説明したように、本発明の複
合半導体基板は大型ウェハ径を有する場合にも反りが小
さく、厳格な規格が要求されるデバイス製造ラインに投
入可能であり、また、フォトリソグラフィの精度を上
げ、歩留りを向上させることができ、実用上有用であ
る。

【図面の簡単な説明】

【図１】従来の誘電体分離技術によって製造された複合
半導体基板を示す縦断面図である。

【図２】本発明の複合半導体基板の１つの実施態様を示
す縦断面図である。

【図３】本発明の複合半導体基板の製造工程を示す図で
ある。

【符号の説明】

３ すす状物質層 ４ すす状物質層 １０ 半導体基板 １１ 半導体単結晶領域 １２ 絶縁膜 １３ ガラス物質層 １４ 支持基板 １５ 反り補正層 １６ 被覆層 １７ 半導体多結晶またはアモルファス半導体層

Claims (3)

【特許請求の範囲】
1. 【請求項１】 １または相互に分離された複数個の半導
   体単結晶領域と、これを支持する支持基板とが、ガラス
   物質によって接合された複合半導体基板において、前記
   半導体単結晶領域の底面および側面は絶縁膜によって覆
   われており、前記絶縁膜に接して、半導体多結晶または
   アモルファス半導体からなる層が設けられ、前記支持基
   板の裏面に反り補正層と、さらに前記反り補正層を覆う
   被覆層とが設けられていることを特徴とする複合半導体
   基板。
2. 【請求項２】 前記反り補正層がＳｉＯ₂ 、またはＳｉ
   Ｏ₂ を主成分とするガラス物質層からなることを特徴と
   する請求項１記載の複合半導体基板。
3. 【請求項３】 前記被覆層がシリコン窒化膜からなるこ
   とを特徴とする請求項１記載の複合半導体基板。