JPH09148488A - 半導体素子用容器 - Google Patents
半導体素子用容器Info
- Publication number
- JPH09148488A JPH09148488A JP7329963A JP32996395A JPH09148488A JP H09148488 A JPH09148488 A JP H09148488A JP 7329963 A JP7329963 A JP 7329963A JP 32996395 A JP32996395 A JP 32996395A JP H09148488 A JPH09148488 A JP H09148488A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- container
- mounting
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】半導体素子用容器を回路基板のスルーホール内
へ、搭載する工程を持つ混成集積回路において、半田に
よる実装時に半導体素子用容器の回転位置ずれを防ぐ。 【解決手段】半導体素子用容器から水平に対向して引き
出されている１対の引き出しリード３Ａ及び３Ｂにおい
て、実装時に半田と直接接触する部分が、幅広部13Ａ及
び13Ｂとされ、回路基板７のスルーホール内へチップキ
ャリアを実装する際に、引き出しリード３Ａ及び３Ｂの
半田と接触する幅広部13Ａ、13Ｂにより、半田がリフロ
ー炉などで溶けた際に、半田の表面張力により、引き出
しリードが傾き、それによりキャリアが回転するのを防
ぐ。
へ、搭載する工程を持つ混成集積回路において、半田に
よる実装時に半導体素子用容器の回転位置ずれを防ぐ。 【解決手段】半導体素子用容器から水平に対向して引き
出されている１対の引き出しリード３Ａ及び３Ｂにおい
て、実装時に半田と直接接触する部分が、幅広部13Ａ及
び13Ｂとされ、回路基板７のスルーホール内へチップキ
ャリアを実装する際に、引き出しリード３Ａ及び３Ｂの
半田と接触する幅広部13Ａ、13Ｂにより、半田がリフロ
ー炉などで溶けた際に、半田の表面張力により、引き出
しリードが傾き、それによりキャリアが回転するのを防
ぐ。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子用容器に
関し、特に半導体素子を混成集積回路（ＨＩＣ（Hybrid
ＩＣ）またはＭＣＩＣ（マルチチップＩＣ））に搭載
するための半導体素子用容器（「チップキャリア」とい
う）に関する。
関し、特に半導体素子を混成集積回路（ＨＩＣ（Hybrid
ＩＣ）またはＭＣＩＣ（マルチチップＩＣ））に搭載
するための半導体素子用容器（「チップキャリア」とい
う）に関する。
【０００２】
【従来の技術】従来のチップキャリアは、平面図と断面
図をそれぞれ図４（Ａ）及び図４（Ｂ）に示すように、
Ａｕなどでメッキされた銅ベース１上に、セラミック２
がロー付けされ、セラミック２上に４−２合金等の上に
Ａｕなどがメッキされた引き出しリード３Ａ及び３Ｂが
やはりロー付けされている。
図をそれぞれ図４（Ａ）及び図４（Ｂ）に示すように、
Ａｕなどでメッキされた銅ベース１上に、セラミック２
がロー付けされ、セラミック２上に４−２合金等の上に
Ａｕなどがメッキされた引き出しリード３Ａ及び３Ｂが
やはりロー付けされている。
【０００３】通常、チップキャリアは製造自動化に対応
するため、リードフレーム構造にされているため、セラ
ミック２上には、つりピンリード４が形成されている。
するため、リードフレーム構造にされているため、セラ
ミック２上には、つりピンリード４が形成されている。
【０００４】チップキャリアは、リードフレームの状態
でＦＡＭ（フルオートマウンタ）により半導体素子５を
金、スズ等でマウントし、ＦＡＢ（フルオートボンダ
ー）により半導体素子５から入力側引き出しリード３Ａ
及び出力側引き出しリード３ＢへＡｕなどのワイヤ６で
電気的に接続されている。
でＦＡＭ（フルオートマウンタ）により半導体素子５を
金、スズ等でマウントし、ＦＡＢ（フルオートボンダ
ー）により半導体素子５から入力側引き出しリード３Ａ
及び出力側引き出しリード３ＢへＡｕなどのワイヤ６で
電気的に接続されている。
【０００５】さらに、その後エポキシ系のポッティング
樹脂で半導体素子５を封止する。図４（Ａ）は、封止が
完了した後リードフレームからチップキャリアを切断し
た後のチップキャリアの平面図である。また、図４
（Ｂ）は図４（Ａ）のＢ−Ｂ′線の断面を示す図であ
る。
樹脂で半導体素子５を封止する。図４（Ａ）は、封止が
完了した後リードフレームからチップキャリアを切断し
た後のチップキャリアの平面図である。また、図４
（Ｂ）は図４（Ａ）のＢ−Ｂ′線の断面を示す図であ
る。
【０００６】図５は、ＭＣＩＣ（マルチチップ集積回
路；半導体ベアチップを複数個を一つの配線基板に表面
実装したもの、マルチチップモジュールともいう）の組
み立て方法を示した図である。
路；半導体ベアチップを複数個を一つの配線基板に表面
実装したもの、マルチチップモジュールともいう）の組
み立て方法を示した図である。
【０００７】図５を参照して、セラミック製の基板上に
焼成された銅薄膜などにより回路が形成された回路基板
７上に、必要な部分に半田ペーストが塗布され、半田ペ
ーストが塗布された部分にチップコンデンサ８Ａ，８
Ｂ、チップ抵抗９Ａ，９Ｂ、及びチップキャリアの引き
出しリード３Ａ，３Ｂが自動部品搭載器等により搭載さ
れる。
焼成された銅薄膜などにより回路が形成された回路基板
７上に、必要な部分に半田ペーストが塗布され、半田ペ
ーストが塗布された部分にチップコンデンサ８Ａ，８
Ｂ、チップ抵抗９Ａ，９Ｂ、及びチップキャリアの引き
出しリード３Ａ，３Ｂが自動部品搭載器等により搭載さ
れる。
【０００８】その後、リフロー炉等で加熱し、半田を溶
融し、固着させた後、銅板にニッケルメッキなどを被着
させた放熱板１０、及び外部引き出しリード１１Ａ〜１
１Ｄを半田付けする。
融し、固着させた後、銅板にニッケルメッキなどを被着
させた放熱板１０、及び外部引き出しリード１１Ａ〜１
１Ｄを半田付けする。
【０００９】ちなみに、ＭＣＩＣは、外部引き出しリー
ド１１Ａより入力側ＤＣバイアスが印加され、外部引き
出しリード１１Ｂより出力側バイアスが印加され、また
１１Ｃより入力信号が印加され入力側引き出しリード３
Ａを経て半導体素子５で増幅され、増幅された信号は出
力側引き出しリード３Ｂを経て外部引き出しリード１１
Ｄより外部回路へ取り出される。
ド１１Ａより入力側ＤＣバイアスが印加され、外部引き
出しリード１１Ｂより出力側バイアスが印加され、また
１１Ｃより入力信号が印加され入力側引き出しリード３
Ａを経て半導体素子５で増幅され、増幅された信号は出
力側引き出しリード３Ｂを経て外部引き出しリード１１
Ｄより外部回路へ取り出される。
【００１０】
【発明が解決しようとする課題】この従来のチップキャ
リアにおいては、回路基板７上に搭載後、リフロー炉で
半田を溶かす際に、溶けた半田の表面張力により、キャ
リアが図５（Ｂ）のように回転し、回路基板の下側から
はみ出したり、つりリード４が回路基板７のスルーホー
ルの側面にひっかかった状態になることがある。
リアにおいては、回路基板７上に搭載後、リフロー炉で
半田を溶かす際に、溶けた半田の表面張力により、キャ
リアが図５（Ｂ）のように回転し、回路基板の下側から
はみ出したり、つりリード４が回路基板７のスルーホー
ルの側面にひっかかった状態になることがある。
【００１１】この状態では、放熱板を取り付けるため
に、半田シートを放熱板と回路基板の間に挟み固定する
ために、回路基板の表面側と放熱板の裏側から荷重を加
える場合に、回路基板の下側からはみ出したキャリアの
端が押されて、リード引き出し電極が損傷したり、つり
リードが回路基板の側面に接触して、カケやクラックを
発生させることになる。
に、半田シートを放熱板と回路基板の間に挟み固定する
ために、回路基板の表面側と放熱板の裏側から荷重を加
える場合に、回路基板の下側からはみ出したキャリアの
端が押されて、リード引き出し電極が損傷したり、つり
リードが回路基板の側面に接触して、カケやクラックを
発生させることになる。
【００１２】このような問題が発生するチップキャリア
の寸法の一例としては、引き出しリード幅０．４ｍｍリ
ード下の半田厚は溶融前で０．２ｍｍ程度である。この
場合、使用する半田片がリード幅と同じ０．４ｍｍとす
ると最大で約４５°回転する可能性があると計算され
る。
の寸法の一例としては、引き出しリード幅０．４ｍｍリ
ード下の半田厚は溶融前で０．２ｍｍ程度である。この
場合、使用する半田片がリード幅と同じ０．４ｍｍとす
ると最大で約４５°回転する可能性があると計算され
る。
【００１３】従って、本発明は、上記従来技術の問題点
を解消し、半導体素子用容器を回路基板のスルーホール
内へ搭載する工程を有する混成集積回路において、半田
による実装時に半導体素子用容器の回転位置ずれを確実
に回避し、実装時の不良発生を抑止低減する半導体素子
用容器を提供することを目的とする。
を解消し、半導体素子用容器を回路基板のスルーホール
内へ搭載する工程を有する混成集積回路において、半田
による実装時に半導体素子用容器の回転位置ずれを確実
に回避し、実装時の不良発生を抑止低減する半導体素子
用容器を提供することを目的とする。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、水平方向に且つ互いに反対方向に拡延さ
れてなる１対の引き出しリードを含む半導体素子用容器
において、前記１対の引き出しリードのうち少なくとも
一方の引き出しリードが所定領域で幅広とされたことを
特徴とする半導体素子用容器を提供する。
め、本発明は、水平方向に且つ互いに反対方向に拡延さ
れてなる１対の引き出しリードを含む半導体素子用容器
において、前記１対の引き出しリードのうち少なくとも
一方の引き出しリードが所定領域で幅広とされたことを
特徴とする半導体素子用容器を提供する。
【００１５】本発明に係る半導体素子用容器（チップキ
ャリア）は、引き出しリードの片側または両側が半田付
けされる部分の幅が他の部分より幅広になっている。
ャリア）は、引き出しリードの片側または両側が半田付
けされる部分の幅が他の部分より幅広になっている。
【００１６】本発明によれば、引き出しリードの半田の
接する部分が幅広とされたことにより、半田の厚みに対
して充分な幅があるため、半田が溶融した際にも、半導
体素子用容器はほとんど回転せず、キャリアの裏面が回
路基板の裏面側からはみ出したり、つりリードが回路基
板の側面に接触するようなこともない。
接する部分が幅広とされたことにより、半田の厚みに対
して充分な幅があるため、半田が溶融した際にも、半導
体素子用容器はほとんど回転せず、キャリアの裏面が回
路基板の裏面側からはみ出したり、つりリードが回路基
板の側面に接触するようなこともない。
【００１７】
【発明の実施の形態】図１（Ａ）に、本発明の第１の実
施形態の平面図を示し、図１（Ｂ）に、図１（Ａ）の平
面図のＡ−Ａ′線に沿った断面図を示す。
施形態の平面図を示し、図１（Ｂ）に、図１（Ａ）の平
面図のＡ−Ａ′線に沿った断面図を示す。
【００１８】本実施形態は、引き出しリード３Ａ及び３
Ｂの半田が接触する部分に幅広部１３Ａ及び１３Ｂを設
けている点が上記従来例と相違している。幅広部１３Ａ
及び１３Ｂは例えば引き出しリード３Ａ及び３Ｂの端部
から所定距離離間した領域において長手方向に直交する
方向に両側に拡延されている。
Ｂの半田が接触する部分に幅広部１３Ａ及び１３Ｂを設
けている点が上記従来例と相違している。幅広部１３Ａ
及び１３Ｂは例えば引き出しリード３Ａ及び３Ｂの端部
から所定距離離間した領域において長手方向に直交する
方向に両側に拡延されている。
【００１９】図２（Ａ）に、本発明の第１の実施形態の
実装方法を示す。図２（Ａ）に示すように、本実施形態
に係る半導体素子用容器の実装工程は、上記従来例（図
５（Ａ）参照）との実質的な違いはない。
実装方法を示す。図２（Ａ）に示すように、本実施形態
に係る半導体素子用容器の実装工程は、上記従来例（図
５（Ａ）参照）との実質的な違いはない。
【００２０】図２（Ｂ）は、本発明の第１の実施形態の
回路基板７上に半田付けされた引き出しリードを示して
いる。寸法の具体例としては、溶融前の半田厚は０．２
０ｍｍ、寸法は引き出しリードの幅広部と同寸、そして
幅広部１３Ｂの幅は１．２０ｍｍ、長さは０．４ｍｍ程
度である。
回路基板７上に半田付けされた引き出しリードを示して
いる。寸法の具体例としては、溶融前の半田厚は０．２
０ｍｍ、寸法は引き出しリードの幅広部と同寸、そして
幅広部１３Ｂの幅は１．２０ｍｍ、長さは０．４ｍｍ程
度である。
【００２１】このような構造とすることにより、半田厚
に対し引き出しリード３Ａ及び３Ｂの半田と接する部分
の幅が大きく取れるため、半田溶融時にキャリアが回転
し難くなる。
に対し引き出しリード３Ａ及び３Ｂの半田と接する部分
の幅が大きく取れるため、半田溶融時にキャリアが回転
し難くなる。
【００２２】半田厚を０．２ｍｍとして、上記従来例と
同様に最大回転角を算出すると１８°となり、４５°か
ら大幅に改善される。
同様に最大回転角を算出すると１８°となり、４５°か
ら大幅に改善される。
【００２３】図３（Ａ）は、本発明の第２の実施形態を
説明するための平面図であり、図３（Ｂ）は、図３
（Ａ）のＢ−Ｂ′線の断面を示す図である。
説明するための平面図であり、図３（Ｂ）は、図３
（Ａ）のＢ−Ｂ′線の断面を示す図である。
【００２４】本実施形態では引き出しリードの片側（引
き出しリード３Ｂ）にのみ幅広部１３Ｂが形成されてい
る。このような構造にすることにより、前記第１の実施
形態に比べ半田溶融時にキャリアの回転を抑える力はや
や悪化するが、回路設計上の制約から引き出しリードの
片側に幅広部を設けられない場合や、キャリアの入力側
と出力側の方向を簡単に見わけたい場合には有効であ
る。
き出しリード３Ｂ）にのみ幅広部１３Ｂが形成されてい
る。このような構造にすることにより、前記第１の実施
形態に比べ半田溶融時にキャリアの回転を抑える力はや
や悪化するが、回路設計上の制約から引き出しリードの
片側に幅広部を設けられない場合や、キャリアの入力側
と出力側の方向を簡単に見わけたい場合には有効であ
る。
【００２５】以上、本発明の実施の形態をＭＣＩＣを例
に説明したが、本発明はこれ以外の混成集積回路（ＨＩ
Ｃ）に対しても適用できることは勿論である。
に説明したが、本発明はこれ以外の混成集積回路（ＨＩ
Ｃ）に対しても適用できることは勿論である。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
引き出しリードの半田の接する部分が幅広になってお
り、半田の厚みに対して充分な幅があるため、半田が溶
融した際にもキャリアはほとんど回転せず、キャリアの
裏面が回路基板の裏面側からはみ出したり、つりリード
が回路基板の側面に接触するようなことも発生しない。
このため、放熱板取り付け時に回路基板の表面側と放熱
板の裏側から荷重を加えても、引き出しリードが損傷し
たり、つりリードにより回路基板がカケさせられること
はないという効果がある。
引き出しリードの半田の接する部分が幅広になってお
り、半田の厚みに対して充分な幅があるため、半田が溶
融した際にもキャリアはほとんど回転せず、キャリアの
裏面が回路基板の裏面側からはみ出したり、つりリード
が回路基板の側面に接触するようなことも発生しない。
このため、放熱板取り付け時に回路基板の表面側と放熱
板の裏側から荷重を加えても、引き出しリードが損傷し
たり、つりリードにより回路基板がカケさせられること
はないという効果がある。
【図１】（Ａ）本発明の一実施形態に係るチップキャリ
アの平面図である。 （Ｂ）本発明の一実施形態に係るチップキャリアの断面
図である（図１（Ａ）のＡ−Ａ′線の断面図）。
アの平面図である。 （Ｂ）本発明の一実施形態に係るチップキャリアの断面
図である（図１（Ａ）のＡ−Ａ′線の断面図）。
【図２】（Ａ）本発明の一実施形態に係るチップキャリ
アの実装の様子を模式的に説明するための図である。 （Ｂ）本発明の一実施形態における引き出しリードの実
装状態を示す側面図である。
アの実装の様子を模式的に説明するための図である。 （Ｂ）本発明の一実施形態における引き出しリードの実
装状態を示す側面図である。
【図３】（Ａ）本発明の第２の実施形態に係るチップキ
ャリアの平面図である。 （Ｂ）本発明の第２の実施形態に係るチップキャリアの
断面図である（図３（Ａ）のＢ−Ｂ′線の断面図）。
ャリアの平面図である。 （Ｂ）本発明の第２の実施形態に係るチップキャリアの
断面図である（図３（Ａ）のＢ−Ｂ′線の断面図）。
【図４】（Ａ）従来のチップキャリアの一例の平面図で
ある。 （Ｂ）従来のチップキャリアの断面図である（図４
（Ａ）のＢ−Ｂ′線の断面図）。
ある。 （Ｂ）従来のチップキャリアの断面図である（図４
（Ａ）のＢ−Ｂ′線の断面図）。
【図５】（Ａ）従来のチップキャリアの一例の実装を説
明するための図である。 （Ｂ）従来の引き出しリードの実装状態図である。
明するための図である。 （Ｂ）従来の引き出しリードの実装状態図である。
１ 銅ベース ２ セラミック ３Ａ 入力側引き出しリード ３Ｂ 出力側引き出しリード ４ つりリード ５ 半導体素子 ６ ボンディングワイヤ ７ 回路基板 ８Ａ チップコンデンサ ８Ｂ チップコンデンサ ９Ａ チップ抵抗 ９Ｂ チップ抵抗 １０ 放熱板 １１Ａ〜１１Ｄ ＭＣＩＣの外部引き出しリード １２ 半田
Claims (2)
- 【請求項１】水平方向に且つ互いに反対方向に拡延され
てなる１対の引き出しリードを含む半導体素子用容器に
おいて、 前記１対の引き出しリードのうち少なくとも一方の引き
出しリードが所定領域で幅広とされたことを特徴とする
半導体素子用容器。 - 【請求項２】前記幅広とされる領域が、実装時に半田付
けされる領域に対応して設けられ、前記引き出しリード
の端部から所定距離離間した領域が該引き出しリードの
長手方向に直交する方向に両側に延在されてなることを
特徴とする請求項１記載の半導体素子用容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329963A JPH09148488A (ja) | 1995-11-24 | 1995-11-24 | 半導体素子用容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329963A JPH09148488A (ja) | 1995-11-24 | 1995-11-24 | 半導体素子用容器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148488A true JPH09148488A (ja) | 1997-06-06 |
Family
ID=18227231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7329963A Pending JPH09148488A (ja) | 1995-11-24 | 1995-11-24 | 半導体素子用容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148488A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563056B2 (ja) * | 1984-08-13 | 1993-09-09 | American Telephone & Telegraph |
-
1995
- 1995-11-24 JP JP7329963A patent/JPH09148488A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563056B2 (ja) * | 1984-08-13 | 1993-09-09 | American Telephone & Telegraph |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783865A (en) | Wiring substrate and semiconductor device | |
| US5757071A (en) | C4 substrate contact pad which has a layer of Ni-B plating | |
| KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
| JPH0621321A (ja) | 電気部品実装用支持体付きの集積回路装置 | |
| JP3257011B2 (ja) | 半導体装置の組立方法 | |
| JPH09148488A (ja) | 半導体素子用容器 | |
| JP2523942B2 (ja) | ベアチップの実装構造 | |
| JPH0349246A (ja) | 半導体集積回路装置 | |
| JP2002359336A (ja) | 半導体装置 | |
| JP2894172B2 (ja) | 半導体装置 | |
| JPH0120559B2 (ja) | ||
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JPS6276588A (ja) | 混成集積回路装置 | |
| JPS6041858B2 (ja) | 半導体装置 | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JPH0451056B2 (ja) | ||
| JP2516606Y2 (ja) | 表面実装型電子部品 | |
| JPS6199359A (ja) | 混成集積回路装置 | |
| JPH11317487A (ja) | 電子装置及び電子装置の実装方法 | |
| JPH0547957A (ja) | 半導体装置 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JP2863424B2 (ja) | リード接続方法 | |
| JPH0629443A (ja) | 混成集積回路の製造方法 | |
| JPH08195448A (ja) | 半導体パッケージ | |
| JPH05235108A (ja) | フィルムキャリアテープの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980616 |