JPH09148493A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09148493A JPH09148493A JP7305412A JP30541295A JPH09148493A JP H09148493 A JPH09148493 A JP H09148493A JP 7305412 A JP7305412 A JP 7305412A JP 30541295 A JP30541295 A JP 30541295A JP H09148493 A JPH09148493 A JP H09148493A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- mold resin
- lead terminal
- resin sealing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 パッケージサイズがモールド樹脂封止部と同
等の寸法まで小さく、リード端子の変形の起きにくいパ
ッケージ構造を提供することにより、電子機器を小型、
軽量、薄型化すると共に、変形による実装不良及び取扱
い時の変形不良を減少させ、生産を円滑にし、生産性を
向上させることを目的とする。 【解決手段】 モールド樹脂封止時にモールド樹脂封止
部４の側面、または、モールド樹脂封止部４の側面及び
実装面にリード端子２が収納可能な収納部３を設け、そ
の収納部３に沿ってリード端子２を屈曲形成させて収納
する。
等の寸法まで小さく、リード端子の変形の起きにくいパ
ッケージ構造を提供することにより、電子機器を小型、
軽量、薄型化すると共に、変形による実装不良及び取扱
い時の変形不良を減少させ、生産を円滑にし、生産性を
向上させることを目的とする。 【解決手段】 モールド樹脂封止時にモールド樹脂封止
部４の側面、または、モールド樹脂封止部４の側面及び
実装面にリード端子２が収納可能な収納部３を設け、そ
の収納部３に沿ってリード端子２を屈曲形成させて収納
する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体パッケージとリードフレームに関するも
のである。
し、特に半導体パッケージとリードフレームに関するも
のである。
【０００２】
【従来の技術】従来より半導体パッケージ構造は、小
型、軽量、薄型、高速、高機能化という電子機器の要求
に対応するため新しいパッケージ形態が開発され、種類
も増大している。特に最近は、携帯機器の普及に伴い、
電子機器に対して小型、軽量、薄型化に対する要求が強
く、効率の高い実装方法並びにパッケージ構造が求めら
れている。このような背景により実装方法も挿入型から
表面実装型へ移行し、リード端子も狭ピッチ化の傾向に
ある。また、パッケージ構造もＤＩＰタイプからＱＦ
Ｐ、ＳＯＰ、ＳＯＪタイプへ発展し、さらにパッケージ
の内部構造もＣＯＬ（チップオンリード）、ＬＯＣ（リ
ードオンチップ）等の開発により、半導体チップに対す
るパッケージサイズの効率を向上させているが、さらな
る向上が望まれている。
型、軽量、薄型、高速、高機能化という電子機器の要求
に対応するため新しいパッケージ形態が開発され、種類
も増大している。特に最近は、携帯機器の普及に伴い、
電子機器に対して小型、軽量、薄型化に対する要求が強
く、効率の高い実装方法並びにパッケージ構造が求めら
れている。このような背景により実装方法も挿入型から
表面実装型へ移行し、リード端子も狭ピッチ化の傾向に
ある。また、パッケージ構造もＤＩＰタイプからＱＦ
Ｐ、ＳＯＰ、ＳＯＪタイプへ発展し、さらにパッケージ
の内部構造もＣＯＬ（チップオンリード）、ＬＯＣ（リ
ードオンチップ）等の開発により、半導体チップに対す
るパッケージサイズの効率を向上させているが、さらな
る向上が望まれている。
【０００３】図６は従来のＳＯＪタイプのパッケージ構
造を示す断面図で、１はリードレーム、２はリード端
子、４はモールド樹脂封止部、５は半導体チップ、６は
接着剤、７はアイランド部、８は金属細線、１０はプリ
ント基板、１１は半田をそれぞれ示す。
造を示す断面図で、１はリードレーム、２はリード端
子、４はモールド樹脂封止部、５は半導体チップ、６は
接着剤、７はアイランド部、８は金属細線、１０はプリ
ント基板、１１は半田をそれぞれ示す。
【０００４】
【発明が解決しようとする課題】上記従来のパッケージ
構造であるＱＦＰ、ＳＯＰ、ＳＯＪタイプの表面実装型
半導体装置の場合、リード端子２をモールド樹脂封止部
４の外側にガルウィング形状またはＪベンド形状等に成
形してプリント基板１０に実装を行っている。このた
め、パッケージエリアがモールド樹脂封止部４より、ガ
ルウィング形状の場合で１．５ｍｍ程度、Ｊベンド形状
の場合で１．０ｍｍ程度それぞれ大きくなり、これが小
型化の障害要因となっている。
構造であるＱＦＰ、ＳＯＰ、ＳＯＪタイプの表面実装型
半導体装置の場合、リード端子２をモールド樹脂封止部
４の外側にガルウィング形状またはＪベンド形状等に成
形してプリント基板１０に実装を行っている。このた
め、パッケージエリアがモールド樹脂封止部４より、ガ
ルウィング形状の場合で１．５ｍｍ程度、Ｊベンド形状
の場合で１．０ｍｍ程度それぞれ大きくなり、これが小
型化の障害要因となっている。
【０００５】また、小型化に伴ってリード端子が細く、
薄くなる傾向にあるが、リード端子がモールド樹脂封止
部の外側にある従来の表面実装型半導体装置の場合、リ
ード端子が保護されていないため、変形による実装不
良、取扱いによる変形不良が起きやすく薄型化への障害
要因となっている。
薄くなる傾向にあるが、リード端子がモールド樹脂封止
部の外側にある従来の表面実装型半導体装置の場合、リ
ード端子が保護されていないため、変形による実装不
良、取扱いによる変形不良が起きやすく薄型化への障害
要因となっている。
【０００６】本発明は、パッケージサイズがモールド樹
脂封止部と同等の寸法まで小さく、リード端子の変形の
起きにくいパッケージ構造を提供することにより、電子
機器を小型、軽量、薄型化すると共に、変形による実装
不良及び取扱い時の変形不良を減少させ、生産を円滑に
し、生産性を向上させることを目的とする。
脂封止部と同等の寸法まで小さく、リード端子の変形の
起きにくいパッケージ構造を提供することにより、電子
機器を小型、軽量、薄型化すると共に、変形による実装
不良及び取扱い時の変形不良を減少させ、生産を円滑に
し、生産性を向上させることを目的とする。
【０００７】
【課題を解決するための手段】本発明においては、上記
従来の問題点を解決するため、モールド樹脂封止時にモ
ールド樹脂封止部側面、または、モールド樹脂封止部側
面及び実装面にリード端子が収納可能な収納部を設け、
その収納部に沿ってリード端子を屈曲させて収納する。
これにによって、小型、軽量、薄型化が可能になると共
に、変形による実装不良及び取扱い時の変形不良を減少
させ、生産を円滑にし、生産性を向上させることができ
る。
従来の問題点を解決するため、モールド樹脂封止時にモ
ールド樹脂封止部側面、または、モールド樹脂封止部側
面及び実装面にリード端子が収納可能な収納部を設け、
その収納部に沿ってリード端子を屈曲させて収納する。
これにによって、小型、軽量、薄型化が可能になると共
に、変形による実装不良及び取扱い時の変形不良を減少
させ、生産を円滑にし、生産性を向上させることができ
る。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、半導体チップとリードフレームと両者を電気的に接
続する手段とを有し、これらを絶縁物質により封止する
ことによりパッケージを構成した半導体装置において、
リード端子より実装面側の封止部側面に封止部側面より
引き込んだリード端子を収納可能な収納部を設け、その
収納部に沿ってリード線を屈曲形成したものであり、リ
ード端子をモールド樹脂封止部の内側に設けることが可
能となり、パッケージサイズをモールド樹脂封止部と同
等の寸法まで小さくすることができる。また、モールド
樹脂封止部の収納部にリード端子を収納することによ
り、リード端子をモールド樹脂封止部の収納部が保護す
ることができるようになり、変形による実装不良や取扱
い等による変形不良が少ないパッケージ構造が提供され
る。
は、半導体チップとリードフレームと両者を電気的に接
続する手段とを有し、これらを絶縁物質により封止する
ことによりパッケージを構成した半導体装置において、
リード端子より実装面側の封止部側面に封止部側面より
引き込んだリード端子を収納可能な収納部を設け、その
収納部に沿ってリード線を屈曲形成したものであり、リ
ード端子をモールド樹脂封止部の内側に設けることが可
能となり、パッケージサイズをモールド樹脂封止部と同
等の寸法まで小さくすることができる。また、モールド
樹脂封止部の収納部にリード端子を収納することによ
り、リード端子をモールド樹脂封止部の収納部が保護す
ることができるようになり、変形による実装不良や取扱
い等による変形不良が少ないパッケージ構造が提供され
る。
【０００９】請求項２に記載の発明は、半導体チップと
リードフレームと両者を電気的に接続する手段とを有
し、これらを絶縁物質により封止することによりパッケ
ージを構成した半導体装置において、リード端子より実
装面側の封止部側面及び実装面に封止部側面及び実装面
より引き込んだリード端子を収納可能な収納部を設け、
その収納部に沿ってリード線を屈曲形成したものであ
り、請求項１に記載の発明に加え、リード端子の接触面
積が増大し、実装の信頼性を向上させることができる。
リードフレームと両者を電気的に接続する手段とを有
し、これらを絶縁物質により封止することによりパッケ
ージを構成した半導体装置において、リード端子より実
装面側の封止部側面及び実装面に封止部側面及び実装面
より引き込んだリード端子を収納可能な収納部を設け、
その収納部に沿ってリード線を屈曲形成したものであ
り、請求項１に記載の発明に加え、リード端子の接触面
積が増大し、実装の信頼性を向上させることができる。
【００１０】以下、本発明の実施の形態について図面を
参照しながら説明する。図１（ａ）、（ｂ）は本発明の
実施の形態を示す断面図、図２は本発明に使用するリー
ドフレームの例を示す平面図、図３はリード端子のＶ溝
加工例を示す図、図４は本発明の実施の形態を示す正面
図（ａ）、側面図（ｂ）、下面図（ｃ）、図５は本発明
の半導体装置の製造工程の一例を示す断面図である。
参照しながら説明する。図１（ａ）、（ｂ）は本発明の
実施の形態を示す断面図、図２は本発明に使用するリー
ドフレームの例を示す平面図、図３はリード端子のＶ溝
加工例を示す図、図４は本発明の実施の形態を示す正面
図（ａ）、側面図（ｂ）、下面図（ｃ）、図５は本発明
の半導体装置の製造工程の一例を示す断面図である。
【００１１】同図において、１はリードフレーム、２は
リード端子、３は収納部、４はモールド樹脂封止部、５
は半導体チップ、６は接着剤、７はアイランド部、８は
金属線、９はモールド樹脂封止ライン、１０はプリント
基板、１１は半田、１２はＶ溝をそれぞれ示す。
リード端子、３は収納部、４はモールド樹脂封止部、５
は半導体チップ、６は接着剤、７はアイランド部、８は
金属線、９はモールド樹脂封止ライン、１０はプリント
基板、１１は半田、１２はＶ溝をそれぞれ示す。
【００１２】図１（ａ）に示すように、モールド樹脂封
止部４のリードフレーム１より実装面側の側面にリード
フレーム１の板厚の０．９〜０．５の深さの収納部３が
設けられており、収納部３に沿ってリードフレーム１の
リード端子２が屈曲形成され、リード端子２の端面がプ
リント基板１０に半田１１にて実装されている。このよ
うな構造によって、リード端子２をモールド樹脂封止部
４の内側に設けることが可能となり、パッケージサイズ
をモールド樹脂封止部４と同等の寸法まで小さくするこ
とができる。またモールド樹脂封止部４の収納部にリー
ド端子２を収納することにより、リード端子２をモール
ド樹脂封止部４の収納部が保護することができるように
なり、変形による実装不良や取扱い等による変形不良が
少ないパッケージ構造が提供される。
止部４のリードフレーム１より実装面側の側面にリード
フレーム１の板厚の０．９〜０．５の深さの収納部３が
設けられており、収納部３に沿ってリードフレーム１の
リード端子２が屈曲形成され、リード端子２の端面がプ
リント基板１０に半田１１にて実装されている。このよ
うな構造によって、リード端子２をモールド樹脂封止部
４の内側に設けることが可能となり、パッケージサイズ
をモールド樹脂封止部４と同等の寸法まで小さくするこ
とができる。またモールド樹脂封止部４の収納部にリー
ド端子２を収納することにより、リード端子２をモール
ド樹脂封止部４の収納部が保護することができるように
なり、変形による実装不良や取扱い等による変形不良が
少ないパッケージ構造が提供される。
【００１３】また、図１（ｂ）に示すものは、リードフ
レーム１より実装面側の側面及び実装面に連続するカギ
型の収納部３が設けられており、その収納部３に沿って
リードフレーム１のリード端子２が屈曲形成され、リー
ド端子２の表面部にてプリント基板１０と半田１１にて
実装されている。このような構造によって、図１（ａ）
の構造に加え、プリント基板１０とリード端子２との接
触面積が増大し、実装の信頼性を向上させることができ
る。
レーム１より実装面側の側面及び実装面に連続するカギ
型の収納部３が設けられており、その収納部３に沿って
リードフレーム１のリード端子２が屈曲形成され、リー
ド端子２の表面部にてプリント基板１０と半田１１にて
実装されている。このような構造によって、図１（ａ）
の構造に加え、プリント基板１０とリード端子２との接
触面積が増大し、実装の信頼性を向上させることができ
る。
【００１４】次に、図１（ａ）に示すパッケージ構造の
製造工程の一例について図５を参照しながら説明する。
プレス加工またはエッチング加工等で加工された図２に
示されたリードフレーム１には、図３に示すように、モ
ールド樹脂封止ライン９からモールド樹脂封止部４より
内側に材料厚さの０．３５程度までの位置に、Ｖ溝１２
を実装面と反対側に材料厚さの０．２〜０．５倍程度の
深さで施している。これにより、リード端子２の屈曲形
成を容易にすると共に、屈曲形成時にモールド樹脂封止
部４にかかる応力を小さくすることができ、モールド樹
脂封止部４のクラックの発生等を防止できる。またリー
ド端子２は、図１（ａ）に示すように、リード端子２の
端面からモールド樹脂封止ライン９までの長さを、リー
ドフレーム１の下面から実装面までの高さの１．０〜
１．２倍程度にすることにより、リード端子２をモール
ド樹脂封止部４にある収納部３に沿って屈曲形成するこ
とができ、実装面とリード端子２が同一面もしくは、実
装面より突出した状態になり、プリント基板１０に半田
１１により実装することが可能となる。またリード端子
２を図１（ｂ）に示すように、リード端子２の端面から
モールド樹脂封止ライン９までの長さを、リードフレー
ム１の下面から実装面までの高さの１．２〜２．０倍程
度にすることにより、モールド樹脂封止部４の側面にあ
る収納部３に沿って屈曲形成後に、さらにモールド樹脂
封止部４の実装面にある収納部３までリード端子２を屈
曲形成することができる。また、リード端子２の端面か
らモールド樹脂封止ライン９までの長さを、リードフレ
ーム１の下面から実装面までの高さの２．０〜４．０倍
程度にすることにより、モールド樹脂で成形した後、リ
ード端子２を必要な長さに切断し、モールド樹脂封止部
４の収納部３に沿って屈曲形成する方法も考えられる。
その場合、工程は１工程増えるが、前記の２タイプのリ
ード曲げ形状に同一リードフレーム１にて対応可能とな
る。
製造工程の一例について図５を参照しながら説明する。
プレス加工またはエッチング加工等で加工された図２に
示されたリードフレーム１には、図３に示すように、モ
ールド樹脂封止ライン９からモールド樹脂封止部４より
内側に材料厚さの０．３５程度までの位置に、Ｖ溝１２
を実装面と反対側に材料厚さの０．２〜０．５倍程度の
深さで施している。これにより、リード端子２の屈曲形
成を容易にすると共に、屈曲形成時にモールド樹脂封止
部４にかかる応力を小さくすることができ、モールド樹
脂封止部４のクラックの発生等を防止できる。またリー
ド端子２は、図１（ａ）に示すように、リード端子２の
端面からモールド樹脂封止ライン９までの長さを、リー
ドフレーム１の下面から実装面までの高さの１．０〜
１．２倍程度にすることにより、リード端子２をモール
ド樹脂封止部４にある収納部３に沿って屈曲形成するこ
とができ、実装面とリード端子２が同一面もしくは、実
装面より突出した状態になり、プリント基板１０に半田
１１により実装することが可能となる。またリード端子
２を図１（ｂ）に示すように、リード端子２の端面から
モールド樹脂封止ライン９までの長さを、リードフレー
ム１の下面から実装面までの高さの１．２〜２．０倍程
度にすることにより、モールド樹脂封止部４の側面にあ
る収納部３に沿って屈曲形成後に、さらにモールド樹脂
封止部４の実装面にある収納部３までリード端子２を屈
曲形成することができる。また、リード端子２の端面か
らモールド樹脂封止ライン９までの長さを、リードフレ
ーム１の下面から実装面までの高さの２．０〜４．０倍
程度にすることにより、モールド樹脂で成形した後、リ
ード端子２を必要な長さに切断し、モールド樹脂封止部
４の収納部３に沿って屈曲形成する方法も考えられる。
その場合、工程は１工程増えるが、前記の２タイプのリ
ード曲げ形状に同一リードフレーム１にて対応可能とな
る。
【００１５】前記の形状のリードフレーム１のアイラン
ド部７に半導体チップ５を図５（ｂ）に示すように、銀
ペースト等の接着剤６により貼り付け固定する。その
後、図５（ｃ）に示すように、ワイヤーボンダー等を使
用してリードフレーム１と半導体チップ５を金線やアル
ミニウム線等の金属細線８にて電気的に接続し、リード
フレーム１のリード端子２から半導体チップ５の電気信
号を交換可能とする。その後、図５（ｄ）に示すよう
に、電気的に接続されたリードフレーム１と半導体チッ
プ５をモールド樹脂でリードフレーム１より実装面側の
モールド樹脂封止部４の側面及び、リードフレーム１よ
り実装面側のモールド樹脂封止部４の側面と実装面にリ
ードフレーム１の板厚の０．９〜０．５程度の深さの収
納部３を成形するようにモールド樹脂封止を行う。その
後、図５（ｅ）に示すように、リード端子２をモールド
樹脂封止時に成形したモールド樹脂封止部４の収納部３
に収納するように屈曲形成する。これにより、モールド
樹脂封止部４より内側に実装可能であり、モールド樹脂
封止部４の収納部３により保護されたリード端子２を設
けることができる。このような構造によって、パッケー
ジサイズがモールド樹脂封止部４と同等の寸法まで小さ
く、リード端子２の変形による実装不良及び取扱い等で
の変形不良の少ないパッケージ構造を提供することがで
きる。図４に上記の方法より製造された半導体装置の正
面図（ａ）、側面図（ｂ）、下面図（ｃ）を示す。
ド部７に半導体チップ５を図５（ｂ）に示すように、銀
ペースト等の接着剤６により貼り付け固定する。その
後、図５（ｃ）に示すように、ワイヤーボンダー等を使
用してリードフレーム１と半導体チップ５を金線やアル
ミニウム線等の金属細線８にて電気的に接続し、リード
フレーム１のリード端子２から半導体チップ５の電気信
号を交換可能とする。その後、図５（ｄ）に示すよう
に、電気的に接続されたリードフレーム１と半導体チッ
プ５をモールド樹脂でリードフレーム１より実装面側の
モールド樹脂封止部４の側面及び、リードフレーム１よ
り実装面側のモールド樹脂封止部４の側面と実装面にリ
ードフレーム１の板厚の０．９〜０．５程度の深さの収
納部３を成形するようにモールド樹脂封止を行う。その
後、図５（ｅ）に示すように、リード端子２をモールド
樹脂封止時に成形したモールド樹脂封止部４の収納部３
に収納するように屈曲形成する。これにより、モールド
樹脂封止部４より内側に実装可能であり、モールド樹脂
封止部４の収納部３により保護されたリード端子２を設
けることができる。このような構造によって、パッケー
ジサイズがモールド樹脂封止部４と同等の寸法まで小さ
く、リード端子２の変形による実装不良及び取扱い等で
の変形不良の少ないパッケージ構造を提供することがで
きる。図４に上記の方法より製造された半導体装置の正
面図（ａ）、側面図（ｂ）、下面図（ｃ）を示す。
【００１６】上記のように本発明の実施の形態について
説明したが、パッケージの内部構造はＣＯＬ（チップオ
ンリード）やＬＯＣ（リードオンチップ）でもよいこと
はいうまでもない。特にＬＯＣの場合は、ほぼ半導体チ
ップと同等のパッケージサイズとすることが可能とな
る。また、４方向にリード端子２を持つＱＦＰ構造でも
よいし、表面実装型のみでなく挿入型の場合でもよいこ
とはいうまでもない。また封止材料は、モールド樹脂で
なくセラミック等の気密封止タイプでも、製造工程は異
なるが、本発明と同様のパッケージ構造を用いれば同様
の効果を得られる。
説明したが、パッケージの内部構造はＣＯＬ（チップオ
ンリード）やＬＯＣ（リードオンチップ）でもよいこと
はいうまでもない。特にＬＯＣの場合は、ほぼ半導体チ
ップと同等のパッケージサイズとすることが可能とな
る。また、４方向にリード端子２を持つＱＦＰ構造でも
よいし、表面実装型のみでなく挿入型の場合でもよいこ
とはいうまでもない。また封止材料は、モールド樹脂で
なくセラミック等の気密封止タイプでも、製造工程は異
なるが、本発明と同様のパッケージ構造を用いれば同様
の効果を得られる。
【００１７】
【発明の効果】以上の説明で明らかなように、本発明に
よればモールド樹脂封止部に収納部をモールド樹脂封止
時に設け、そこにリード端子を屈曲形成し収納すること
によって、モールド樹脂封止部より外側にあるリード端
子の面積を小さくすることができる。また、リード端子
をモールド樹脂封止部の収納部により保護することがで
きるため、リード端子の変形を防止することができる。
これによって、電子機器の小型、軽量化及びリード端子
の変形による実装不良、取扱い等による変形不良を低減
することにより生産性を向上させることができる。
よればモールド樹脂封止部に収納部をモールド樹脂封止
時に設け、そこにリード端子を屈曲形成し収納すること
によって、モールド樹脂封止部より外側にあるリード端
子の面積を小さくすることができる。また、リード端子
をモールド樹脂封止部の収納部により保護することがで
きるため、リード端子の変形を防止することができる。
これによって、電子機器の小型、軽量化及びリード端子
の変形による実装不良、取扱い等による変形不良を低減
することにより生産性を向上させることができる。
【図１】本発明の実施の形態を示す断面図
【図２】本発明に使用するリードフレームの例を示す平
面図
面図
【図３】リード端子のＶ溝加工例を示す図
【図４】本発明の実施の形態を示す正面図（ａ）、側面
図（ｂ）、下面図（ｃ）
図（ｂ）、下面図（ｃ）
【図５】本発明の半導体装置の製造工程の一例を示す断
面図
面図
【図６】従来のＳＯＪタイプのパッケージ構造を示す断
面図
面図
１ リードフレーム ２ リード端子 ３ 収納部 ４ モールド樹脂封止部 ５ 半導体チップ ６ 接着剤 ７ アイランド部 ８ 金属細線 ９ モールド樹脂封止ライン １０ プリント基板 １１ 半田 １２ Ｖ溝
Claims (3)
- 【請求項１】半導体チップとリードフレームと両者を電
気的に接続する手段とを有し、これらを絶縁物質により
封止することによりパッケージを構成した半導体装置に
おいて、リード端子より実装面側の封止部側面に封止部
側面より引き込んだリード端子を収納可能な収納部を設
け、その収納部に沿ってリード線を屈曲形成した半導体
装置。 - 【請求項２】半導体チップとリードフレームと両者を電
気的に接続する手段とを有し、これらを絶縁物質により
封止することによりパッケージを構成した半導体装置に
おいて、リード端子より実装面側の封止部側面及び実装
面に封止部側面及び実装面より引き込んだリード端子を
収納可能な収納部を設け、その収納部に沿ってリード線
を屈曲形成した半導体装置。 - 【請求項３】前記リードフレームの屈曲形成箇所に封止
部にかかる応力を緩和するＶ溝を設けた請求項１または
請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7305412A JPH09148493A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7305412A JPH09148493A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148493A true JPH09148493A (ja) | 1997-06-06 |
Family
ID=17944829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7305412A Pending JPH09148493A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148493A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001635A3 (de) * | 2000-06-29 | 2002-06-27 | Bosch Gmbh Robert | Elektronisches bauelement |
-
1995
- 1995-11-24 JP JP7305412A patent/JPH09148493A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001635A3 (de) * | 2000-06-29 | 2002-06-27 | Bosch Gmbh Robert | Elektronisches bauelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| JP2682936B2 (ja) | 半導体装置 | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| JPH08222681A (ja) | 樹脂封止型半導体装置 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| CN100397599C (zh) | 引线框的制造方法、半导体装置的制造方法及半导体装置 | |
| JP3417095B2 (ja) | 半導体装置 | |
| JPH03250756A (ja) | 半導体素子の外部リードの成型方法 | |
| JPH01196153A (ja) | 樹脂封止半導体装置 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JPH09148493A (ja) | 半導体装置 | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JP2876846B2 (ja) | 樹脂封止型半導体装置 | |
| KR100296845B1 (ko) | 반도체패키지및그제조방법 | |
| JP2754875B2 (ja) | 半導体装置 | |
| JP2002026168A (ja) | 半導体装置およびその製造方法 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| KR100566780B1 (ko) | 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지 | |
| JP3013611B2 (ja) | 半導体装置の製造方法 | |
| JPH11330343A (ja) | 樹脂封止型半導体装置 | |
| JP2752803B2 (ja) | 半導体装置の製造方法 | |
| JPS6336699Y2 (ja) | ||
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| KR940006084B1 (ko) | 브이에스엠피(vsmp : vertical small mounting package) 구조 및 그 제작방법 |