JPH09153920A - デジタル復調器 - Google Patents
デジタル復調器Info
- Publication number
- JPH09153920A JPH09153920A JP7309422A JP30942295A JPH09153920A JP H09153920 A JPH09153920 A JP H09153920A JP 7309422 A JP7309422 A JP 7309422A JP 30942295 A JP30942295 A JP 30942295A JP H09153920 A JPH09153920 A JP H09153920A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- clock
- frequency
- received signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims abstract description 39
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0036—Correction of carrier offset using a recovered symbol clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0055—Closed loops single phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 復調器に入力される信号周波数と復調器に供
給するクロック周波数を任意に設定することができるデ
ジタル復調器を実現する。 【解決手段】 位相検出手段１１に受信信号とクロック
が入力されるとともにこの受信信号の位相情報を検出
し、位相補正値を出力する位相補正手段１８により位相
検出手段からの位相情報を補正する。
給するクロック周波数を任意に設定することができるデ
ジタル復調器を実現する。 【解決手段】 位相検出手段１１に受信信号とクロック
が入力されるとともにこの受信信号の位相情報を検出
し、位相補正値を出力する位相補正手段１８により位相
検出手段からの位相情報を補正する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＱＰＳＫ等のよう
に位相変調された信号を復調するデジタル復調器に関す
る。
に位相変調された信号を復調するデジタル復調器に関す
る。
【０００２】
【従来の技術】従来、デジタル方式の通信機器において
は、伝送の効率化のために、デジタルの情報信号（ベー
スバンド信号）で搬送波信号を変調することによって、
情報信号の伝送が行われている。このような変調の方式
としては、デジタルのベースバンド信号（変調信号）に
応じて搬送波信号の振幅を変化させる振幅変調方式（Ａ
ＳＫ：Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎ
ｇ）、変調信号に応じて搬送波の周波数を変位させる周
波数変調方式（ＦＳＫ：Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆ
ｔ Ｋｅｙｉｎｇ）、変調信号に応じて搬送波の位相を
変化させる位相変調方式（ＰＳＫ：Ｐｈａｓｅ Ｓｈｉ
ｆｔ Ｋｅｙｉｎｇ）、変調信号に応じて搬送波の振幅
及び位相をそれぞれ独立して変化させる直交振幅変調方
式（ＱＡＭ：Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄ
ｅ Ｍｏｄｕｌａｔｉｏｎ）などの種々の方式が用いら
れている。
は、伝送の効率化のために、デジタルの情報信号（ベー
スバンド信号）で搬送波信号を変調することによって、
情報信号の伝送が行われている。このような変調の方式
としては、デジタルのベースバンド信号（変調信号）に
応じて搬送波信号の振幅を変化させる振幅変調方式（Ａ
ＳＫ：Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎ
ｇ）、変調信号に応じて搬送波の周波数を変位させる周
波数変調方式（ＦＳＫ：Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆ
ｔ Ｋｅｙｉｎｇ）、変調信号に応じて搬送波の位相を
変化させる位相変調方式（ＰＳＫ：Ｐｈａｓｅ Ｓｈｉ
ｆｔ Ｋｅｙｉｎｇ）、変調信号に応じて搬送波の振幅
及び位相をそれぞれ独立して変化させる直交振幅変調方
式（ＱＡＭ：Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄ
ｅ Ｍｏｄｕｌａｔｉｏｎ）などの種々の方式が用いら
れている。
【０００３】これらのデジタル変調方式は、現在、各種
の移動通信システムで採用されており、移動通信システ
ムの主流へとなりつつあることから、対応した通信装置
に対しても、より小型でより低消費電力な装置が求めら
れるようになってきている。このような流れを受けて、
通信装置の回路のデジタル化が促進されているが、これ
はデジタル変調信号を復調するデジタル復調器において
も同様である。
の移動通信システムで採用されており、移動通信システ
ムの主流へとなりつつあることから、対応した通信装置
に対しても、より小型でより低消費電力な装置が求めら
れるようになってきている。このような流れを受けて、
通信装置の回路のデジタル化が促進されているが、これ
はデジタル変調信号を復調するデジタル復調器において
も同様である。
【０００４】デジタル復調器では、低消費電力化を進め
るために回路をできるだけ簡素な構成とする研究が進め
られており、様々な回路構成が実用化されている。
るために回路をできるだけ簡素な構成とする研究が進め
られており、様々な回路構成が実用化されている。
【０００５】現在、実用化されているデジタル復調器
は、多少の違いはあるものの受信信号からベースバンド
信号を検波する部分では、受信信号の整数倍のクロック
を用いる構成となっている。
は、多少の違いはあるものの受信信号からベースバンド
信号を検波する部分では、受信信号の整数倍のクロック
を用いる構成となっている。
【０００６】図１はこのような従来技術によるデジタル
復調器示すブロック図である。すなわち、アンテナより
入来する無線信号は、図示しない無線部によって受信さ
れ、受信信号として位相検出回路１１の比較回路１２に
入力される。一方、受信信号の整数倍に設定されたクロ
ックが位相検出回路１１の分周器１３にて分周された
後、比較回路１２にて受信信号と比較され、その位相差
が出力される。位相検出回路１１から出力される位相差
は、遅延回路１４に入力されるとともに、１シンボル期
間遅延された受信信号と減算器１５にて減算された後、
シンボル期間に同期したクロックを生成するクロック再
生回路１６から出力されるクロックに基づいて、判定回
路１７にて判定され、復調データが出力されるものであ
る。
復調器示すブロック図である。すなわち、アンテナより
入来する無線信号は、図示しない無線部によって受信さ
れ、受信信号として位相検出回路１１の比較回路１２に
入力される。一方、受信信号の整数倍に設定されたクロ
ックが位相検出回路１１の分周器１３にて分周された
後、比較回路１２にて受信信号と比較され、その位相差
が出力される。位相検出回路１１から出力される位相差
は、遅延回路１４に入力されるとともに、１シンボル期
間遅延された受信信号と減算器１５にて減算された後、
シンボル期間に同期したクロックを生成するクロック再
生回路１６から出力されるクロックに基づいて、判定回
路１７にて判定され、復調データが出力されるものであ
る。
【０００７】次に図２に従ってこの従来技術の位相検出
回路１１の動作を説明する。図２に示す受信信号は無変
調時の信号であり、クロックはこの無変調時の受信信号
（搬送波）の整数倍に設定されている。受信信号とクロ
ックは比較回路１２にて比較され、位相差Ｐｄが検出さ
れる。このように、クロックが搬送波の整数倍であれば
位相差Ｐｄは常に一定となる。しかしながら、クロック
が無変調時の受信信号の整数倍でない場合、図３に示す
ように、位相差が変化し、正しく復調する事ができな
い。
回路１１の動作を説明する。図２に示す受信信号は無変
調時の信号であり、クロックはこの無変調時の受信信号
（搬送波）の整数倍に設定されている。受信信号とクロ
ックは比較回路１２にて比較され、位相差Ｐｄが検出さ
れる。このように、クロックが搬送波の整数倍であれば
位相差Ｐｄは常に一定となる。しかしながら、クロック
が無変調時の受信信号の整数倍でない場合、図３に示す
ように、位相差が変化し、正しく復調する事ができな
い。
【０００８】
【発明が解決しようとする課題】上述の従来技術に示し
たように、現在、実用化されているデジタル復調器の多
くでは、検波部に受信信号の整数倍のクロックが必要な
構成となっている。この構成では、復調器への入力信号
の周波数は、使用する発振器の周波数に依存して決まっ
てしまうため、装置設計の自由度に制限を与えていた。
たように、現在、実用化されているデジタル復調器の多
くでは、検波部に受信信号の整数倍のクロックが必要な
構成となっている。この構成では、復調器への入力信号
の周波数は、使用する発振器の周波数に依存して決まっ
てしまうため、装置設計の自由度に制限を与えていた。
【０００９】また、発振器が変更されたり、無線回路の
変更等で受信信号の周波数が変更された場合などは、復
調器の回路を変更しなければならず効率的な機器開発の
妨げとなっている。従って、復調器には、これらの変更
等に柔軟に対応できる機能が求められるようになってき
ている。
変更等で受信信号の周波数が変更された場合などは、復
調器の回路を変更しなければならず効率的な機器開発の
妨げとなっている。従って、復調器には、これらの変更
等に柔軟に対応できる機能が求められるようになってき
ている。
【００１０】
【課題を解決するための手段】上記の従来技術の問題を
解決するために本発明によるデジタル復調器は、受信信
号とクロックが入力されるとともに該受信信号の位相情
報を検出する位相検出手段と、該位相検出手段からの位
相情報を一定時間遅延させる遅延手段と、位相補正値を
出力する位相補正手段と、前記位相検出手段からの位相
情報と位相補正手段からの補正値を加算する加算手段
と、前記加算手段の出力から遅延手段の出力を減算する
減算器とを有することを特徴とするものである。
解決するために本発明によるデジタル復調器は、受信信
号とクロックが入力されるとともに該受信信号の位相情
報を検出する位相検出手段と、該位相検出手段からの位
相情報を一定時間遅延させる遅延手段と、位相補正値を
出力する位相補正手段と、前記位相検出手段からの位相
情報と位相補正手段からの補正値を加算する加算手段
と、前記加算手段の出力から遅延手段の出力を減算する
減算器とを有することを特徴とするものである。
【００１１】また本発明によるデジタル復調器は、受信
信号とクロックが入力されるとともに該受信信号の位相
情報を検出する位相検出手段と、該位相検出手段からの
位相情報を一定時間遅延させる遅延手段と、受信信号か
ら該遅延手段の出力を減算する減算器と、位相補正値を
出力する位相補正手段と、前記減算器からの位相情報と
位相補正手段からの補正値を加算する加算手段とを有す
ることを特徴とするものである。
信号とクロックが入力されるとともに該受信信号の位相
情報を検出する位相検出手段と、該位相検出手段からの
位相情報を一定時間遅延させる遅延手段と、受信信号か
ら該遅延手段の出力を減算する減算器と、位相補正値を
出力する位相補正手段と、前記減算器からの位相情報と
位相補正手段からの補正値を加算する加算手段とを有す
ることを特徴とするものである。
【００１２】さらに本発明は、補正値の加算はシンボル
期間に同期したクロックに基づいて行われることを特徴
とするものである。
期間に同期したクロックに基づいて行われることを特徴
とするものである。
【００１３】本発明によるデジタル復調器によれば、受
信信号入力手段から入力された受信信号は、クロック入
力手段から入力されたクロックを用いて位相検出手段で
受信位相が検出され、加算手段に入力され位相補正手段
からの補正データと加算される。更に、位相補正された
データは、遅延手段によって一定時間遅延させられた受
信位相データと比較され、信号間の位相変化量が得られ
る。
信信号入力手段から入力された受信信号は、クロック入
力手段から入力されたクロックを用いて位相検出手段で
受信位相が検出され、加算手段に入力され位相補正手段
からの補正データと加算される。更に、位相補正された
データは、遅延手段によって一定時間遅延させられた受
信位相データと比較され、信号間の位相変化量が得られ
る。
【００１４】
【発明の実施の形態】以下、図面に従って本発明の実施
例を説明する。図４は本発明によるデジタル復調器を示
すブロック図であり、図１に示した従来技術と同一の構
成には同一の図番を付し、説明を省略する。本発明と従
来技術の違いは、位相検出器１１から出力される位相情
報に対する補正値を出力する位相補正手段１８、および
位相検出手段からの位相情報と位相補正手段１８からの
補正値を加算する加算手段１９を設けた点にある。そし
て、本発明では、クロック再生回路１６から出力され
る、シンボル期間に同期したクロックに従って、位相補
正手段１８によって所定の補正値で位相情報を補正する
ものである。
例を説明する。図４は本発明によるデジタル復調器を示
すブロック図であり、図１に示した従来技術と同一の構
成には同一の図番を付し、説明を省略する。本発明と従
来技術の違いは、位相検出器１１から出力される位相情
報に対する補正値を出力する位相補正手段１８、および
位相検出手段からの位相情報と位相補正手段１８からの
補正値を加算する加算手段１９を設けた点にある。そし
て、本発明では、クロック再生回路１６から出力され
る、シンボル期間に同期したクロックに従って、位相補
正手段１８によって所定の補正値で位相情報を補正する
ものである。
【００１５】次に本発明の実施例の動作を図５、図６を
用いて説明する。図５、図６では、変調信号としてＱＰ
ＳＫ（４相ＰＳＫ）を例に取っている。上述のように、
従来の復調器では、搬送波と同じ周波数の信号と受信信
号の位相を比較することで受信信号の位相検出を行うた
め、位相検出部には、搬送波の整数倍のクロックを必要
としている。この時、検出できる精度は、クロック周波
数と搬送波周波数の比で決定される。これをＩＱ平面上
で表すと、検出点は全平面を搬送波とクロックの比で分
割した分割線上のいずれかの点として検出される。
用いて説明する。図５、図６では、変調信号としてＱＰ
ＳＫ（４相ＰＳＫ）を例に取っている。上述のように、
従来の復調器では、搬送波と同じ周波数の信号と受信信
号の位相を比較することで受信信号の位相検出を行うた
め、位相検出部には、搬送波の整数倍のクロックを必要
としている。この時、検出できる精度は、クロック周波
数と搬送波周波数の比で決定される。これをＩＱ平面上
で表すと、検出点は全平面を搬送波とクロックの比で分
割した分割線上のいずれかの点として検出される。
【００１６】ここで、上述のようにクロックが搬送波の
整数倍でない場合、そのクロックを分周した信号は搬送
波とは異なる周波数となるため、この信号で受信信号の
位相検出すると信号点はＩＱ平面上では、図に示すよう
に回転する点となる。
整数倍でない場合、そのクロックを分周した信号は搬送
波とは異なる周波数となるため、この信号で受信信号の
位相検出すると信号点はＩＱ平面上では、図に示すよう
に回転する点となる。
【００１７】この場合、信号点間の位相変化量θ’は、
図６に示すように、変調方式で決まっている位相量θ
（ＱＰＳＫの場合、０、±π/2、π）にこの周波数差に
よる位相量Δθ（この例では負値）が加算された値とな
る。従って、信号による位相量θを正しく検出するに
は、検出した位相量θ’に周波数差によって生じる位相
量Δθを加算すればよい。また、このΔθは、クロック
を分周した信号と搬送波との周波数差により一意的に決
まる値である。
図６に示すように、変調方式で決まっている位相量θ
（ＱＰＳＫの場合、０、±π/2、π）にこの周波数差に
よる位相量Δθ（この例では負値）が加算された値とな
る。従って、信号による位相量θを正しく検出するに
は、検出した位相量θ’に周波数差によって生じる位相
量Δθを加算すればよい。また、このΔθは、クロック
を分周した信号と搬送波との周波数差により一意的に決
まる値である。
【００１８】図４の実施例では、位相検出回路１１に入
力された受信信号は、クロックの分周信号の位相と比較
することで位相が検出される。ここで、分周信号と受信
信号の位相比較は、例えば、入力クロックによりカウン
タを動作させそのカウントデータを利用する方法などが
考えられるが本発明ではその方法は特に特定するもので
はなく、又、クロック周波数は、搬送波の整数倍である
必要はない。
力された受信信号は、クロックの分周信号の位相と比較
することで位相が検出される。ここで、分周信号と受信
信号の位相比較は、例えば、入力クロックによりカウン
タを動作させそのカウントデータを利用する方法などが
考えられるが本発明ではその方法は特に特定するもので
はなく、又、クロック周波数は、搬送波の整数倍である
必要はない。
【００１９】検出された位相データは、加算手段１９に
入力され、位相補正手段１８からの補正データと加算さ
れて位相補正されたデータが出力される。この加算器に
加えられる補正データは図６におけるΔθに相当すると
ともに、クロック再生回路１６から出力されるシンボル
期間に同期したタイミングで加算される。
入力され、位相補正手段１８からの補正データと加算さ
れて位相補正されたデータが出力される。この加算器に
加えられる補正データは図６におけるΔθに相当すると
ともに、クロック再生回路１６から出力されるシンボル
期間に同期したタイミングで加算される。
【００２０】次に、位相補正されたデータは、遅延回路
１４によって特定時間遅延させられた受信位相データと
比較され、信号間の位相変化量が得られる。
１４によって特定時間遅延させられた受信位相データと
比較され、信号間の位相変化量が得られる。
【００２１】このように、本発明によれば、クロックと
搬送波の位相差に対応する補正データが、シンボル期間
に同期したタイミングで補正されるので、クロックが搬
送波の整数倍でなくても確実な復調が行える。
搬送波の位相差に対応する補正データが、シンボル期間
に同期したタイミングで補正されるので、クロックが搬
送波の整数倍でなくても確実な復調が行える。
【００２２】なお、この実施例では１シンボル期間に１
回、Δθに相当する補正データを加算するようにしてい
るが、Δθ／Ｎに相当する補正データを、１シンボル期
間にＮ回加算するようにしてもよい。
回、Δθに相当する補正データを加算するようにしてい
るが、Δθ／Ｎに相当する補正データを、１シンボル期
間にＮ回加算するようにしてもよい。
【００２３】また、本実施例では、位相補正を受信位相
データに対して行っているが、図７に示すように遅延回
路１４の出力と受信位相データの比較後に行ってもよ
い。
データに対して行っているが、図７に示すように遅延回
路１４の出力と受信位相データの比較後に行ってもよ
い。
【００２４】位相補正データは、クロック周波数と受信
信号周波数との関係により、一意的に設定できるのでク
ロック周波数、あるいは受信信号周波数を変更等に対し
て、本発明のデジタル復調器では、位相補正データの変
更のみで対応が可能となる。
信号周波数との関係により、一意的に設定できるのでク
ロック周波数、あるいは受信信号周波数を変更等に対し
て、本発明のデジタル復調器では、位相補正データの変
更のみで対応が可能となる。
【００２５】
【発明の効果】本発明によれば、復調器に入力される信
号周波数と復調器に供給するクロック周波数を任意に設
定することができ、装置を設計する自由度が大きくな
る。又、信号周波数、クロック周波数等の変更に対して
回路を変更する必要がなくなり、効率的な機器開発が可
能となる。
号周波数と復調器に供給するクロック周波数を任意に設
定することができ、装置を設計する自由度が大きくな
る。又、信号周波数、クロック周波数等の変更に対して
回路を変更する必要がなくなり、効率的な機器開発が可
能となる。
【図１】従来技術によるデジタル復調器を示すブロック
図である。
図である。
【図２】従来技術の動作を示すタイミングチャートであ
る。
る。
【図３】従来技術の動作を示すタイミングチャートであ
る。
る。
【図４】本発明によるデジタル復調器を示すブロック図
である。
である。
【図５】従来技術の動作を説明するためのＩＱ平面図で
ある。
ある。
【図６】本発明の動作を説明するためのＩＱ平面図であ
る。
る。
【図７】本発明の他の実施例を示すブロック図である。
１１ 位相検出回路 １２ 比較回路 １３ 分周器 １４ 遅延回路 １５ 減算器 １６ クロック再生回路 １７ 判定回路 １８ 位相補正手段 １９ 加算手段
Claims (3)
- 【請求項１】 デジタル復調器において、受信信号とク
ロックが入力されるとともに該受信信号の位相情報を検
出する位相検出手段と、該位相検出手段からの位相情報
を一定時間遅延させる遅延手段と、位相補正値を出力す
る位相補正手段と、前記位相検出手段からの位相情報と
位相補正手段からの補正値を加算する加算手段と、前記
加算手段の出力から遅延手段の出力を減算する減算器と
を有することを特徴とするデジタル復調器。 - 【請求項２】 デジタル復調器において、受信信号とク
ロックが入力されるとともに該受信信号の位相情報を検
出する位相検出手段と、該位相検出手段からの位相情報
を一定時間遅延させる遅延手段と、受信信号から該遅延
手段の出力を減算する減算器と、位相補正値を出力する
位相補正手段と、前記減算器からの位相情報と位相補正
手段からの補正値を加算する加算手段とを有することを
特徴とするデジタル復調器。 - 【請求項３】 補正値の加算はシンボル期間に同期した
クロックに基づいて行われることを特徴とする請求項１
もしくは請求項２記載のデジタル復調器。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7309422A JPH09153920A (ja) | 1995-11-28 | 1995-11-28 | デジタル復調器 |
| CNB961986425A CN1175639C (zh) | 1995-11-28 | 1996-11-27 | 数字解调器 |
| AU76394/96A AU731886B2 (en) | 1995-11-28 | 1996-11-27 | Digital demodulator |
| BR9611785A BR9611785A (pt) | 1995-11-28 | 1996-11-27 | Demodulador digital |
| PCT/JP1996/003481 WO1997020417A1 (en) | 1995-11-28 | 1996-11-27 | Digital demodulator |
| US09/068,117 US6169448B1 (en) | 1995-11-28 | 1996-11-27 | Digital demodulator |
| GB9810283A GB2322267B (en) | 1995-11-28 | 1996-11-27 | Digital demodulator |
| HK99100528.3A HK1015582B (en) | 1995-11-28 | 1996-11-27 | Digital demodulator |
| US09/532,875 US6204726B1 (en) | 1995-11-28 | 2000-03-22 | Digital demodulator |
| US09/781,216 US20010020866A1 (en) | 1995-11-28 | 2001-02-13 | Digital demodulator |
| US10/227,429 USRE38932E1 (en) | 1995-11-28 | 2002-08-26 | Digital demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7309422A JPH09153920A (ja) | 1995-11-28 | 1995-11-28 | デジタル復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153920A true JPH09153920A (ja) | 1997-06-10 |
Family
ID=17992821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7309422A Pending JPH09153920A (ja) | 1995-11-28 | 1995-11-28 | デジタル復調器 |
Country Status (7)
| Country | Link |
|---|---|
| US (4) | US6169448B1 (ja) |
| JP (1) | JPH09153920A (ja) |
| CN (1) | CN1175639C (ja) |
| AU (1) | AU731886B2 (ja) |
| BR (1) | BR9611785A (ja) |
| GB (1) | GB2322267B (ja) |
| WO (1) | WO1997020417A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4286375B2 (ja) * | 1999-04-02 | 2009-06-24 | 株式会社アドバンテスト | 遅延クロック生成装置および遅延時間測定装置 |
| US6600913B1 (en) * | 2000-10-27 | 2003-07-29 | Sony International (Europe) Gmbh | Two-port demodulation device |
| US8385476B2 (en) | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
| US7103110B2 (en) * | 2003-10-10 | 2006-09-05 | Atmel Corporation | Dual phase pulse modulation encoder circuit |
| US6947493B2 (en) * | 2003-10-10 | 2005-09-20 | Atmel Corporation | Dual phase pulse modulation decoder circuit |
| US7283011B2 (en) * | 2003-10-10 | 2007-10-16 | Atmel Corporation | Method for performing dual phase pulse modulation |
| US7079577B2 (en) * | 2004-09-08 | 2006-07-18 | Atmel Corporation | Wide window decoder circuit for dual phase pulse modulation |
| US8130871B2 (en) * | 2006-01-09 | 2012-03-06 | Sigmatel, Inc. | Integrated circuit having radio receiver and methods for use therewith |
| US7794475B2 (en) * | 2006-09-29 | 2010-09-14 | Ethicon Endo-Surgery, Inc. | Surgical staples having compressible or crushable members for securing tissue therein and stapling instruments for deploying the same |
| US7826813B2 (en) * | 2006-12-22 | 2010-11-02 | Orthosoft Inc. | Method and system for determining a time delay between transmission and reception of an RF signal in a noisy RF environment using frequency detection |
| KR102730501B1 (ko) * | 2017-01-11 | 2024-11-14 | 에스케이하이닉스 주식회사 | 반도체장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US464814A (en) * | 1891-12-08 | Dry closet | ||
| JPS6093862A (ja) * | 1983-10-27 | 1985-05-25 | Nec Corp | 遅延検波器 |
| JP2540931B2 (ja) | 1989-03-03 | 1996-10-09 | 国際電信電話株式会社 | Ｐｓｋ信号復調方法 |
| JPH03274844A (ja) * | 1990-03-24 | 1991-12-05 | Japan Radio Co Ltd | Ｐｓｋ変調信号の遅延検波回路 |
| JPH0642685B2 (ja) | 1990-07-05 | 1994-06-01 | 日本無線株式会社 | 遅延検波回路 |
| JPH0824314B2 (ja) | 1991-12-18 | 1996-03-06 | 日本無線株式会社 | Ｐｓｋ変調波の遅延検波回路 |
| JP2785165B2 (ja) | 1992-01-10 | 1998-08-13 | 国際電気株式会社 | バースト信号の位相検波回路 |
| JPH0630063A (ja) | 1992-07-08 | 1994-02-04 | Sanyo Electric Co Ltd | デジタル復調器 |
| JPH0614070A (ja) | 1992-06-26 | 1994-01-21 | Sanyo Electric Co Ltd | デジタル復調器 |
| JPH06205062A (ja) * | 1993-01-08 | 1994-07-22 | Nec Corp | 遅延検波回路 |
| JPH09266499A (ja) * | 1996-01-26 | 1997-10-07 | Oki Electric Ind Co Ltd | デジタル復調回路、最大値検出回路及び受信装置 |
-
1995
- 1995-11-28 JP JP7309422A patent/JPH09153920A/ja active Pending
-
1996
- 1996-11-27 CN CNB961986425A patent/CN1175639C/zh not_active Expired - Fee Related
- 1996-11-27 WO PCT/JP1996/003481 patent/WO1997020417A1/ja not_active Ceased
- 1996-11-27 BR BR9611785A patent/BR9611785A/pt active Search and Examination
- 1996-11-27 AU AU76394/96A patent/AU731886B2/en not_active Ceased
- 1996-11-27 US US09/068,117 patent/US6169448B1/en not_active Expired - Lifetime
- 1996-11-27 GB GB9810283A patent/GB2322267B/en not_active Expired - Fee Related
-
2000
- 2000-03-22 US US09/532,875 patent/US6204726B1/en not_active Ceased
-
2001
- 2001-02-13 US US09/781,216 patent/US20010020866A1/en not_active Abandoned
-
2002
- 2002-08-26 US US10/227,429 patent/USRE38932E1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6204726B1 (en) | 2001-03-20 |
| GB2322267A (en) | 1998-08-19 |
| CN1175639C (zh) | 2004-11-10 |
| US20010020866A1 (en) | 2001-09-13 |
| WO1997020417A1 (en) | 1997-06-05 |
| CN1203719A (zh) | 1998-12-30 |
| AU731886B2 (en) | 2001-04-05 |
| AU7639496A (en) | 1997-06-19 |
| US6169448B1 (en) | 2001-01-02 |
| BR9611785A (pt) | 1999-02-23 |
| GB9810283D0 (en) | 1998-07-15 |
| GB2322267B (en) | 2000-07-19 |
| USRE38932E1 (en) | 2006-01-10 |
| HK1015582A1 (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438591A (en) | Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system | |
| EP0464814B1 (en) | Demodulator circuit for demodulating PSK modulated signals | |
| EP0504890B1 (en) | Demodulator for demodulating a pi/4-shift DQPSK signal | |
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| US6603821B1 (en) | Wireless communication terminal capable of correctly specifying position of burst and having small frequency error of recovered carrier | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| EP0637883B1 (en) | Carrier recovery circuit for offset QPSK demodulators | |
| JPH09153920A (ja) | デジタル復調器 | |
| JP2003018230A (ja) | 復調装置、放送システム及び半導体デバイス | |
| US6411658B1 (en) | Demodulation device | |
| EP1213890A3 (en) | 4th order phase tracking for DPSK receivers | |
| JPH0654008A (ja) | Ｂｐｓｋ復調器 | |
| US4807251A (en) | PSK modem system with improved demodulation reliability | |
| US6665356B1 (en) | Sample timing control for demodulation of phase-modulated signals | |
| JP3148090B2 (ja) | Ｏｆｄｍ信号同期復調器 | |
| WO2000041373A1 (en) | Demodulator having rotation means for frequency offset correction | |
| JP2004241886A (ja) | 周波数制御回路、及びそれを用いた無線送受信装置とその周波数制御方法 | |
| JP2910695B2 (ja) | コスタスループ搬送波再生回路 | |
| US6587523B1 (en) | Radio signal receiving apparatus and a method of radio signal reception | |
| JP3558811B2 (ja) | 変調器及び変調方法、復調器及び復調方法 | |
| JP3392771B2 (ja) | フレーム同期信号検出装置及びそれを用いたキャリア再生装置 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JP3382892B2 (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JPH11122318A (ja) | Ａｆｃ回路 |