JPS6093862A - 遅延検波器 - Google Patents
遅延検波器Info
- Publication number
- JPS6093862A JPS6093862A JP58201389A JP20138983A JPS6093862A JP S6093862 A JPS6093862 A JP S6093862A JP 58201389 A JP58201389 A JP 58201389A JP 20138983 A JP20138983 A JP 20138983A JP S6093862 A JPS6093862 A JP S6093862A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- detector
- phase difference
- reception signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000009499 grossing Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 230000010363 phase shift Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000001615 p wave Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明状位相変調信号を復調する遅延検波器に関る。
位相変調信号（ＰＳＫ）の復調に社同期検波と遅延検波
が広く用いられている。特に後者はキャリア信号再生を
必要としないので、多少の劣化（１，４ｄＢ程度）を許
容すれば簡単な復調器を構成することができる。ただし
、逆にキャリア位相同期機能が存在しない為に遅延線の
遅延時間誤差（Ｔｏ秒：正規の値はシンボル周期Ｔ）、
温度変化（Ｇ／ｄｏｇ）そして中間周波数ｆ０の（ＲＦ
と言ってもよい）変動な誼、Ｆとすると次式で示される
定常位相誤差Ｏ・［ｒａｄ］が発生する。
が広く用いられている。特に後者はキャリア信号再生を
必要としないので、多少の劣化（１，４ｄＢ程度）を許
容すれば簡単な復調器を構成することができる。ただし
、逆にキャリア位相同期機能が存在しない為に遅延線の
遅延時間誤差（Ｔｏ秒：正規の値はシンボル周期Ｔ）、
温度変化（Ｇ／ｄｏｇ）そして中間周波数ｆ０の（ＲＦ
と言ってもよい）変動な誼、Ｆとすると次式で示される
定常位相誤差Ｏ・［ｒａｄ］が発生する。
０・≧２πちＸ（使用温度範囲） ｘ Ｇ ＸＴ ＋
２ ｗ ｆｇ ・Ｔｓ＋ΔＷＩＦ１１Ｔ 従ってこれら諸量の変動が激しい所では使用できない訳
である。特に衛星通信の狭帯域通信方式％式％） 於いては、伝送レー）ＲＫ比べて先のΔＷ□アが大きく
、従来の遅延検波回路では劣化が非常に大きくなる。
２ ｗ ｆｇ ・Ｔｓ＋ΔＷＩＦ１１Ｔ 従ってこれら諸量の変動が激しい所では使用できない訳
である。特に衛星通信の狭帯域通信方式％式％） 於いては、伝送レー）ＲＫ比べて先のΔＷ□アが大きく
、従来の遅延検波回路では劣化が非常に大きくなる。
本発明の目的は、これら変動要因を補正することのでき
る遅延検波器を提供することにある。
る遅延検波器を提供することにある。
本発明によれば、現在の受信信号と１シンホ、。
前の受信信号との位相差を検出することによシ、ｋ相位
相変調情報を検出する位相差検出器と、前２π 配位相差から前記位相差の（７）をステップΦサイズと
した量子化値を減する位相誤差検出器と該位相誤差検出
器の出力を平滑する低域Ｆ波器と前記現在の受信信号の
位相ないし、前記位相差検出器出力の位相ないｔ、 、
前記１シンボル前の受信信号との位相の内、いずれかに
前記低域Ｐ波器出力の出力位相量に応じた位相推移を行
う位相推移器とを含みに相位相変調情報を検出すること
を特徴とする遅延検波器が得られる。
相変調情報を検出する位相差検出器と、前２π 配位相差から前記位相差の（７）をステップΦサイズと
した量子化値を減する位相誤差検出器と該位相誤差検出
器の出力を平滑する低域Ｆ波器と前記現在の受信信号の
位相ないし、前記位相差検出器出力の位相ないｔ、 、
前記１シンボル前の受信信号との位相の内、いずれかに
前記低域Ｐ波器出力の出力位相量に応じた位相推移を行
う位相推移器とを含みに相位相変調情報を検出すること
を特徴とする遅延検波器が得られる。
次に本発明について図面を参照して詳細に説明する。第
１図は従来から知られている遅延検波器のブロック図で
ある。図中２はシンボル周期Ｔの遅延回路、１は現在の
受信信号（端子２０３）と１シンボル前の受信信号（端
子２０４）との位相差を検出する位相差検出器である。
１図は従来から知られている遅延検波器のブロック図で
ある。図中２はシンボル周期Ｔの遅延回路、１は現在の
受信信号（端子２０３）と１シンボル前の受信信号（端
子２０４）との位相差を検出する位相差検出器である。
端子１００は受信信号の入力端子、端子１０１は遅延検
波出力端子である。
波出力端子である。
近年、復調器のディジタル化が進み、遅延検波方式もデ
ィジタル処理による方式がめられるようになってきた。
ィジタル処理による方式がめられるようになってきた。
この場合送信信号は−Ｈ送信キャリアとほぼ同一周波数
で乗積検波を行い、複素ベースバンド信号Ｘ（転）を得
て、これをＡ／Ｄ変換器によシ複素ディジタル信号Ｘ（
ｋＴ） （ｋ ＝整数）に変換し、以降ディジタル処理
によシ遅延検波を行うことになる。第２図はその乗積検
波器３のブロック図を示す。図中３５は送信キャリアと
同一周波数の発振器３０と３１はダブルバランスドミキ
サー（掛算器）、３２はπ／２位相推移器、 ３３ 、
３４は低域Ｆ波器、 ３６ 、３７は〜Φ変換器である
。出力端子１０２と１０３からは複素ディジタル信号Ｘ
（ｋＴ ）の実部。
で乗積検波を行い、複素ベースバンド信号Ｘ（転）を得
て、これをＡ／Ｄ変換器によシ複素ディジタル信号Ｘ（
ｋＴ） （ｋ ＝整数）に変換し、以降ディジタル処理
によシ遅延検波を行うことになる。第２図はその乗積検
波器３のブロック図を示す。図中３５は送信キャリアと
同一周波数の発振器３０と３１はダブルバランスドミキ
サー（掛算器）、３２はπ／２位相推移器、 ３３ 、
３４は低域Ｆ波器、 ３６ 、３７は〜Φ変換器である
。出力端子１０２と１０３からは複素ディジタル信号Ｘ
（ｋＴ ）の実部。
虚部が各々出力されるので、両端子をまとめて端子１０
４と表わすことにする。
４と表わすことにする。
第３図は複素ディジタル信号ｘ（ｋＴ）を受けてディジ
タル処理で遅延検波を行う回路のブロック図で、構成は
第１図と全く同一であシ、２社遅延回路であシ、この場
合ディジタル・メモリーを用いている。１は位相差検出
器であるが、これは現在の受信信号Ｘ（ｋＴ）と１シン
ボル前の受信信号Ｘ（（ｋ−１）Ｔ）を端子２０３．２
０４から得て、Ｘ（（ｋ−１）Ｔ）はその複素共役値Ｘ
＊（（ｋ−１）Ｔ）（虚部の極性を反転するのみ）を１
１の共役回路（入力をＺＢ十）°Ｘ工とするとその出力
をＺＢ−ｊＺ工とする回路）から得てその間の位相変化
をベクトルν ｒ＝ｘ（ｋＴ）＊ ｘ （（ｉｃ−ｘ）’Ｔ）によシ複
素掛算器１０を用いて得るものである。出力端子１０５
へはベクトルＶが出力される。ベクトルＦと送信符号炭
化の識別は以下のように行われただし、ａｒｇ（Ｆ）
はベクトルｉの・′。からの偏角を示す。
タル処理で遅延検波を行う回路のブロック図で、構成は
第１図と全く同一であシ、２社遅延回路であシ、この場
合ディジタル・メモリーを用いている。１は位相差検出
器であるが、これは現在の受信信号Ｘ（ｋＴ）と１シン
ボル前の受信信号Ｘ（（ｋ−１）Ｔ）を端子２０３．２
０４から得て、Ｘ（（ｋ−１）Ｔ）はその複素共役値Ｘ
＊（（ｋ−１）Ｔ）（虚部の極性を反転するのみ）を１
１の共役回路（入力をＺＢ十）°Ｘ工とするとその出力
をＺＢ−ｊＺ工とする回路）から得てその間の位相変化
をベクトルν ｒ＝ｘ（ｋＴ）＊ ｘ （（ｉｃ−ｘ）’Ｔ）によシ複
素掛算器１０を用いて得るものである。出力端子１０５
へはベクトルＶが出力される。ベクトルＦと送信符号炭
化の識別は以下のように行われただし、ａｒｇ（Ｆ）
はベクトルｉの・′。からの偏角を示す。
上表を図示したのが１ｍ４図である。この図に対応する
識別回路としては端子１０５の複素ディジタル値Ｆをア
ドレスにし、それに対応する送信符号の位相変化識別値
を出力とした読出し専用メモリ（Ｒａａｄ ０ｎｌｙ
Ｍｅｍｏｒｙ ； ＲＯＭ）が食い。
識別回路としては端子１０５の複素ディジタル値Ｆをア
ドレスにし、それに対応する送信符号の位相変化識別値
を出力とした読出し専用メモリ（Ｒａａｄ ０ｎｌｙ
Ｍｅｍｏｒｙ ； ＲＯＭ）が食い。
第５図が本発明の一実施例のブロック図である。
図中参照数字１と２は第１図の１と２と各々同一のもの
である。第１図の回路に４相ＰＳＫ波を入力すると、出
力端子１０１へは ＃、＋ｔ＋ ＝ −Ｈ−１＋ΔＷｘｖＩＩＴ Ｃ１＝ｏ
、ｘ、 −ｔ、 ２）が得られる。こ＼で紘、遅延検波
の劣化要因としてはΔＷＩＦのみを考えた。第５図の４
は上式〜・Ｔだけを検出する位相誤差検出器で、第４図
に示した識別回路４０とその入出力信号の位相の差を得
る位相差検出器ｒから成りている。上記４ （ｔｌの右
辺第１項の値は識別回路４０の出力と同一であるので位
相差検出器ｒの出力０ｅは θ・＝−１＋ΔＷ□２・Ｔ−−、、＝ｍ□、Ｔとなる。
である。第１図の回路に４相ＰＳＫ波を入力すると、出
力端子１０１へは ＃、＋ｔ＋ ＝ −Ｈ−１＋ΔＷｘｖＩＩＴ Ｃ１＝ｏ
、ｘ、 −ｔ、 ２）が得られる。こ＼で紘、遅延検波
の劣化要因としてはΔＷＩＦのみを考えた。第５図の４
は上式〜・Ｔだけを検出する位相誤差検出器で、第４図
に示した識別回路４０とその入出力信号の位相の差を得
る位相差検出器ｒから成りている。上記４ （ｔｌの右
辺第１項の値は識別回路４０の出力と同一であるので位
相差検出器ｒの出力０ｅは θ・＝−１＋ΔＷ□２・Ｔ−−、、＝ｍ□、Ｔとなる。
もし受信信号が無歪で無緘音状態であれば、と〜で得ら
れた＃Ｏは定常位相誤差に対応するが、一般Ｋｕ受信入
力信号社歪も存在し絨音亀ある。そこで定常位相誤差は
θｄｔ＞の平均値［（＃ｊｔ））からめる必要がある。
れた＃Ｏは定常位相誤差に対応するが、一般Ｋｕ受信入
力信号社歪も存在し絨音亀ある。そこで定常位相誤差は
θｄｔ＞の平均値［（＃ｊｔ））からめる必要がある。
その平均化を行うのが低域Ｐ波器５０である。これによ
りめられ九Ｅ（θ帷））はその極性をインバータ５１に
より一反転され−Ｅ（θｅＨ）となる０Ｘ（ｋＴ）とＸ
（（ｋ−１）丁）との間にＥ（ｏＪ））なる定常位相誤
差が存在するので、Ｘ（ｋＴ）の位相を−Ｅ（０ｅ（ｔ
ｌ）だけ回してやれば良いことが分る。そこで位相推移
器５２によりインバータ出力値だけ位相を回転（加算）
させてやれば良い訳である。これにより参照数字５２．
ｔ 、４０． ｒ 、５０．５１は一次の帰還制御系
を構成していることが第５図より分る。この場合＃１．
Ｔによるθｅ（ｔｌを零にする為には帰還制御系は完全
積分器をループに含ませる必要がある。
りめられ九Ｅ（θ帷））はその極性をインバータ５１に
より一反転され−Ｅ（θｅＨ）となる０Ｘ（ｋＴ）とＸ
（（ｋ−１）丁）との間にＥ（ｏＪ））なる定常位相誤
差が存在するので、Ｘ（ｋＴ）の位相を−Ｅ（０ｅ（ｔ
ｌ）だけ回してやれば良いことが分る。そこで位相推移
器５２によりインバータ出力値だけ位相を回転（加算）
させてやれば良い訳である。これにより参照数字５２．
ｔ 、４０． ｒ 、５０．５１は一次の帰還制御系
を構成していることが第５図より分る。この場合＃１．
Ｔによるθｅ（ｔｌを零にする為には帰還制御系は完全
積分器をループに含ませる必要がある。
その為に低域ｐ波器５０を完全積分器にすることが望ま
しい。第５図のブロック５は位相ベースで記されたブロ
ック図であるが、複素ディジタル値ペースではブロック
５は第６図の様になる。すなわちブロックｆの出力はｅ
′θ−１）なるベクトルである。そこで、７ ｆＪ ＠
ｆｔｌ ＝ ＣＤ！ ｅ Ｊｌ ＋ ｊ ”０ｍ１ｔ）
のうち、虚数部のみ抽出する虚部抽出器５５によりｓｉ
ｎ ｆ）ａ （ｔ）〜θ５（ｔｌが抽出され、この出力
は５０の実入力積分回路で積分され、その出力がインバ
ータで反転され−Ｅ（Ｏｄｔ）））となる。５４はＲＯ
Ｍで、−ｚｌ（θぺ１））を出力する。５３は複素掛算
器で入力信号Ｘ（ｋりに・−７ｍ（ｏＪ）が掛けられ、
Ｘ（ｋＴ）の位相は−Ｅ（θｅＴｔｌ）だけ回転される
ことになる。
しい。第５図のブロック５は位相ベースで記されたブロ
ック図であるが、複素ディジタル値ペースではブロック
５は第６図の様になる。すなわちブロックｆの出力はｅ
′θ−１）なるベクトルである。そこで、７ ｆＪ ＠
ｆｔｌ ＝ ＣＤ！ ｅ Ｊｌ ＋ ｊ ”０ｍ１ｔ）
のうち、虚数部のみ抽出する虚部抽出器５５によりｓｉ
ｎ ｆ）ａ （ｔ）〜θ５（ｔｌが抽出され、この出力
は５０の実入力積分回路で積分され、その出力がインバ
ータで反転され−Ｅ（Ｏｄｔ）））となる。５４はＲＯ
Ｍで、−ｚｌ（θぺ１））を出力する。５３は複素掛算
器で入力信号Ｘ（ｋりに・−７ｍ（ｏＪ）が掛けられ、
Ｘ（ｋＴ）の位相は−Ｅ（θｅＴｔｌ）だけ回転される
ことになる。
第７図と第８図は本発明の他の一実施例のブロック図で
ある。各図の構成要素は第５図の構成要素の同一番号の
ものと対応している。第５図と第７図、第８図の違いは
位相推移器５２の位置である。
ある。各図の構成要素は第５図の構成要素の同一番号の
ものと対応している。第５図と第７図、第８図の違いは
位相推移器５２の位置である。
１０位相差検出器は位相差を検出する減算器であるので
同じく単なる加算器として働いている位相推移器５２を
その出力側へ移しても（第７図）、また他方の入力端子
に極性を変えて（インバータ５１を省略して）移して４
（第８図）全く同様の機能を実現できる。
同じく単なる加算器として働いている位相推移器５２を
その出力側へ移しても（第７図）、また他方の入力端子
に極性を変えて（インバータ５１を省略して）移して４
（第８図）全く同様の機能を実現できる。
以上の様に本発明によれば、衛星経由による狭帯域（Ｓ
ｉｎｇｌｅ Ｃｈａｎｎｅｌ ｐｅｒ Ｃａｒｒｉｅｒ
）の様にキャリア周波数が伝送ボーレートに比較してに
〜％程度にまで変化するシステムに於いては、各チャン
ネル°別にキャリア周波数制御（ＡＩｉ′ｃ）を掛けな
ければならない所、これが不用になる。したがって、お
互いに独立な周波数オフセットを有する狭帯域５ｃｐｃ
を敷液同時に−りの０変換器とシグナルプロセッザーで
復調する様なグループ復調が可能に々る訳である。
ｉｎｇｌｅ Ｃｈａｎｎｅｌ ｐｅｒ Ｃａｒｒｉｅｒ
）の様にキャリア周波数が伝送ボーレートに比較してに
〜％程度にまで変化するシステムに於いては、各チャン
ネル°別にキャリア周波数制御（ＡＩｉ′ｃ）を掛けな
ければならない所、これが不用になる。したがって、お
互いに独立な周波数オフセットを有する狭帯域５ｃｐｃ
を敷液同時に−りの０変換器とシグナルプロセッザーで
復調する様なグループ復調が可能に々る訳である。
！ｓ１図は従来の遅延検波回路のブロック図、第２図は
ディジタル処理による復調を行う為の乗積検波器のブロ
ック図、第３図は複素ディジタル信号用遅延検波回路の
ブロック図、第４図は４相ＰＳＫ用の検波出力識別回路
を説明するための図、第５図、第６図、第７図および第
８図は本発明の一実施例を説明するだめのブロック図で
ある。 図中、１は位相差検出器、２は遅延回路、４は位相誤差
検出器、５０は低域ｐ波器、５１はインバータ、５２は
位相推移器をそれぞれ示す。 （９） 特開昭Ｇｏ−９３８Ｇ２（５）
ディジタル処理による復調を行う為の乗積検波器のブロ
ック図、第３図は複素ディジタル信号用遅延検波回路の
ブロック図、第４図は４相ＰＳＫ用の検波出力識別回路
を説明するための図、第５図、第６図、第７図および第
８図は本発明の一実施例を説明するだめのブロック図で
ある。 図中、１は位相差検出器、２は遅延回路、４は位相誤差
検出器、５０は低域ｐ波器、５１はインバータ、５２は
位相推移器をそれぞれ示す。 （９） 特開昭Ｇｏ−９３８Ｇ２（５）
Claims (1)
- 【特許請求の範囲】 現在の受信信号と１シンボル前の受信信号との位相差を
検出することによＪＫ相相位置変調情報検出する位相差
検出器と、前記位相差から前記位２π 相差の（−Ｔ−）をステップ・サイズとした量子化値を
減する位相誤差検出器と、誼位相糾差検出器の出力を平
滑する低域Ｆ波器と、前記現在の受信信号の位相ないし
、前記位相差検出器出力の位相ないし、前記１シンボル
前の受信信号の位相の内いずれかに前記低域Ｆ波器出力
の出力位相量に応じた位相推移を行う位相推移器とを含
みに相位相変調情報を検出することを特徴とする遅延検
波４
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201389A JPS6093862A (ja) | 1983-10-27 | 1983-10-27 | 遅延検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201389A JPS6093862A (ja) | 1983-10-27 | 1983-10-27 | 遅延検波器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6093862A true JPS6093862A (ja) | 1985-05-25 |
Family
ID=16440268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58201389A Pending JPS6093862A (ja) | 1983-10-27 | 1983-10-27 | 遅延検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093862A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0270542U (ja) * | 1988-11-16 | 1990-05-29 | ||
| WO1997020417A1 (en) * | 1995-11-28 | 1997-06-05 | Sanyo Electric Co., Ltd. | Digital demodulator |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283155A (en) * | 1975-12-31 | 1977-07-11 | Ibm | Device for compensating carrier phase error |
| JPS5552661A (en) * | 1978-10-11 | 1980-04-17 | Nec Corp | Phase demodulator circuit |
| JPS5784631A (en) * | 1980-11-17 | 1982-05-27 | Nec Corp | Automatic equalizer with leakage characteristic tap |
-
1983
- 1983-10-27 JP JP58201389A patent/JPS6093862A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283155A (en) * | 1975-12-31 | 1977-07-11 | Ibm | Device for compensating carrier phase error |
| JPS5552661A (en) * | 1978-10-11 | 1980-04-17 | Nec Corp | Phase demodulator circuit |
| JPS5784631A (en) * | 1980-11-17 | 1982-05-27 | Nec Corp | Automatic equalizer with leakage characteristic tap |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0270542U (ja) * | 1988-11-16 | 1990-05-29 | ||
| WO1997020417A1 (en) * | 1995-11-28 | 1997-06-05 | Sanyo Electric Co., Ltd. | Digital demodulator |
| GB2322267A (en) * | 1995-11-28 | 1998-08-19 | Sanyo Electric Co | Digital demodulator |
| GB2322267B (en) * | 1995-11-28 | 2000-07-19 | Sanyo Electric Co | Digital demodulator |
| AU731886B2 (en) * | 1995-11-28 | 2001-04-05 | Kyocera Corporation | Digital demodulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3993956A (en) | Digital detection system for differential phase shift keyed signals | |
| US4359692A (en) | Rapid acquisition shift keyed signal demodulator | |
| EP0032253B1 (en) | Demodulator carrier recovery loop and method for demodulating a signal | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| JPH0131821B2 (ja) | ||
| JPS5925500B2 (ja) | 搬送波再生回路 | |
| US4109102A (en) | Phase synchronizing circuit | |
| JPS5918900B2 (ja) | 復調装置 | |
| JPS6093862A (ja) | 遅延検波器 | |
| JP2002534909A (ja) | 周波数ズレ補正用の回転手段を有する復調器 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP2765601B2 (ja) | 復調回路 | |
| JP3793641B2 (ja) | ダイレクト・コンバージョン方式受信機 | |
| JP2910695B2 (ja) | コスタスループ搬送波再生回路 | |
| JP3185725B2 (ja) | 搬送波再生回路 | |
| JPH07212428A (ja) | 位相誤差検出器を備えた判定による搬送波復元回路 | |
| JP3413902B2 (ja) | 周波数シフトキーイング・データ復調器 | |
| JP3481486B2 (ja) | ディジタル復調装置 | |
| JPS5835429B2 (ja) | 搬送波再生回路 | |
| JPS6366108B2 (ja) | ||
| JP2837914B2 (ja) | Ａｆｃ装置 | |
| JP3067835B2 (ja) | 直交復調回路 | |
| JPH0332933B2 (ja) | ||
| JPH06105898B2 (ja) | 干渉補償回路 | |
| JP2001086175A (ja) | Ｖｓｂ復調器 |