JPH09160748A - グラフィック制御装置 - Google Patents

グラフィック制御装置

Info

Publication number
JPH09160748A
JPH09160748A JP31451695A JP31451695A JPH09160748A JP H09160748 A JPH09160748 A JP H09160748A JP 31451695 A JP31451695 A JP 31451695A JP 31451695 A JP31451695 A JP 31451695A JP H09160748 A JPH09160748 A JP H09160748A
Authority
JP
Japan
Prior art keywords
control device
frame memory
image data
bank
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31451695A
Other languages
English (en)
Inventor
Chiharu Sato
千春 佐藤
Masufumi Kawakami
益史 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31451695A priority Critical patent/JPH09160748A/ja
Publication of JPH09160748A publication Critical patent/JPH09160748A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】 【課題】 拡張バスのアドレス空間の制約により、ＣＲ
Ｔ１１の増加、ＣＲＴ１１の高精細化、およびグラフィ
ック処理の複雑化を制限しなければならないなどの課題
があった。 【解決手段】 フレームメモリ選択部３２は、ＣＲＴチ
ャネルレジスタ３２ａの設定に基づき、フレームメモリ
３３1 〜３３n をＣＰＵ２１内のアドレスマップ２３に
割り当てることができるので、大容量のアドレス空間が
必要であった場合でも、それに対応してアドレス空間を
効率よく使用することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数のＣＲＴを
組み合わせることにより映像を表示する大画面表示装置
を制御するグラフィック制御装置に関するものである。
【０００２】
【従来の技術】図１４は例えば特開平２−３０２７９４
号公報に示された従来のグラフィック制御装置の構成と
大画面表示装置の構成との関係を示す構成図あり、図に
おいて、１は表示制御装置、２は大画面表示装置１０に
対して描画処理を実行するＣＰＵ、３はＣＰＵ２と大画
面表示装置１０との間でディジタルデータの授受を行う
拡張バスインターフェース、４は拡張バス、１０は複数
のＣＲＴ１１1 〜１１nが接続され、これらを組み合わ
せることにより一映像を表示する大画面表示装置であ
る。
【０００３】１２1 〜１２n はバスインターフェース１
３を介してＣＰＵ２からのディジタルデータを入力する
フレームメモリ、１４1 〜１４n はフレームメモリ１２
1 〜１２n から読み出された内容をＣＲＴ用のディジタ
ル入力信号に変換する表示手段、１５はそれぞれのフレ
ームメモリ１２1 〜１２n および表示手段１４1 〜１４
n と接続され、伝送に必要なタイミング信号を発生する
ことにより、フレームメモリ１２1 〜１２n に格納され
ている内容をＣＲＴ１１1 〜１１n に表示する表示装置
制御回路である。
【０００４】次に動作について説明する。図１５は従来
のグラフィック制御装置の動作を説明するための構成図
であり、図において、５1 〜５n はＣＰＵ２のアドレス
空間にマッピングされたフレームメモリ領域であり、図
１４と同一の符号については説明を省略する。ＣＰＵ２
のアドレス空間のフレームメモリ領域５1 〜５n は、フ
レームメモリ１２1 〜１２n に対応して分割されてい
る。また各フレームメモリ１２1 〜１２n の個々のデー
タ格納領域はＣＲＴ１１1 〜１１n の各画素と一対一に
対応している。
【０００５】まず、ＣＰＵ２はアドレス空間にマッピン
グされたフレームメモリ領域５1 〜５n の中から対象と
なる領域を指定した後に、例えばＣＰＵ２がフレームメ
モリ領域５1 を指定した場合には、各画素と対応するデ
ィジタルデータをフレームメモリ領域５1 に順次格納す
る。次に、ＣＰＵ２は拡張バスインターフェース３、拡
張バス４、及び大画面表示装置１０のバスインターフェ
ース１３を介して、表示装置制御回路１５に対して指定
したフレームメモリ１２1 〜１２n を報知する。
【０００６】そして、表示装置制御回路１５ではＣＰＵ
２により指定された例えば、フレームメモリ１２1 とバ
スインターフェース１３とを接続し、フレームメモリ領
域５1 から送信されるディジタルデータをフレームメモ
リ１２1 に順次格納する。次に、表示装置制御回路１５
ではフレームメモリ１２1 に格納されているディジタル
データを表示手段１４1 を介してＣＲＴ用のディジタル
入力信号に変換した後、ＣＲＴ１１1 に順次出力する。
【０００７】
【発明が解決しようとする課題】従来のグラフィック制
御装置は以上のように構成されているので、ＣＲＴ１１
の増加、およびＣＲＴ１１の高精細化にともなう画素数
の増大、グラフィック処理の複雑化に対処するために、
大容量のアドレス空間が必要であった。しかし、拡張バ
スのアドレス空間の制約により、ＣＲＴ１１の増加、Ｃ
ＲＴ１１の高精細化、およびグラフィック処理の複雑化
を制限しなければならないなどの課題があった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、ＣＰＵ２のアドレス空間を効率よ
く使用することにより、ＣＲＴ１１の増加、ＣＲＴ１１
の高精細化、およびグラフィック処理の複雑化を実現さ
せることができるグラフィック制御装置を得ることを目
的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明に係
るグラフィック制御装置は、第１の表示制御装置によ
り、画像データを生成し、その画像データをアドレスマ
ップに格納するとともに、その画像データを表示するＣ
ＲＴを指定する指定信号を出力し、第１の大画面表示装
置により、この第１の表示制御装置から出力された指定
信号に基づいて、各ＣＲＴに対応して設けられた第１の
フレームメモリを選択し、第１の表示制御装置のアドレ
スマップに格納されている画像データを第１のフレーム
メモリに格納し、第１のフレームメモリに格納された画
像データをＣＲＴに表示するようにしたものである。
【００１０】請求項２記載の発明に係るグラフィック制
御装置は、第１のフレームメモリ選択手段は、第１の表
示制御装置から出力された指定信号を格納するレジスタ
を有し、このレジスタに設定された指定信号に基づいて
第１のフレームメモリを選択するようにしたものであ
る。
【００１１】請求項３記載の発明に係るグラフィック制
御装置は、第２の表示制御装置により、画像データを生
成し、その画像データを複数のバンク領域に分割された
アドレスマップに格納するとともに、ＣＲＴに表示する
バンク領域を指定するバンク指定信号を出力し、第２の
大画面表示装置により、この第２の表示制御装置から出
力されたバンク指定信号に基づいて、第２の表示制御装
置のアドレスマップに格納されているバンク領域の画像
データをそれぞれの第２のフレームメモリに格納し、第
２のフレームメモリに格納された画像データをＣＲＴに
表示するようにしたものである。
【００１２】請求項４記載の発明に係るグラフィック制
御装置は、第３の表示制御装置により、画像データを生
成し、その画像データを複数のバンク領域に分割された
アドレスマップに格納するとともに、画像データを表示
するＣＲＴを指定する指定信号とＣＲＴに表示するバン
ク領域を指定するバンク指定信号とを出力し、第３の大
画面表示装置により、この第３の表示制御装置から出力
された指定信号およびバンク指定信号に基づいて、各Ｃ
ＲＴに対応して設けられた第２のフレームメモリを選択
し、第３の表示制御装置のアドレスマップに格納されて
いるバンク領域の画像データを選択された第２のフレー
ムメモリに格納し、および第２のフレームメモリに格納
された画像データをＣＲＴに表示するようにしたもので
ある。
【００１３】請求項５記載の発明に係るグラフィック制
御装置は、第４の表示制御装置により、画像データを生
成し、その画像データを複数のバンク領域に分割された
アドレスマップに格納するとともに、ＣＲＴに表示する
画像データのバンク領域を指定するバンク指定信号を出
力するか、またはバンク領域間でコピー処理を行う場合
は所定のコピー情報を出力し、第４の大画面表示装置に
より、この第４の表示制御装置から出力されたバンク指
定信号に基づいて、第４の表示制御装置のアドレスマッ
プに格納されているバンク領域の画像データをそれぞれ
の第２のフレームメモリに格納し、第４の表示制御装置
から出力されたコピー情報に基づいて、バンク領域間の
コピー処理を行うか、または、第２のフレームメモリに
格納された画像データをＣＲＴに表示するようにしたも
のである。
【００１４】請求項６記載の発明に係るグラフィック制
御装置は、第５の表示制御装置により、画像データを生
成し、その画像データを複数のバンク領域に分割された
アドレスマップに格納するとともに、ＣＲＴに表示する
画像データのバンク領域を指定するバンク指定信号を出
力するか、または特定のＣＲＴのバンク間でコピー処理
を行う場合は所定のコピー情報を出力し、第５の大画面
表示装置により、この第５の表示制御装置から出力され
たバンク指定信号に基づいて、第５の表示制御装置のア
ドレスマップに格納されているバンク領域の画像データ
をそれぞれの第２のフレームメモリに格納し、第５の表
示制御装置から出力されたコピー情報に基づいて、全て
の第２のフレームメモリが内部のアドレスマップに割り
当て、外部からの指示により特定のＣＲＴに対応する第
２のフレームメモリのバンク領域間のコピー処理を行う
か、または、第２のフレームメモリに格納された画像デ
ータを基づいてＣＲＴに表示するようにしたものであ
る。
【００１５】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるグ
ラフィック制御装置を示す構成図、図２はこの発明の実
施の形態１によるグラフィック制御装置において、表示
制御装置のＣＰＵのアドレスマップと大画面表示装置の
フレームメモリとの関係を模式的に示す構成図であり、
図において２０は表示制御装置（第１の表示制御装
置）、２１は大画面表示装置（第１の大画面表示装置）
３０内のフレームメモリ３３1 〜３３n （第１のフレー
ムメモリ）に対して読み出し／書き込み処理を行い描画
を実行するＣＰＵ、２２は表示制御装置２０内の拡張バ
スインタフェース、２３は図３に示すに４バイト毎のデ
ータ列１９６６０８個から構成されたＣＰＵ２１内のア
ドレスマップ（外部のＣＰＵのアドレスマップ）、２９
はＣＰＵ２１と大画面表示装置３０とを接続する拡張バ
スである。
【００１６】３０は複数のＣＲＴ３５1 〜３５n を備え
た大画面表示装置、３１は大画面表示装置３０側のバス
インタフェース、３２は図２に示すようにＣＲＴチャネ
ルレジスタ（レジスタ）３２ａの設定に基づきフレーム
メモリ３３1 〜３３n をＣＰＵ２１内のアドレスマップ
２３に割り当てるフレームメモリ選択部（第１のフレー
ムメモリ選択手段）であり、例えば、ＣＰＵ２１からＣ
ＲＴチャネルレジスタ３２ａに１が書き込まれている場
合には、ＣＰＵ２１内のアドレスマップ２３にはフレー
ムメモリ３３1 が割り当てられる。３４1 〜３４n はお
のおのに対応するフレームメモリ３３1 〜３３n から読
み出したデータをＣＲＴ３５1 〜３５nの入力信号に変
換する表示手段、３５1 〜３５n は図４に示すように、
例えば縦７６７画素、横１０２３画素から構成されるＣ
ＲＴであり、例えば画素Ｐ（０，０）〜画素Ｐ（３，
０）の４画素が１つのデータ列として割り当てられてい
る。
【００１７】次に動作について説明する。図５はこの発
明の実施の形態１によるグラフィック制御装置の動作手
順を示すフローチャートである。ここで、ＣＲＴ３５1
のデータ列Ａの画素Ｐ（Ｘ，Ｙ）を白から黒に変更する
場合を例にすると（図４参照）、まず、ＣＰＵ２１はＣ
ＲＴ３５1 を選択するために、ＣＲＴチャネルレジスタ
３２ａに１を書き込む（ステップＳＴ１）。次に、フレ
ームメモリ選択部３２はＣＲＴチャネルレジスタ３２ａ
に設定された”１”に基づいて、フレームメモリ３３1
をＣＰＵ２１のアドレスマップ２３に割り当てる（ステ
ップＳＴ２）。
【００１８】そして、ＣＰＵ２１は描画する画面上の画
素位置に対応するフレームメモリ３３1 のアドレス（Ａ
ＤＤＲ＋Ｂ（図３参照））に、更新する画素データＰ
（Ｘ，Ｙ）を含むデータ列Ａを読み込み（ステップＳＴ
３）、その後にＣＰＵ２１は更新する画素Ｐ（Ｘ，Ｙ）
部分の色データのみを演算処理により書き換える。そし
て、このデータ列Ａをフレームメモリ３３1 の元のアド
レスに書き込む（ステップＳＴ４）。その後、表示手段
３４1 を介してＣＲＴ３５1 のデータ列Ａの画素Ｐ
（Ｘ，Ｙ）が白から黒に変更する。
【００１９】以上のように、この実施の形態１によれ
ば、フレームメモリ選択部３２は、ＣＲＴチャネルレジ
スタ３２ａの設定に基づき、フレームメモリ３３1 〜３
３n をＣＰＵ２１内のアドレスマップ２３に割り当てる
ことができるので、大容量のアドレス空間が必要であっ
た場合でも、それに対応してアドレス空間を効率よく使
用することができ、ＣＲＴ３５1 〜３５n の増加、ＣＲ
Ｔ３５1 〜３５n の高精細化、およびグラフィック処理
の複雑化を実現させることができるという効果が得られ
る。
【００２０】実施の形態２．図６はこの発明の実施の形
態２によるグラフィック制御装置において、表示制御装
置のＣＰＵのアドレスマップと大画面表示装置のフレー
ムメモリおよびバンク分割フレームメモリとの関係を模
式的に示す構成図である。図において、実施の形態１と
同一の符号は同一または相当部分を示すので説明を省略
する。４１1〜４１n は複数の記憶領域毎（以下、バン
クという）に分割されたバンク分割フレームメモリ（第
２のフレームメモリ）、４２はフレームメモリ選択部３
２内（図１参照）に設けられ、バンク分割フレームメモ
リ４１1 〜４１n 内のバンクを設定するバンク選択レジ
スタである。
【００２１】実施の形態１では、フレームメモリ選択部
３２がＣＲＴチャネルレジスタ３２ａの設定に基づき、
フレームメモリ３３1 〜３３n をＣＰＵ２１内のアドレ
スマップ２３に割り当てるものについて示したが、この
実施の形態２では、図６及び図７に示すように、ＣＰＵ
２１内のアドレスマップ２３を各バンク分割フレームメ
モリ４１1 〜４１n 内のバンクＭ（例えば、１つのバン
クの記憶領域は、４ビットの１データ列で１９６６０８
個存在する）について共用とし、ＣＰＵ２１はフレーム
メモリ選択部３２を順次切り替えながら、バンク選択レ
ジスタ４２を任意の設定に基づき、バンクＭを切り替え
るようにしてもよい。
【００２２】次に動作について説明する。図８はこの発
明の実施の形態２によるグラフィック制御装置の動作手
順を示すフローチャートである。ここで、まずＣＲＴ３
５1 にバンク分割フレームメモリ４１1 のバンク１に記
録されている三角形を描画した後に、次にＣＲＴ３５2
にバンク分割フレームメモリ４１2 のバンク１に記録さ
れている四角形を描画し、最後にＣＲＴ３５1 バンク分
割フレームメモリ４１1 のバンク２に記録されているに
円を描画する場合を例にする。
【００２３】まず、ＣＰＵ２１はバンク１を選択するた
めに、バンク選択レジスタ４２に１を書き込む（ステッ
プＳＴ１１）。次に、ＣＰＵ２１はＣＲＴ３５1 を設定
するために、ＣＲＴチャネルレジスタ３２ａに１を書き
込む。その結果、フレームメモリ選択部３２はＣＲＴチ
ャネルレジスタ３２ａに設定された”１”に基づいて、
ＣＰＵ２１のアドレスマップ２３にバンク分割フレーム
メモリ４１1 のバンク１を割り当てる（ステップＳＴ１
２）。そして、ＣＰＵ２１はバンク分割フレームメモリ
４１1 のバンク１に記録されている三角形のデータを書
き込み（ステップＳＴ１３）、続いて、ＣＰＵ２１はバ
ンク分割フレームメモリ４１2 のバンク１に記録されて
いる四角形のデータを書き込む（ステップＳＴ１４）。
【００２４】次に、ＣＰＵ２１はバンク２を選択するた
めに、バンク選択レジスタ４２に２を書き込む（ステッ
プＳＴ１５）。次に、ＣＰＵ２１はＣＲＴ３５1 を設定
するために、ＣＲＴチャネルレジスタ３２ａに１を書き
込む。その結果、フレームメモリ選択部３２はＣＲＴチ
ャネルレジスタ３２ａに設定された”１”に基づいて、
ＣＰＵ２１のアドレスマップ２３にバンク分割フレーム
メモリ４１1 のバンク２を割り当てる（ステップＳＴ１
６）。そして、ＣＰＵ２１はバンク分割フレームメモリ
４１1 のバンク１に記録されている円形のデータを書き
込む（ステップＳＴ１７）。
【００２５】以上のように、この実施の形態２によれ
ば、ＣＰＵ２１内のアドレスマップ２３を各バンク分割
フレームメモリ４１1 〜４１n 内のバンクＭについて共
用とし、ＣＰＵ２１はフレームメモリ選択部３２を順次
切り替えながら、バンク選択レジスタ４２を任意の設定
に基づき、切り替えるように構成したので、多くのデー
タを瞬時にして切り替えることができるため、実施の形
態１に比べて複雑な描画・表示機能を実現することがで
きる効果が得られる。
【００２６】実施の形態３．図９はこの発明の実施の形
態３によるグラフィック制御装置において、表示制御装
置のＣＰＵのアドレスマップと大画面表示装置のフレー
ムメモリおよびバンク分割フレームメモリとの関係を模
式的に示す構成図である。図において、実施の形態１お
よび２と同一の符号は同一または相当部分を示すので説
明を省略する。実施の形態２では、ＣＰＵ２１内のアド
レスマップ２３を各バンク分割フレームメモリ４１1 〜
４１n 内のバンクＭについて共用とし、ＣＰＵ２１はバ
ンク選択レジスタ４２のみを任意の設定に基づき、切り
替えるものについて示した。
【００２７】この実施の形態２では、図９に示すよう
に、ＣＲＴチャネルレジスタ３２ａとバンク選択レジス
タ４２とを備えることにより、ＣＰＵ２１はＣＲＴチャ
ネルレジスタ３２ａとバンク選択レジスタ４２との設定
に基づき、両者を任意に切り替えるように構成したの
で、多くのデータを瞬時にして切り替えることができる
ため、実施の形態１および２に比べて複雑な描画・表示
機能を実現することができる効果が得られる。
【００２８】実施の形態４．図１０はこの発明の実施の
形態４によるグラフィック制御装置を示す構成図、図１
１はこの発明の実施の形態４によるグラフィック制御装
置において、表示制御装置のアドレスマップと大画面表
示装置のフレームメモリとの関係を模式的に示す構成図
であり、図において、実施の形態１および２と同一の符
号は同一または相当部分を示すので説明を省略する。実
施の形態２においては、バンク間の直線や多角形等の単
純な図形描画や矩形領域のコピー処理を行う場合には、
フレームメモリ選択部３２のバンク選択レジスタ４２に
指定するバンクを変更しながら、コピー処理を行うもの
について示したが、図１０に示すように、自己のフレー
ムメモリ３３1 〜３３n と対応する全バンクが内部のア
ドレスマップ６２に割り当てた描画制御部６１1 〜６１
n を用いてコピー処理を行うこともできる。
【００２９】５０は表示制御装置（第４の表示制御装
置）、５１は大画面表示装置（第４の大画面表示装置）
６０内のフレームメモリ３３1 〜３３n に対して読み出
し／書き込み処理を行い描画を実行するＣＰＵ、６１1
〜６１n はフレームメモリ３３ 1 〜３３n 毎に設けられ
た描画制御部（第１の描画制御部）であり、フレームメ
モリ選択部３２のバンク選択レジスタ４２の設定とは無
関係に、自己のフレームメモリ３３1 〜３３n と対応す
る全バンクが内部のアドレスマップ６２に割り当てられ
ている。６３1 〜６３n はＣＰＵ５１と描画制御部６１
1 〜６１n からのフレームメモリ３３1 〜３３n の読み
出し／書き込み要求に対して調停を行う調停部である。
【００３０】次に動作について説明する。各フレームメ
モリ３３1 〜３３n のバンク２の所定領域を各フレーム
メモリ３３1 〜３３n のバンク１の所定領域にコピーす
る場合、まず、ＣＰＵ５１は指定する描画制御部６１1
〜６１n に対してコピー元のバンク、コピー先のバン
ク、コピー元のアドレス、コピー先のアドレス、および
コピー領域を送信する。次に、ＣＰＵ５１から描画制御
部６１1 〜６１n に対してデータが送信されると、調停
部６３1 〜６３n はフレームメモリ選択部３２とフレー
ムメモリ３３1 〜３３n とのデータの授受を中止し、描
画制御部６１1 〜６１n とフレームメモリ３３1 〜３３
n と読み出し／書き込み要求にのみに対応する。
【００３１】次に、描画制御部６１1 〜６１n はＣＰＵ
５１から指示されたコピー元のバンク、コピー先のバン
ク、コピー元のアドレス、コピー先のアドレス、および
コピー領域に基づいてコピー処理を行う。以下、描画制
御部６１1 〜６１n はフレームメモリ選択部３２のバン
ク選択レジスタ４２の設定とは無関係に、バンク間の直
線や多角形等の単純な図形描画や矩形領域のコピー処理
を行うことができるように構成したので、実施の形態２
に比べてバンク間のコピー処理が高速に行うことができ
る効果が得られる。
【００３２】実施の形態５．図１２はこの発明の実施の
形態５によるグラフィック制御装置を示す構成図、図１
３はこの発明の実施の形態５によるグラフィック制御装
置において、表示制御装置のアドレスマップと大画面表
示装置のフレームメモリとの関係を模式的に示す構成図
であり、図において、実施の形態１〜４と同一の符号は
同一または相当部分を示すので説明を省略する。７０は
表示制御装置（第５の表示制御装置）、７１は大画面表
示装置（第５の大画面表示装置）８０内のフレームメモ
リ３３1 〜３３n に対して読み出し／書き込み処理を行
い描画を実行するＣＰＵ、８１は全フレームメモリ３３
1 〜３３n に対応する描画制御部（第２の描画制御部）
である。
【００３３】実施の形態４では、描画制御部６１1 〜６
１n はフレームメモリ３３1 〜３３n 毎に設け、バンク
間のコピー処理のみを行うものについて示したが、実施
の形態５では、図１２に示すように、描画制御部６１1
〜６１n を１つの描画制御部８１とし、バンク間および
フレームメモリ間のコピー処理を行うようにしてもよ
い。この場合、描画制御部８１のアドレスマップ７２に
は、全てのフレームメモリ３３1 〜３３n のアドレスマ
ップが割り当てるように構成したので、フレームメモリ
３３1 〜３３n 間の直線や多角形等の単純な図形描画や
矩形領域のコピー処理、およびバンク間の直線や多角形
等の単純な図形描画や矩形領域のコピー処理が、実施の
形態２に比べて高速に行うことができる効果が得られ
る。
【００３４】
【発明の効果】以上のように、請求項１記載の発明によ
れば、第１の表示制御装置により、画像データを生成
し、その画像データをアドレスマップに格納するととも
に、その画像データを表示するＣＲＴを指定する指定信
号を出力し、第１の大画面表示装置により、この第１の
表示制御装置から出力された指定信号に基づいて、各Ｃ
ＲＴに対応して設けられた第１のフレームメモリを選択
し、第１の表示制御装置のアドレスマップに格納されて
いる画像データを第１のフレームメモリに格納し、第１
のフレームメモリに格納された画像データをＣＲＴに表
示するように構成したので、大容量のアドレス空間が必
要であった場合でも、それに対応してアドレス空間を効
率よく使用することができ、ＣＲＴの増加、ＣＲＴの高
精細化、およびグラフィック処理の複雑化を実現させる
ことができる効果がある。
【００３５】請求項２記載の発明によれば、第１のフレ
ームメモリ選択手段は、第１の表示制御装置から出力さ
れた指定信号を格納するレジスタを有し、このレジスタ
に設定された指定信号に基づいて第１のフレームメモリ
を選択するように構成したので、大容量のアドレス空間
が必要であった場合でも、それに対応してアドレス空間
を効率よく使用することができ、ＣＲＴの増加、ＣＲＴ
の高精細化、およびグラフィック処理の複雑化を実現さ
せることができる効果がある。
【００３６】請求項３記載の発明によれば、第２の表示
制御装置により、画像データを生成し、その画像データ
を複数のバンク領域に分割されたアドレスマップに格納
するとともに、ＣＲＴに表示するバンク領域を指定する
バンク指定信号を出力し、第２の大画面表示装置によ
り、この第２の表示制御装置から出力されたバンク指定
信号に基づいて、第２の表示制御装置のアドレスマップ
に格納されているバンク領域の画像データをそれぞれの
第２のフレームメモリに格納し、第２のフレームメモリ
に格納された画像データをＣＲＴに表示するように構成
したので、大容量のアドレス空間が必要であった場合で
も、それに対応してアドレス空間を効率よく使用するこ
とができ、ＣＲＴの増加、ＣＲＴの高精細化、およびグ
ラフィック処理の複雑化を実現させることができる効果
がある。
【００３７】請求項４記載の発明によれば、第３の表示
制御装置により、画像データを生成し、その画像データ
を複数のバンク領域に分割されたアドレスマップに格納
するとともに、画像データを表示するＣＲＴを指定する
指定信号とＣＲＴに表示するバンク領域を指定するバン
ク指定信号とを出力し、第３の大画面表示装置により、
この第３の表示制御装置から出力された指定信号および
バンク指定信号に基づいて、各ＣＲＴに対応して設けら
れた第２のフレームメモリを選択し、第３の表示制御装
置のアドレスマップに格納されているバンク領域の画像
データを選択された第２のフレームメモリに格納し、お
よび第２のフレームメモリに格納された画像データをＣ
ＲＴに表示するように構成したので、大容量のアドレス
空間が必要であった場合でも、それに対応してアドレス
空間を効率よく使用することができ、ＣＲＴの増加、Ｃ
ＲＴの高精細化、およびグラフィック処理の複雑化を実
現させることができる効果がある。
【００３８】請求項５記載の発明によれば、第４の表示
制御装置により、画像データを生成し、その画像データ
を複数のバンク領域に分割されたアドレスマップに格納
するとともに、ＣＲＴに表示する画像データのバンク領
域を指定するバンク指定信号を出力するか、またはバン
ク領域間でコピー処理を行う場合は所定のコピー情報を
出力し、第４の大画面表示装置により、この第４の表示
制御装置から出力されたバンク指定信号に基づいて、第
４の表示制御装置のアドレスマップに格納されているバ
ンク領域の画像データをそれぞれの第２のフレームメモ
リに格納し、第４の表示制御装置から出力されたコピー
情報に基づいて、バンク領域間のコピー処理を行うか、
または、第２のフレームメモリに格納された画像データ
をＣＲＴに表示するように構成したので、大容量のアド
レス空間が必要であった場合でも、それに対応してアド
レス空間を効率よく使用することができ、ＣＲＴの増
加、ＣＲＴの高精細化、およびグラフィック処理の複雑
化を実現させることができる効果がある。
【００３９】請求項６記載の発明によれば、第５の表示
制御装置により、画像データを生成し、その画像データ
を複数のバンク領域に分割されたアドレスマップに格納
するとともに、ＣＲＴに表示する画像データのバンク領
域を指定するバンク指定信号を出力するか、または特定
のＣＲＴのバンク間でコピー処理を行う場合は所定のコ
ピー情報を出力し、第５の大画面表示装置により、この
第５の表示制御装置から出力されたバンク指定信号に基
づいて、第５の表示制御装置のアドレスマップに格納さ
れているバンク領域の画像データをそれぞれの第２のフ
レームメモリに格納し、第５の表示制御装置から出力さ
れたコピー情報に基づいて、全ての第２のフレームメモ
リが内部のアドレスマップに割り当て、外部からの指示
により特定のＣＲＴに対応する第２のフレームメモリの
バンク領域間のコピー処理を行うか、または、第２のフ
レームメモリに格納された画像データを基づいてＣＲＴ
に表示するように構成したので、大容量のアドレス空間
が必要であった場合でも、それに対応してアドレス空間
を効率よく使用することができ、ＣＲＴの増加、ＣＲＴ
の高精細化、およびグラフィック処理の複雑化を実現さ
せることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるグラフィック
制御装置を示す構成図である。
【図２】 この発明の実施の形態１によるグラフィック
制御装置において、表示制御装置のＣＰＵのアドレスマ
ップと大画面表示装置のフレームメモリとの関係を模式
的に示す構成図である。
【図３】 この発明の実施の形態１によるグラフィック
制御装置において、表示制御装置のＣＰＵ内のアドレス
マップ内にあるフレームメモリが割当てられた状態を示
す構成図である。
【図４】 この発明の実施の形態１によるグラフィック
制御装置の４画素を１データ列として構成したＣＲＴを
示す構成図である。
【図５】 この発明の実施の形態１によるグラフィック
制御装置の動作手順を示すフローチャートである。
【図６】 この発明の実施の形態２によるグラフィック
制御装置において、表示制御装置のＣＰＵのアドレスマ
ップと大画面表示装置のフレームメモリおよびバンク分
割フレームメモリとの関係を模式的に示す構成図であ
る。
【図７】 この発明の実施の形態２によるグラフィック
制御装置において、表示制御装置のＣＰＵ内のアドレス
マップ内に各フレームメモリのバンクが割当てられた状
態を示す構成図である。
【図８】 この発明の実施の形態２によるグラフィック
制御装置の動作手順を示すフローチャートである。
【図９】 この発明の実施の形態３によるグラフィック
制御装置において、表示制御装置のＣＰＵのアドレスマ
ップと大画面表示装置のフレームメモリおよびバンク分
割フレームメモリとの関係を模式的に示す構成図であ
る。
【図１０】 この発明の実施の形態４によるグラフィッ
ク制御装置を示す構成図である。
【図１１】 この発明の実施の形態４によるグラフィッ
ク制御装置において、表示制御装置のアドレスマップと
大画面表示装置のフレームメモリとの関係を模式的に示
す構成図である。
【図１２】 この発明の実施の形態５によるグラフィッ
ク制御装置を示す構成図である。
【図１３】 この発明の実施の形態５によるグラフィッ
ク制御装置において、表示制御装置のアドレスマップと
大画面表示装置のフレームメモリとの関係を模式的に示
す構成図である。
【図１４】 従来のグラフィック制御装置の構成と大画
面表示装置の構成との関係を示す構成図である。
【図１５】従来のグラフィック制御装置の動作を説明す
るための構成図である。
【符号の説明】
２０ 表示制御装置（第１の表示制御装置）、２１ Ｃ
ＰＵ、２３ アドレスマップ（外部のＣＰＵのアドレス
マップ）、３０ 大画面表示装置（第１の大画面表示装
置）、３２ フレームメモリ選択部（第１のフレームメ
モリ選択手段）、３２ａ ＣＲＴチャネルレジスタ（レ
ジスタ）、３３1 〜３３n フレームメモリ（第１のフ
レームメモリ）、３４1 〜３４n 表示手段、３５1 〜
３５n ＣＲＴ、４１1 〜４１n バンク分割フレームメ
モリ（第２のフレームメモリ）、５０ 表示制御装置
（第４の表示制御装置）、６０ 大画面表示装置（第４
の大画面表示装置）、６１1 〜６１n 描画制御部（第
１の描画制御部）、６３1〜６３n 調停部、７０ 表
示制御装置（第５の表示制御装置）、８０ 大画面表示
装置（第５の大画面表示装置）、８１ 描画制御部（第
２の描画制御部）。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 画像データを生成し、その画像データを
    アドレスマップに格納するとともに、その画像データを
    表示するＣＲＴを指定する指定信号を出力する第１の表
    示制御装置と、この第１の表示制御装置から出力された
    上記指定信号に基づいて、各ＣＲＴに対応して設けられ
    た第１のフレームメモリを選択し、上記第１の表示制御
    装置のアドレスマップに格納されている画像データを上
    記第１のフレームメモリに格納する第１のフレームメモ
    リ選択手段、および上記第１のフレームメモリに格納さ
    れた上記画像データを上記ＣＲＴに表示する表示手段を
    有する第１の大画面表示装置とを備えたグラフィック制
    御装置。
  2. 【請求項２】 第１のフレームメモリ選択手段は、第１
    の表示制御装置から出力された指定信号を格納するレジ
    スタを有し、このレジスタに設定された指定信号に基づ
    いて第１のフレームメモリを選択することを特徴とする
    請求項１記載のグラフィック制御装置。
  3. 【請求項３】 画像データを生成し、その画像データを
    複数のバンク領域に分割されたアドレスマップに格納す
    るとともに、上記ＣＲＴに表示するバンク領域を指定す
    るバンク指定信号を出力する第２の表示制御装置と、こ
    の第２の表示制御装置から出力された上記バンク指定信
    号に基づいて、上記第２の表示制御装置のアドレスマッ
    プに格納されている上記バンク領域の画像データを上記
    それぞれの第２のフレームメモリに格納する第２のフレ
    ームメモリ選択手段、および上記第２のフレームメモリ
    に格納された上記画像データを上記ＣＲＴに表示する表
    示手段を有する第２の大画面表示装置とを備えたグラフ
    ィック制御装置。
  4. 【請求項４】 画像データを生成し、その画像データを
    複数のバンク領域に分割されたアドレスマップに格納す
    るとともに、上記画像データを表示するＣＲＴを指定す
    る指定信号と上記ＣＲＴに表示するバンク領域を指定す
    るバンク指定信号とを出力する第３の表示制御装置と、
    この第３の表示制御装置から出力された上記指定信号お
    よび上記バンク指定信号に基づいて、各ＣＲＴに対応し
    て設けられた第２のフレームメモリを選択し、上記第３
    の表示制御装置のアドレスマップに格納されている上記
    バンク領域の画像データを上記選択された第２のフレー
    ムメモリに格納する第３のフレームメモリ選択手段、お
    よび上記第２のフレームメモリに格納された上記画像デ
    ータを上記ＣＲＴに表示する表示手段を有する第３の大
    画面表示装置とを備えたグラフィック制御装置。
  5. 【請求項５】 画像データを生成し、その画像データを
    複数のバンク領域に分割されたアドレスマップに格納す
    るとともに、上記ＣＲＴに表示する画像データのバンク
    領域を指定するバンク指定信号を出力するか、または上
    記バンク領域間でコピー処理を行う場合は所定のコピー
    情報を出力する第４の表示制御装置と、この第４の表示
    制御装置から出力された上記バンク指定信号に基づい
    て、上記第４の表示制御装置のアドレスマップに格納さ
    れている上記バンク領域の画像データを上記それぞれの
    第２のフレームメモリに格納する第２のフレームメモリ
    選択手段、上記第４の表示制御装置から出力された上記
    コピー情報に基づいて、自己の上記第２のフレームメモ
    リと対応する全バンクが内部のアドレスマップに割り当
    て、上記バンク領域間のコピー処理を行う複数の第１の
    描画制御部、上記第２のフレームメモリに対応して設け
    られ、上記第４の表示制御装置と上記第１の描画制御部
    からの上記第２のフレームメモリの読み出し／書き込み
    要求に対して調停を行う調停部、および上記第２のフレ
    ームメモリに格納された上記画像データを上記ＣＲＴに
    表示する表示手段を有する第４の大画面表示装置とを備
    えたグラフィック制御装置。
  6. 【請求項６】 画像データを生成し、その画像データを
    複数のバンク領域に分割されたアドレスマップに格納す
    るとともに、上記ＣＲＴに表示する画像データのバンク
    領域を指定するバンク指定信号を出力するか、または上
    記特定のＣＲＴのバンク間でコピー処理を行う場合は所
    定のコピー情報を出力する第５の表示制御装置と、この
    第５の表示制御装置から出力された上記バンク指定信号
    に基づいて、上記第５の表示制御装置のアドレスマップ
    に格納されている上記バンク領域の画像データを上記そ
    れぞれの第２のフレームメモリに格納する第２のフレー
    ムメモリ選択手段、上記第５の表示制御装置から出力さ
    れた上記コピー情報に基づいて、上記全ての第２のフレ
    ームメモリが内部のアドレスマップに割り当て、上記外
    部からの指示により上記特定のＣＲＴに対応する第２の
    フレームメモリのバンク領域間のコピー処理を行う第２
    の描画制御部、上記第２のフレームメモリに対応して設
    けられ、上記第５の表示制御装置と上記第２の描画制御
    部からの上記第２のフレームメモリの読み出し／書き込
    み要求に対して調停を行う調停部、および上記第２のフ
    レームメモリに格納された上記画像データを上記ＣＲＴ
    に表示する表示手段を有する第５の大画面表示装置とを
    備えたグラフィック制御装置。
JP31451695A 1995-12-01 1995-12-01 グラフィック制御装置 Pending JPH09160748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31451695A JPH09160748A (ja) 1995-12-01 1995-12-01 グラフィック制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31451695A JPH09160748A (ja) 1995-12-01 1995-12-01 グラフィック制御装置

Publications (1)

Publication Number Publication Date
JPH09160748A true JPH09160748A (ja) 1997-06-20

Family

ID=18054231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31451695A Pending JPH09160748A (ja) 1995-12-01 1995-12-01 グラフィック制御装置

Country Status (1)

Country Link
JP (1) JPH09160748A (ja)

Similar Documents

Publication Publication Date Title
US6911983B2 (en) Double-buffering of pixel data using copy-on-write semantics
US5512918A (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
JPH0348370A (ja) メモリアクセス制御回路
JPH0347514B2 (ja)
JPH09245179A (ja) コンピュータグラフィックス装置
JPH079569B2 (ja) ディスプレイコントローラ及びそれを用いた図形表示装置
JPH09288477A (ja) 画像表示制御装置
US6172686B1 (en) Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay
JPH09160748A (ja) グラフィック制御装置
JP2737898B2 (ja) ベクトル描画装置
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
JPH06103456B2 (ja) ラスタ演算回路
US7327371B2 (en) Graphic controller, microcomputer and navigation system
JP2886855B2 (ja) 画像表示装置
JPH0651751A (ja) 画像表示装置
JP2901631B2 (ja) 画像処理装置
JPH0544680B2 (ja)
JPS63245716A (ja) マルチウインドウ表示装置
JPH05257793A (ja) 計算機システム
JP2555325B2 (ja) 表示装置
JPH037989A (ja) 表示データ制御方式
JPH07129460A (ja) 画像処理方法及びその装置
JPH04205678A (ja) 画像情報処理装置
KR20010100764A (ko) 화상처리장치 및 화상표시장치
JPS6373478A (ja) 表示マツプによるマルチ・ウインドウ表示方式