JPH09161025A - Ｉｃカードのクロック切替制御方法 - Google Patents
Ｉｃカードのクロック切替制御方法Info
- Publication number
- JPH09161025A JPH09161025A JP7346167A JP34616795A JPH09161025A JP H09161025 A JPH09161025 A JP H09161025A JP 7346167 A JP7346167 A JP 7346167A JP 34616795 A JP34616795 A JP 34616795A JP H09161025 A JPH09161025 A JP H09161025A
- Authority
- JP
- Japan
- Prior art keywords
- card
- clock signal
- frequency
- clock
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000012545 processing Methods 0.000 abstract description 23
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 5
- 238000001994 activation Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】
【課題】 ＩＣカード接続の際における重複処理が極力
少なくて済み、効率の良いクロック信号の切り替え制御
を行えるようにする。 【解決手段】 クロック信号発生部３は、中央制御部１
の制御に応じて、２つの周波数のいずれかのクロック信
号を発生できるようになっており、ＩＣカード１０から
のデータの読み取り又はＩＣカード１０へのデータ書き
込みが終了した後、次のＩＣカードが接続された際に
は、その直前のＩＣカードに供給されたクロック信号の
周波数で発振するように中央制御部１により制御される
ようになっている。このため、同一の周波数のクロック
信号を用いるＩＣカードを連続して接続する際には、即
座に適合するクロック信号が供給できることとなるもの
である。
少なくて済み、効率の良いクロック信号の切り替え制御
を行えるようにする。 【解決手段】 クロック信号発生部３は、中央制御部１
の制御に応じて、２つの周波数のいずれかのクロック信
号を発生できるようになっており、ＩＣカード１０から
のデータの読み取り又はＩＣカード１０へのデータ書き
込みが終了した後、次のＩＣカードが接続された際に
は、その直前のＩＣカードに供給されたクロック信号の
周波数で発振するように中央制御部１により制御される
ようになっている。このため、同一の周波数のクロック
信号を用いるＩＣカードを連続して接続する際には、即
座に適合するクロック信号が供給できることとなるもの
である。
Description
【０００１】
【発明の属する技術分野】本発明は、データ記憶媒体と
してのいわゆるＩＣカードからのデータの読み取り又は
ＩＣカードへのデータの書き込みを行うための装置にお
ける制御方法に係り、特に、ＩＣカードへ印加するクロ
ック信号の周波数切替のための制御の改善を図ったもの
に関する。
してのいわゆるＩＣカードからのデータの読み取り又は
ＩＣカードへのデータの書き込みを行うための装置にお
ける制御方法に係り、特に、ＩＣカードへ印加するクロ
ック信号の周波数切替のための制御の改善を図ったもの
に関する。
【０００２】
【従来の技術】ＩＣカードは、電気的にデータの書き込
み及び読み取りが可能なメモリ、カード全体の動作制御
のためのマイクロコンピュータ等を有し、カード状に形
成されてなるもので、その携帯性、軽量性等の利点から
近年利用の範囲が拡大されているものである。かかるＩ
Ｃカードは、ＩＣカード読取り・書込み装置からの電
源、クロック等の供給を受けることで、データの読取り
・書込みが可能となるものであるが、その供給信号に関
しては、国際標準化機構（ＩＳＯ）による国際的な標準
化がなされている（ISO/IEC7816-3参照)。
み及び読み取りが可能なメモリ、カード全体の動作制御
のためのマイクロコンピュータ等を有し、カード状に形
成されてなるもので、その携帯性、軽量性等の利点から
近年利用の範囲が拡大されているものである。かかるＩ
Ｃカードは、ＩＣカード読取り・書込み装置からの電
源、クロック等の供給を受けることで、データの読取り
・書込みが可能となるものであるが、その供給信号に関
しては、国際標準化機構（ＩＳＯ）による国際的な標準
化がなされている（ISO/IEC7816-3参照)。
【０００３】
【発明が解決しようとする課題】しかしながら、ＩＣカ
ードに使用されるクロック信号の周波数については、未
だ統一化が実現されておらず、現在、大別すると３．５
７１２MHzと、４．９１５２MHzの２つの周波数が用いら
れている。このため、ＩＣカード読取り・書込み装置と
しては、汎用性の高いものとするために、これら２つの
クロック周波数に対応可能なような構成とするものが大
半である。
ードに使用されるクロック信号の周波数については、未
だ統一化が実現されておらず、現在、大別すると３．５
７１２MHzと、４．９１５２MHzの２つの周波数が用いら
れている。このため、ＩＣカード読取り・書込み装置と
しては、汎用性の高いものとするために、これら２つの
クロック周波数に対応可能なような構成とするものが大
半である。
【０００４】このように、２種類のクロック信号周波数
に対応可能なＩＣカード読取り・書込み装置において
は、ＩＣカードへ供給するクロック信号の周波数を決定
するに際しては、まず最初に、いずれか一方のクロック
信号周波数で適合するか否かを判断し、仮に、不適合と
判断された場合には、他方のクロック信号周波数が適合
するか否かを判断するというような処理を、ＩＣカード
読取り・書込み装置にＩＣカードが接続された度毎に行
うようになっている。
に対応可能なＩＣカード読取り・書込み装置において
は、ＩＣカードへ供給するクロック信号の周波数を決定
するに際しては、まず最初に、いずれか一方のクロック
信号周波数で適合するか否かを判断し、仮に、不適合と
判断された場合には、他方のクロック信号周波数が適合
するか否かを判断するというような処理を、ＩＣカード
読取り・書込み装置にＩＣカードが接続された度毎に行
うようになっている。
【０００５】このため、例えば、使用されるＩＣカード
が、常にいずれか一方のクロック信号周波数のものだけ
である場合、また、他方のクロック信号周波数を必要と
するＩＣカードが使用されることが希である場合等にお
いても、上述のような処理が行われることとなるため、
ＩＣカード読取り・書込み装置において、最初に判断さ
れるクロック信号周波数とＩＣカードのそれとが合致す
る場合には問題ないが、異なる場合には、先に異なるク
ロック信号周波数についての判断がなされ、その後に適
合する周波数についての判断が行われることととなるた
めに、処理時間を要することとなる。したがって、特
に、大量のＩＣカードの読取り・書込みが連続して行わ
れるような際には、上述のような重複処理に起因する時
間の損失は無視できないものとなるという問題があっ
た。
が、常にいずれか一方のクロック信号周波数のものだけ
である場合、また、他方のクロック信号周波数を必要と
するＩＣカードが使用されることが希である場合等にお
いても、上述のような処理が行われることとなるため、
ＩＣカード読取り・書込み装置において、最初に判断さ
れるクロック信号周波数とＩＣカードのそれとが合致す
る場合には問題ないが、異なる場合には、先に異なるク
ロック信号周波数についての判断がなされ、その後に適
合する周波数についての判断が行われることととなるた
めに、処理時間を要することとなる。したがって、特
に、大量のＩＣカードの読取り・書込みが連続して行わ
れるような際には、上述のような重複処理に起因する時
間の損失は無視できないものとなるという問題があっ
た。
【０００６】また、ＩＣカードについて見れば、ＩＣカ
ード読取り・書込み装置により行われるいわゆる活性化
処理において、印加されるクロック信号周波数が、当該
ＩＣカードのクロック信号周波数と一致したものである
場合には問題ないが、異なる場合には、そのＩＣカード
読取り・書込み装置を用いる度毎に、最初の活性化処理
において、ＩＣカードのクロック信号周波数とは異なる
周波数のクロック信号が印加されることとなる。このた
め、ＩＣカードに用いられている半導体メモリ等の電子
部品に電気的なストレスを与えることとなり、これら電
子部品の寿命、ひいてはＩＣカードの寿命を縮めること
となり、ＩＣカードの信頼性低下を招くという問題があ
った。
ード読取り・書込み装置により行われるいわゆる活性化
処理において、印加されるクロック信号周波数が、当該
ＩＣカードのクロック信号周波数と一致したものである
場合には問題ないが、異なる場合には、そのＩＣカード
読取り・書込み装置を用いる度毎に、最初の活性化処理
において、ＩＣカードのクロック信号周波数とは異なる
周波数のクロック信号が印加されることとなる。このた
め、ＩＣカードに用いられている半導体メモリ等の電子
部品に電気的なストレスを与えることとなり、これら電
子部品の寿命、ひいてはＩＣカードの寿命を縮めること
となり、ＩＣカードの信頼性低下を招くという問題があ
った。
【０００７】本発明は、上記実状に鑑みてなされたもの
で、ＩＣカード接続の際における重複処理が極力少なく
て済み、作業効率の向上を図ることのできるＩＣカード
のクロック切替制御方法を提供するものである。また、
本発明の他の目的は、電子部品に与えるストレスが極力
少ないＩＣカードのクロック切替制御方法を提供するこ
とにある。
で、ＩＣカード接続の際における重複処理が極力少なく
て済み、作業効率の向上を図ることのできるＩＣカード
のクロック切替制御方法を提供するものである。また、
本発明の他の目的は、電子部品に与えるストレスが極力
少ないＩＣカードのクロック切替制御方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明に係るＩＣカード
のクロック切替制御方法は、複数の周波数でクロック信
号を発生可能とするＩＣカード読取り・書込み装置にお
けるＩＣカードのクロック切替制御方法であって、ＩＣ
カードの接続がなされた度毎に、その直前に接続された
ＩＣカードへ供給されたクロック信号の周波数で、クロ
ック信号を発生し、当該ＩＣカードへ供給するようにし
たものである。
のクロック切替制御方法は、複数の周波数でクロック信
号を発生可能とするＩＣカード読取り・書込み装置にお
けるＩＣカードのクロック切替制御方法であって、ＩＣ
カードの接続がなされた度毎に、その直前に接続された
ＩＣカードへ供給されたクロック信号の周波数で、クロ
ック信号を発生し、当該ＩＣカードへ供給するようにし
たものである。
【０００９】かかる構成においては、ＩＣカードへクロ
ック信号を供給する際には、その直前に処理したＩＣカ
ードへ供給したクロック信号と同一周波数のクロック信
号を供給するようにしたので、特に、同一周波数のクロ
ック信号を用いる多数のＩＣカードを連続して処理する
場合に、複数のクロック信号の中から、いずれの周波数
が適合するかをＩＣカード毎に判断するような重複した
処理を回避できることとなり、効率の良いＩＣカードの
処理が可能となる。
ック信号を供給する際には、その直前に処理したＩＣカ
ードへ供給したクロック信号と同一周波数のクロック信
号を供給するようにしたので、特に、同一周波数のクロ
ック信号を用いる多数のＩＣカードを連続して処理する
場合に、複数のクロック信号の中から、いずれの周波数
が適合するかをＩＣカード毎に判断するような重複した
処理を回避できることとなり、効率の良いＩＣカードの
処理が可能となる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃至図３を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。まず、本発明の実施の形態におけるＩＣカ
ードのクロック切替制御方法が用いられるＩＣカード読
取り・書込み装置（以下「本装置」と言う）の構成につ
いて、図１を参照しつつ説明する。
て、図１乃至図３を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。まず、本発明の実施の形態におけるＩＣカ
ードのクロック切替制御方法が用いられるＩＣカード読
取り・書込み装置（以下「本装置」と言う）の構成につ
いて、図１を参照しつつ説明する。
【００１１】本装置のいわゆるハードウェア構成は、こ
の種の従来装置と基本的に同一のものである。すなわ
ち、本装置は、ＩＣカード１０からのデータの読み込み
とＩＣカード１０へのデータの書き込みを行うもので、
中央制御部１と、電源部２と、クロック信号発生部（図
１においては「CLK 発生部」と表記）３とを具備してい
るものである。
の種の従来装置と基本的に同一のものである。すなわ
ち、本装置は、ＩＣカード１０からのデータの読み込み
とＩＣカード１０へのデータの書き込みを行うもので、
中央制御部１と、電源部２と、クロック信号発生部（図
１においては「CLK 発生部」と表記）３とを具備してい
るものである。
【００１２】中央制御部１は、本装置全体の動作を制御
するもので、後述するようなＩＣカード活性化処理等
を、この中央制御部１の図示されないメモリに記憶され
たプログラムを実行することによって行うようになって
いるものである。電源部２は、ＩＣカード１０へ供給す
るための電源電圧Ｖccを、中央制御部１からの制御に応
じて出力するようになっているものである。
するもので、後述するようなＩＣカード活性化処理等
を、この中央制御部１の図示されないメモリに記憶され
たプログラムを実行することによって行うようになって
いるものである。電源部２は、ＩＣカード１０へ供給す
るための電源電圧Ｖccを、中央制御部１からの制御に応
じて出力するようになっているものである。
【００１３】クロック信号発生部３は、ＩＣカード１０
へ印加するためのクロック信号を発生するもので、中央
制御部１の制御に応じて、２つの周波数のクロック信号
の発生が可能となっているものである。
へ印加するためのクロック信号を発生するもので、中央
制御部１の制御に応じて、２つの周波数のクロック信号
の発生が可能となっているものである。
【００１４】そして、ＩＣカード１０が接続される接続
部４には、電源部２からの電源電圧Ｖcc及びクロック信
号発生部３からのクロック信号の他、中央制御部１から
のリセット信号（図１において「RST」と表記）が出力
されるようになっていると共に、中央制御部１のＩ／Ｏ
端子（図１において「I/O」と表記）が接続されてお
り、ＩＣカード１０とのデータの授受がなされるように
なっている。
部４には、電源部２からの電源電圧Ｖcc及びクロック信
号発生部３からのクロック信号の他、中央制御部１から
のリセット信号（図１において「RST」と表記）が出力
されるようになっていると共に、中央制御部１のＩ／Ｏ
端子（図１において「I/O」と表記）が接続されてお
り、ＩＣカード１０とのデータの授受がなされるように
なっている。
【００１５】なお、上述した構成は、必要最小限の構成
であり、現実的には、さらに、ＩＣカード１０からの読
み取りデータ等の表示を行う表示部、コマンド等の入力
を行うためのキーボード、ＩＣカード１０からの読み取
り結果や書き込み結果を印刷するための印字部等を有し
て構成されたものがより好適である。
であり、現実的には、さらに、ＩＣカード１０からの読
み取りデータ等の表示を行う表示部、コマンド等の入力
を行うためのキーボード、ＩＣカード１０からの読み取
り結果や書き込み結果を印刷するための印字部等を有し
て構成されたものがより好適である。
【００１６】次に、図２及び図３を参照しつつ、本装置
の動作、特に、活性化処理の際のクロック切替制御方法
の手順について説明する。まず、ＩＣカード１０が本装
置の接続部４を介して接続されると、ＩＣカード１０へ
電源電圧Ｖccが正常に印加されたか否かが判定される
（図２のステップ１００参照）。この判定は、例えば、
電源部２の出力電流値が所定の範囲にあるか否か等の判
定により行われる。
の動作、特に、活性化処理の際のクロック切替制御方法
の手順について説明する。まず、ＩＣカード１０が本装
置の接続部４を介して接続されると、ＩＣカード１０へ
電源電圧Ｖccが正常に印加されたか否かが判定される
（図２のステップ１００参照）。この判定は、例えば、
電源部２の出力電流値が所定の範囲にあるか否か等の判
定により行われる。
【００１７】そして、正常に印加されていないと判定さ
れた場合（ＹＥＳの場合）には、エラービットがクリア
されて、電源電圧Ｖccの印加が正常になされなかったこ
とに対応する予め定めれた所定のデータが、中央制御部
１のＩ／Ｏ端子から出力され、接続部４を介してＩＣカ
ード１０へ送信されて、この活性化処理が終了すること
となる（図２のステップ１１６，１１８及び図３参
照）。なお、エラービットは、異常発生の有無を識別す
るために定められたもので、中央制御部１の図示されな
いメモリに格納されるようになっているものである。
れた場合（ＹＥＳの場合）には、エラービットがクリア
されて、電源電圧Ｖccの印加が正常になされなかったこ
とに対応する予め定めれた所定のデータが、中央制御部
１のＩ／Ｏ端子から出力され、接続部４を介してＩＣカ
ード１０へ送信されて、この活性化処理が終了すること
となる（図２のステップ１１６，１１８及び図３参
照）。なお、エラービットは、異常発生の有無を識別す
るために定められたもので、中央制御部１の図示されな
いメモリに格納されるようになっているものである。
【００１８】一方、電源電圧Ｖccの印加が正常と判定さ
れた場合（ＮＯの場合）には、ＩＣカード１０が、本装
置に完全に接続された状態か否かが判定され（図２のス
テップ１０２参照）、ＩＣカード１０が完全に接続され
ていないと判定された場合（ＮＯの場合）には、ＩＣカ
ード１０の接続不完全に対応する予め定められた所定の
データが、ＩＣカード１０へ送信されて、処理が終了す
ることとなる（図２のステップ１２０及び図３参照）。
れた場合（ＮＯの場合）には、ＩＣカード１０が、本装
置に完全に接続された状態か否かが判定され（図２のス
テップ１０２参照）、ＩＣカード１０が完全に接続され
ていないと判定された場合（ＮＯの場合）には、ＩＣカ
ード１０の接続不完全に対応する予め定められた所定の
データが、ＩＣカード１０へ送信されて、処理が終了す
ることとなる（図２のステップ１２０及び図３参照）。
【００１９】一方、ＩＣカード１０の接続が正常と判定
された場合（ＹＥＳの場合）には、前回のＩＣカード接
続の際に、そのＩＣカードに印加されたクロック信号の
周波数が、本装置により出力可能な２つの周波数のいず
れであったかが、中央制御部１の図示されないメモリに
記憶された前回使用されたクロック信号の周波数情報か
ら判断されることとなる（図２のステップ１０４参
照）。
された場合（ＹＥＳの場合）には、前回のＩＣカード接
続の際に、そのＩＣカードに印加されたクロック信号の
周波数が、本装置により出力可能な２つの周波数のいず
れであったかが、中央制御部１の図示されないメモリに
記憶された前回使用されたクロック信号の周波数情報か
ら判断されることとなる（図２のステップ１０４参
照）。
【００２０】そして、クロック信号発生部３から前回の
クロック信号の周波数で、クロック信号が出力されるべ
く、中央制御部１から制御信号が出力され、クロック信
号発生部３は、前回使用の周波数で発振することとなる
（図２のステップ１０６）。続いて、ＩＣカード１０に
対して中央制御部１からリセット信号が出力されて、Ｉ
Ｃカード１０は、電源供給がなされると共にリセット状
態（パワーオンリセット）とされる（図２のステップ１
０８参照）。
クロック信号の周波数で、クロック信号が出力されるべ
く、中央制御部１から制御信号が出力され、クロック信
号発生部３は、前回使用の周波数で発振することとなる
（図２のステップ１０６）。続いて、ＩＣカード１０に
対して中央制御部１からリセット信号が出力されて、Ｉ
Ｃカード１０は、電源供給がなされると共にリセット状
態（パワーオンリセット）とされる（図２のステップ１
０８参照）。
【００２１】パワーオンリセットがなされた後は、電源
電圧Ｖccが正常であるか否かが判断され（図２のステッ
プ１１０参照）、異常であると判断された場合（ＮＯの
場合）には、電源電圧Ｖccが異常であることに対応する
予め定めれた所定のデータが、中央制御部１のＩ／Ｏ端
子から出力され、接続部４を介してＩＣカード１０へ送
信されて、この活性化処理が終了することとなる（図２
のステップ１２２及び図３参照）。
電圧Ｖccが正常であるか否かが判断され（図２のステッ
プ１１０参照）、異常であると判断された場合（ＮＯの
場合）には、電源電圧Ｖccが異常であることに対応する
予め定めれた所定のデータが、中央制御部１のＩ／Ｏ端
子から出力され、接続部４を介してＩＣカード１０へ送
信されて、この活性化処理が終了することとなる（図２
のステップ１２２及び図３参照）。
【００２２】一方、電源電圧Ｖccが正常と判断された場
合（ＹＥＳの場合）には、ＩＣカード１０からの初期応
答データ（Answer to Reset）が正常か否かが判断され
ることとなる（図２のステップ１１２参照）。そして、
初期応答データ（図２においては「ＡＴＲ」と表記）が
正常であると判断された場合（ＹＥＳの場合）には、本
装置からＩＣカード１０に対して、ＡＴＲデータと称さ
れる所定のデータが送信され、一連の活性化処理が終了
することとなる（図２のステップ１２４参照）。
合（ＹＥＳの場合）には、ＩＣカード１０からの初期応
答データ（Answer to Reset）が正常か否かが判断され
ることとなる（図２のステップ１１２参照）。そして、
初期応答データ（図２においては「ＡＴＲ」と表記）が
正常であると判断された場合（ＹＥＳの場合）には、本
装置からＩＣカード１０に対して、ＡＴＲデータと称さ
れる所定のデータが送信され、一連の活性化処理が終了
することとなる（図２のステップ１２４参照）。
【００２３】また、ステップ１１２において、ＡＴＲ異
常と判断された場合（ＮＯの場合）には、上述したステ
ップ１０８乃至１１２までの一連の処理が３回繰り返さ
れたか否かが判断され、未だ３回繰り返されていないと
判断された場合（ＮＯの場合）には、先のステップ１０
８に戻り、当該ステップ以降の各処理が繰り返されるこ
ととなる一方、３回繰り返されたと判断された場合（Ｙ
ＥＳの場合）には、クロック信号の周波数の切り替えが
行われることとなる（図３のステップ１２６参照）。
常と判断された場合（ＮＯの場合）には、上述したステ
ップ１０８乃至１１２までの一連の処理が３回繰り返さ
れたか否かが判断され、未だ３回繰り返されていないと
判断された場合（ＮＯの場合）には、先のステップ１０
８に戻り、当該ステップ以降の各処理が繰り返されるこ
ととなる一方、３回繰り返されたと判断された場合（Ｙ
ＥＳの場合）には、クロック信号の周波数の切り替えが
行われることとなる（図３のステップ１２６参照）。
【００２４】すなわち、ステップ１０８乃至１１２の一
連の処理を３回繰り返しても、ＡＴＲ異常と判断される
のは、ＩＣカード１０に供給されるクロック信号の周波
数が適合していないものとして、最初に印加したクロッ
ク信号の周波数とは別の、すなわち、本装置が有する他
方の周波数のクロック信号がクロック信号発生部３によ
り発生されることとなる。
連の処理を３回繰り返しても、ＡＴＲ異常と判断される
のは、ＩＣカード１０に供給されるクロック信号の周波
数が適合していないものとして、最初に印加したクロッ
ク信号の周波数とは別の、すなわち、本装置が有する他
方の周波数のクロック信号がクロック信号発生部３によ
り発生されることとなる。
【００２５】クロック信号の周波数が切り替えられた後
は、基本的には、先のステップ１０８乃至１１２及びス
テップ１２２，１２４の各処理と同様の処理が実行され
ることとなる。すなわち、パワーオンリセット（図３の
ステップ１２８参照）、電源電圧Ｖccが正常か否かの判
断（図３のステップ１３０参照）、ＡＴＲが正常か否か
の判断（図３のステップ１３２参照）が、それぞれ行わ
れ、ＡＴＲ異常と判断された場合（ＮＯの場合）には、
さらに、これら一連の処理が３回行われたか否かの判断
が行われるようになっている（図３のステップ１３４参
照）。
は、基本的には、先のステップ１０８乃至１１２及びス
テップ１２２，１２４の各処理と同様の処理が実行され
ることとなる。すなわち、パワーオンリセット（図３の
ステップ１２８参照）、電源電圧Ｖccが正常か否かの判
断（図３のステップ１３０参照）、ＡＴＲが正常か否か
の判断（図３のステップ１３２参照）が、それぞれ行わ
れ、ＡＴＲ異常と判断された場合（ＮＯの場合）には、
さらに、これら一連の処理が３回行われたか否かの判断
が行われるようになっている（図３のステップ１３４参
照）。
【００２６】また、電源電圧Ｖccが異常と判断された場
合（ＮＯの場合）には、電源電圧Ｖccが異常であること
に対応する予め定めれた所定のデータが、中央制御部１
のＩ／Ｏ端子から出力され、接続部４を介してＩＣカー
ド１０へ送信されて、この活性化処理が終了することと
なる（図３のステップ１４０参照）。また、ＡＴＲ正常
であると判断された場合（ＹＥＳの場合）には、先のス
テップ１２６で切り替えられたクロック信号の周波数が
ＩＣカード１０に適合するものとして、ＩＣカード１０
に対し、ＡＴＲデータと称される所定のデータが送信さ
れ、一連の活性化処理が終了することとなる（図３のス
テップ１４２参照）。
合（ＮＯの場合）には、電源電圧Ｖccが異常であること
に対応する予め定めれた所定のデータが、中央制御部１
のＩ／Ｏ端子から出力され、接続部４を介してＩＣカー
ド１０へ送信されて、この活性化処理が終了することと
なる（図３のステップ１４０参照）。また、ＡＴＲ正常
であると判断された場合（ＹＥＳの場合）には、先のス
テップ１２６で切り替えられたクロック信号の周波数が
ＩＣカード１０に適合するものとして、ＩＣカード１０
に対し、ＡＴＲデータと称される所定のデータが送信さ
れ、一連の活性化処理が終了することとなる（図３のス
テップ１４２参照）。
【００２７】一方、ステップ１３４において、ステップ
１２８乃至１３２の各処理が３回繰り返されたと判断さ
れた場合（ＹＥＳの場合）には、再度クロック信号の周
波数の切り替えが行われ、ステップ１０６（図２参照）
において最初に印加されたクロック信号の周波数となり
（図３のステップ１３６参照）、続いて、ＩＣカード１
０に対して所定のデータが送信され一連の処理が終了す
ることとなる（図３のステップ１３８参照）。
１２８乃至１３２の各処理が３回繰り返されたと判断さ
れた場合（ＹＥＳの場合）には、再度クロック信号の周
波数の切り替えが行われ、ステップ１０６（図２参照）
において最初に印加されたクロック信号の周波数となり
（図３のステップ１３６参照）、続いて、ＩＣカード１
０に対して所定のデータが送信され一連の処理が終了す
ることとなる（図３のステップ１３８参照）。
【００２８】ここで、ステップ１３８の実行によりＩＣ
カード１０に送信されるデータは、本装置によりＩＣカ
ード１０に印加されたクロック信号の周波数が、いずれ
もＩＣカード１０に適合しなかったことに対応して送信
されるもので、ＩＣカード１０からのデータの読み込み
を中止するために必要な予め定められたデータである。
カード１０に送信されるデータは、本装置によりＩＣカ
ード１０に印加されたクロック信号の周波数が、いずれ
もＩＣカード１０に適合しなかったことに対応して送信
されるもので、ＩＣカード１０からのデータの読み込み
を中止するために必要な予め定められたデータである。
【００２９】上述したように、本装置においては、直前
のＩＣカード接続におけるクロック信号の周波数を、次
のＩＣカードの接続の際に最初に印加するようにしたの
で、特に、クロック信号の周波数が同一のＩＣカード
を、多数連続して処理するような場合に、従来と異な
り、最初に周波数の異なるクロック信号が適合するか否
かの判断を行った後に、本来の周波数についての判断を
行うような処理を各ＩＣカード毎に行うこととなる、い
わゆる重複処理を回避することができ、処理時間の短縮
化、作業の効率化となるものである。
のＩＣカード接続におけるクロック信号の周波数を、次
のＩＣカードの接続の際に最初に印加するようにしたの
で、特に、クロック信号の周波数が同一のＩＣカード
を、多数連続して処理するような場合に、従来と異な
り、最初に周波数の異なるクロック信号が適合するか否
かの判断を行った後に、本来の周波数についての判断を
行うような処理を各ＩＣカード毎に行うこととなる、い
わゆる重複処理を回避することができ、処理時間の短縮
化、作業の効率化となるものである。
【００３０】なお、上述した発明の実施の形態において
は、ＩＣカード読取り・書込み装置が２つの周波数でク
ロック信号の発生が可能な場合について説明したが、発
生可能なクロック信号の周波数は、２つに限定される必
要はなく、３つ以上の場合であっても、本発明に係るＩ
Ｃカードのクロック切替制御方法を同様に適用できるこ
とは勿論である。
は、ＩＣカード読取り・書込み装置が２つの周波数でク
ロック信号の発生が可能な場合について説明したが、発
生可能なクロック信号の周波数は、２つに限定される必
要はなく、３つ以上の場合であっても、本発明に係るＩ
Ｃカードのクロック切替制御方法を同様に適用できるこ
とは勿論である。
【００３１】
【発明の効果】以上、述べたように、本発明によれば、
複数のクロック信号の中からＩＣカードに適合するクロ
ック信号を判断・選択して供給する場合に、無駄な処理
を極力行う必要がないように構成することにより、ＩＣ
カードへクロック信号を供給する際、その直前に処理さ
れたＩＣカードの場合と同一の周波数のクロック信号が
最初に印加するので、特に、同一のクロック信号を用い
るＩＣカードを多数処理する場合には、従来と異なり、
周波数の異なるクロック信号が最初に印加されるような
無駄な処理を回避することができ、クロック信号切り替
え処理の効率化、さらには、作業の効率化が図れる。
複数のクロック信号の中からＩＣカードに適合するクロ
ック信号を判断・選択して供給する場合に、無駄な処理
を極力行う必要がないように構成することにより、ＩＣ
カードへクロック信号を供給する際、その直前に処理さ
れたＩＣカードの場合と同一の周波数のクロック信号が
最初に印加するので、特に、同一のクロック信号を用い
るＩＣカードを多数処理する場合には、従来と異なり、
周波数の異なるクロック信号が最初に印加されるような
無駄な処理を回避することができ、クロック信号切り替
え処理の効率化、さらには、作業の効率化が図れる。
【００３２】また、ＩＣカードに不適合なクロック信号
が印加される確率を少なくすることができるので、ＩＣ
カード内部の電子部品へのストレスを減らし、ＩＣカー
ドの長寿命化に寄与することができ、さらには、ＩＣカ
ードの信頼性向上を図ることが可能となるものである。
が印加される確率を少なくすることができるので、ＩＣ
カード内部の電子部品へのストレスを減らし、ＩＣカー
ドの長寿命化に寄与することができ、さらには、ＩＣカ
ードの信頼性向上を図ることが可能となるものである。
【図１】本発明の実施の形態におけるＩＣカードのクロ
ック切替制御方法が用いられるＩＣカード読取り・書込
み装置の構成例を示す構成図である。
ック切替制御方法が用いられるＩＣカード読取り・書込
み装置の構成例を示す構成図である。
【図２】図１に示されたＩＣカード読取り・書込み装置
におけるＩＣカードの活性化処理の手順を示すフローチ
ャートである。
におけるＩＣカードの活性化処理の手順を示すフローチ
ャートである。
【図３】図１に示されたＩＣカード読取り・書込み装置
におけるＩＣカードの活性化処理の手順を示すフローチ
ャートである。
におけるＩＣカードの活性化処理の手順を示すフローチ
ャートである。
１…中央制御部 ２…電源部 ３…クロック信号発生部 ４…接続部
Claims (2)
- 【請求項１】 複数の周波数でクロック信号を発生可能
とするＩＣカード読取り・書込み装置におけるＩＣカー
ドのクロック切替制御方法であって、ＩＣカードの接続
がなされた度毎に、その直前に接続されたＩＣカードへ
供給されたクロック信号の周波数で、クロック信号を発
生し、当該ＩＣカードへ供給することを特徴とするＩＣ
カードのクロック切替制御方法。 - 【請求項２】 ＩＣカードへ最初に供給したクロック信
号の周波数が不適合と判断された場合に、他の周波数の
クロック信号を順次発生して、供給することを特徴とす
る請求項１記載のＩＣカードのクロック切替制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34616795A JP3691890B2 (ja) | 1995-12-12 | 1995-12-12 | Ｉｃカードのクロック切替制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34616795A JP3691890B2 (ja) | 1995-12-12 | 1995-12-12 | Ｉｃカードのクロック切替制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09161025A true JPH09161025A (ja) | 1997-06-20 |
| JP3691890B2 JP3691890B2 (ja) | 2005-09-07 |
Family
ID=18381573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34616795A Expired - Fee Related JP3691890B2 (ja) | 1995-12-12 | 1995-12-12 | Ｉｃカードのクロック切替制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3691890B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004693A (ja) * | 2003-06-16 | 2005-01-06 | Mitsubishi Electric Corp | Ｉｃカードリーダライタ |
-
1995
- 1995-12-12 JP JP34616795A patent/JP3691890B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004693A (ja) * | 2003-06-16 | 2005-01-06 | Mitsubishi Electric Corp | Ｉｃカードリーダライタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3691890B2 (ja) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100320829B1 (ko) | 대규모 메모리용 ｂｉｓｔ 회로 | |
| US6754797B2 (en) | Address converter apparatus and method to support various kinds of memory chips and application system thereof | |
| US5946250A (en) | Memory testing apparatus | |
| JP3691890B2 (ja) | Ｉｃカードのクロック切替制御方法 | |
| CN119763642A (zh) | 基于32位mcu的sram自测系统及测试方法 | |
| JP2005234935A (ja) | 情報記憶装置 | |
| JP2001273794A (ja) | フェイル前情報取得回路およびその取得方法 | |
| JPH033200A (ja) | 半導体記憶装置 | |
| EP0788060B1 (en) | A portable terminal apparatus for an IC card for supplying a power source voltage in a predetermined timing | |
| JP2000339229A (ja) | メモリテスト回路 | |
| US5293572A (en) | Testing system of computer by generation of an asynchronous pseudo-fault | |
| US7273182B2 (en) | Data storage medium having a test mode | |
| JP2859184B2 (ja) | フィールドプログラマブルゲートアレイ | |
| JP3344453B2 (ja) | Ｉｃカードリーダライタ | |
| JP2794717B2 (ja) | ディジタル素子モデリング装置 | |
| JP3001012B2 (ja) | メモリ試験装置 | |
| JPH0810724B2 (ja) | ゲ−トアレイ及びメモリを有する半導体集積回路装置 | |
| JPH11203899A (ja) | 半導体集積回路 | |
| JPH0935011A (ja) | 情報処理端末装置 | |
| JP2000009816A (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
| JP2000242517A (ja) | 半導体記憶装置 | |
| JPH0697395B2 (ja) | 電子楽器 | |
| JPH0573429A (ja) | メモリ診断方式 | |
| JPH01261753A (ja) | メモリテスト回路 | |
| JPH0573437A (ja) | メモリパリテイ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040517 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040723 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040827 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |