JPH09161302A - 半導体レーザ制御回路及びその制御方法 - Google Patents
半導体レーザ制御回路及びその制御方法Info
- Publication number
- JPH09161302A JPH09161302A JP7324568A JP32456895A JPH09161302A JP H09161302 A JPH09161302 A JP H09161302A JP 7324568 A JP7324568 A JP 7324568A JP 32456895 A JP32456895 A JP 32456895A JP H09161302 A JPH09161302 A JP H09161302A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- sector
- setting
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Head (AREA)
Abstract
(57)【要約】
【課題】従来の技術では記録補償波形（ライト電流波
形）を実現するためには、ＡＬＰＣ領域において、全て
の回路構成の部品に広帯域対応が必要であり且つ、それ
ぞれ３回路設けて３値のパワー設定を行わなければなら
ず、安価で実現することは難しかった。 【解決手段】本発明は、半導体レーザを受光して検出さ
れた検出電圧信号を、予め定めた基準となる複数の任意
の指示電圧のいずれかに比較演算し、その結果に基づ
き、半導体レーザを駆動するための出力電流値の設定を
１つのセクタにつき、該セクタ前部の設けられた記録パ
ワーチェック部（ＡＬＰＣ領域）内で１つの前記出力電
流値を設定することを、順次、セクタ毎に若しくは１つ
飛ばしのセクタ毎に行う半導体レーザ制御回路及びその
制御方法である。
形）を実現するためには、ＡＬＰＣ領域において、全て
の回路構成の部品に広帯域対応が必要であり且つ、それ
ぞれ３回路設けて３値のパワー設定を行わなければなら
ず、安価で実現することは難しかった。 【解決手段】本発明は、半導体レーザを受光して検出さ
れた検出電圧信号を、予め定めた基準となる複数の任意
の指示電圧のいずれかに比較演算し、その結果に基づ
き、半導体レーザを駆動するための出力電流値の設定を
１つのセクタにつき、該セクタ前部の設けられた記録パ
ワーチェック部（ＡＬＰＣ領域）内で１つの前記出力電
流値を設定することを、順次、セクタ毎に若しくは１つ
飛ばしのセクタ毎に行う半導体レーザ制御回路及びその
制御方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザを用
いて光デイスク等の光記憶媒体に情報を記録・再生する
装置に係り、特に半導体レーザ素子の駆動を制御する半
導体レーザ制御回路に関する。
いて光デイスク等の光記憶媒体に情報を記録・再生する
装置に係り、特に半導体レーザ素子の駆動を制御する半
導体レーザ制御回路に関する。
【０００２】
【従来の技術】一般に、光ディスク等に情報を高密度に
記録する一方式として、マークエッジ記録方式が周知と
なっている。このマークエッジ記録方式においては、通
常のパルス波形によるレーザ駆動電流で記録を行うと、
記録マーク形状が熱の蓄積効果により涙滴状に歪むとい
う問題があり、特に記録マーク長をデータとするマーク
エッジ記録では再生時のエラー増加の原因となってい
る。
記録する一方式として、マークエッジ記録方式が周知と
なっている。このマークエッジ記録方式においては、通
常のパルス波形によるレーザ駆動電流で記録を行うと、
記録マーク形状が熱の蓄積効果により涙滴状に歪むとい
う問題があり、特に記録マーク長をデータとするマーク
エッジ記録では再生時のエラー増加の原因となってい
る。
【０００３】その対策として、図３の信号ｊに示す様な
情報を幾つかのパターンのレーザパワーを組み合わせた
波形で記録する記録波形補償（多値記録）方式が提案さ
れている。
情報を幾つかのパターンのレーザパワーを組み合わせた
波形で記録する記録波形補償（多値記録）方式が提案さ
れている。
【０００４】この記録波形補償方式を実現する半導体レ
ーザ制御回路としては、特開平２−６８７３６号公報が
提案されている。この構成は、図５に示すように、それ
ぞれの一端の入力端に光検出器ＰＤで受光し電圧に変換
された光パワー制御誤差信号電圧が入力され、それぞれ
の他端の入力端には、基準電圧が入力された第１，第
２，第３のオペアンプと、前記各オペアンプの出力を所
定のサンプルゲート信号により制御するサンプル／ホー
ルド回路と、各サンプルホールド回路の出力側に接続さ
れた電源とにより形成された出力波形を発光する発光素
子（ＬＤ）とで構成される。図６には、これらの部位の
信号波形を示している。
ーザ制御回路としては、特開平２−６８７３６号公報が
提案されている。この構成は、図５に示すように、それ
ぞれの一端の入力端に光検出器ＰＤで受光し電圧に変換
された光パワー制御誤差信号電圧が入力され、それぞれ
の他端の入力端には、基準電圧が入力された第１，第
２，第３のオペアンプと、前記各オペアンプの出力を所
定のサンプルゲート信号により制御するサンプル／ホー
ルド回路と、各サンプルホールド回路の出力側に接続さ
れた電源とにより形成された出力波形を発光する発光素
子（ＬＤ）とで構成される。図６には、これらの部位の
信号波形を示している。
【０００５】
【発明が解決しようとする課題】しかし、前述した公報
に記載される従来の回路構成は、図５に示した回路構成
により図６に示す様なセクタ内のプリフォーマット領域
とＭＯ領域の間に設けられたＡＬＰＣ領域においてテス
ト発光を行い、パワー設定を行う必要がある。
に記載される従来の回路構成は、図５に示した回路構成
により図６に示す様なセクタ内のプリフォーマット領域
とＭＯ領域の間に設けられたＡＬＰＣ領域においてテス
ト発光を行い、パワー設定を行う必要がある。
【０００６】このＡＬＰＣ領域とは、記録時の光のパワ
ーのレベルを知ることができる領域であり、データの読
み出し前に、読み出すための光（レーザ）のレベルを設
定する区間である。以下、記録パワーチェック部と称す
る。
ーのレベルを知ることができる領域であり、データの読
み出し前に、読み出すための光（レーザ）のレベルを設
定する区間である。以下、記録パワーチェック部と称す
る。
【０００７】従って、この回路構成により、図３の信号
ｊに示す様な記録補償波形（ライト電流波形）を実現す
るためには、上記ＡＬＰＣ領域において、それぞれ３値
のパワー設定を行わなければならない。
ｊに示す様な記録補償波形（ライト電流波形）を実現す
るためには、上記ＡＬＰＣ領域において、それぞれ３値
のパワー設定を行わなければならない。
【０００８】従来では、このような１値のみの記録パワ
ーを用いた単穴記録方式により上記の様にＡＬＰＣ領域
でパワー設定を行うことで十分可能であった。しかし、
情報の多量化に伴う高密度記録（長穴記録方式及びＺ−
ＣＡＶ記録）においては、高密度記録可能なディスクに
図５に示した方式を適用すると、このＡＬＰＣ領域は、
１３０mm径の２．６ＧＢ光磁気ディスク規格（ＳＣ２３
／ＷＧ２Ｎ７７６）によれば、６Byte( ７２channel bi
ts）しか存在しない。
ーを用いた単穴記録方式により上記の様にＡＬＰＣ領域
でパワー設定を行うことで十分可能であった。しかし、
情報の多量化に伴う高密度記録（長穴記録方式及びＺ−
ＣＡＶ記録）においては、高密度記録可能なディスクに
図５に示した方式を適用すると、このＡＬＰＣ領域は、
１３０mm径の２．６ＧＢ光磁気ディスク規格（ＳＣ２３
／ＷＧ２Ｎ７７６）によれば、６Byte( ７２channel bi
ts）しか存在しない。
【０００９】このような規格において、ディスクの回転
数を３６００ｒｐｍとした場合、Ｚ−ＣＡＶディスク最
外周ゾーン（３３Bands ／１０２４-bytesectors） に
おけるchannel クロック周波数は、６７［ＭＨｚ］に至
り、ＡＬＰＣ領域の通過時間は、１．０７５［μsec ］
となる。
数を３６００ｒｐｍとした場合、Ｚ−ＣＡＶディスク最
外周ゾーン（３３Bands ／１０２４-bytesectors） に
おけるchannel クロック周波数は、６７［ＭＨｚ］に至
り、ＡＬＰＣ領域の通過時間は、１．０７５［μsec ］
となる。
【００１０】このＡＬＰＣ領域において、図３の信号ｊ
に示すような３値のパワー設定を完了する為には、１値
のパワー設定を約３００［ｎsec]( 〓１．０７５［μse
c ］／３）で行われなければならない。
に示すような３値のパワー設定を完了する為には、１値
のパワー設定を約３００［ｎsec]( 〓１．０７５［μse
c ］／３）で行われなければならない。
【００１１】これを±１％程度の精度で実現するために
は、図５ に示す構成では、１チャンネル当たりの半導
体レーザＡＰＣ（Auto Power Control）ループの帯域と
して１７［ＭＨｚ］以上（１７［ＭＨｚ］〓（３００
［ｎsec ］／５）-1）の帯域が要求される。これは、現
状の光ディスク記録再生装置におけるＲＦの帯域にも相
当する。
は、図５ に示す構成では、１チャンネル当たりの半導
体レーザＡＰＣ（Auto Power Control）ループの帯域と
して１７［ＭＨｚ］以上（１７［ＭＨｚ］〓（３００
［ｎsec ］／５）-1）の帯域が要求される。これは、現
状の光ディスク記録再生装置におけるＲＦの帯域にも相
当する。
【００１２】従って、半導体レーザモニタ用光検出器、
電流・電圧変換回路、演算回路、サンプル／ホールド回
路全てに、これら帯域を実現する広帯域対応の部品を用
意する必要がある。しかも、これら広帯域を実現する回
路が各出力値ごとに３つの回路が必要となる。従って、
上記方式回路を安価で実現することは難しい。
電流・電圧変換回路、演算回路、サンプル／ホールド回
路全てに、これら帯域を実現する広帯域対応の部品を用
意する必要がある。しかも、これら広帯域を実現する回
路が各出力値ごとに３つの回路が必要となる。従って、
上記方式回路を安価で実現することは難しい。
【００１３】そこで本発明は、パワー設定を複数のセク
タに分けて行ない、簡単かつ低帯域な回路構成で多値記
録可能な半導体レーザ制御回路を提供することを目的と
する。
タに分けて行ない、簡単かつ低帯域な回路構成で多値記
録可能な半導体レーザ制御回路を提供することを目的と
する。
【００１４】
【課題を解決するための手段】本発明は上記目的を達成
するために、半導体レーザの出力光を検出する光検出手
段と、前記光検出手段が検出した電流信号を電圧信号に
変換する電流−電圧変換手段とむ、それぞれに基準とな
る複数の任意の指示電圧を生成する指示電圧生成手段
と、それぞれの前記指示電圧に基づき、前記電流−電圧
変換手段に変換された電圧と比較演算する演算手段と、
前記演算手段で演算した結果をサンプルホールドする保
持手段と、前記保持手段からの出力信号に基づき、半導
体レーザを駆動するための出力電流値が設定される複数
の電流ドライバー手段と、記録媒体に記憶するデータに
応じて、前記ドライバー手段を切り替えるスイッチ手段
とを有し、１つのセクタにつき、前記複数の電流ドライ
バ手段のうちの１つの電流ドライバー手段の出力電流値
の設定を順次行う半導体レーザ制御回路を提供する。
するために、半導体レーザの出力光を検出する光検出手
段と、前記光検出手段が検出した電流信号を電圧信号に
変換する電流−電圧変換手段とむ、それぞれに基準とな
る複数の任意の指示電圧を生成する指示電圧生成手段
と、それぞれの前記指示電圧に基づき、前記電流−電圧
変換手段に変換された電圧と比較演算する演算手段と、
前記演算手段で演算した結果をサンプルホールドする保
持手段と、前記保持手段からの出力信号に基づき、半導
体レーザを駆動するための出力電流値が設定される複数
の電流ドライバー手段と、記録媒体に記憶するデータに
応じて、前記ドライバー手段を切り替えるスイッチ手段
とを有し、１つのセクタにつき、前記複数の電流ドライ
バ手段のうちの１つの電流ドライバー手段の出力電流値
の設定を順次行う半導体レーザ制御回路を提供する。
【００１５】さらに半導体レーザを受光して検出された
検出電圧信号を、予め定めた基準となる複数の任意の指
示電圧のいずれかに比較演算し、その結果に基づき、半
導体レーザを駆動するための出力電流値の設定を１つの
セクタにつき、該セクタ前部の設けられた記録パワーチ
ェック部内で１つの前記出力電流値を設定することを、
順次、セクタ毎に若しくは１つ飛ばしのセクタ毎に行う
半導体レーザ制御方法を提供する。
検出電圧信号を、予め定めた基準となる複数の任意の指
示電圧のいずれかに比較演算し、その結果に基づき、半
導体レーザを駆動するための出力電流値の設定を１つの
セクタにつき、該セクタ前部の設けられた記録パワーチ
ェック部内で１つの前記出力電流値を設定することを、
順次、セクタ毎に若しくは１つ飛ばしのセクタ毎に行う
半導体レーザ制御方法を提供する。
【００１６】以上のような構成の半導体レーザ制御回路
及びその制御方法は、１つのセクタで設定を行う電流ド
ライバを１つに限る事により、比較的低速動作の安価な
部品で構成されつつ、設定の時間的余裕が増加され、連
続したセクタで電流ドライバの設定を行う事により、総
設定時間が短縮される。さらに、１セクタ飛びに電流ド
ライバの設定を行う事により、設定の時間的余裕が増加
される。
及びその制御方法は、１つのセクタで設定を行う電流ド
ライバを１つに限る事により、比較的低速動作の安価な
部品で構成されつつ、設定の時間的余裕が増加され、連
続したセクタで電流ドライバの設定を行う事により、総
設定時間が短縮される。さらに、１セクタ飛びに電流ド
ライバの設定を行う事により、設定の時間的余裕が増加
される。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。図１には、本発明によ
る第１の実施形態としての半導体レーザ制御回路の構成
例を示し、図２には、動作を説明するための各部位の信
号のタイミングチャートを示し、説明する。
施形態について詳細に説明する。図１には、本発明によ
る第１の実施形態としての半導体レーザ制御回路の構成
例を示し、図２には、動作を説明するための各部位の信
号のタイミングチャートを示し、説明する。
【００１８】この半導体レーザ制御回路は、半導体レー
ザの出力光を検出する光検出器（ＰＤ）１と、前記光検
出器１の出力電流を電圧に変換する電流−電圧変換器２
と、複数の基準電位（後述する電流ドライバの出力電流
を目標値にするための指示電圧）を生成するＣＰＵ３
と、前記ＣＰＵ３で生成された指示電圧をアナログ信号
に変換するＤ／Ａコンバータ４と、変換された複数の指
示信号と前記電流−電圧変換器２により変換された電圧
とで比較演算を行う演算器５と、演算器５によるそれぞ
れの演算結果を一時的に保持する複数のサンプル／ホー
ルド回路（Ｓ／Ｈ回路）６，７，８と、前記サンプル／
ホールド回路６，７，８の各出力に基づき、それぞれに
出力電流値が設定される複数の電流ドライバ９，１０，
１１と、前記電流ドライバ９，１０，１１のそれぞれの
出力のタイミング動作を制御する変調器１２と、各電流
ドライバ９，１０，１１のそれぞれの出力に基づく発光
動作を行う発光素子（ＬＤ）１３とで構成される。
ザの出力光を検出する光検出器（ＰＤ）１と、前記光検
出器１の出力電流を電圧に変換する電流−電圧変換器２
と、複数の基準電位（後述する電流ドライバの出力電流
を目標値にするための指示電圧）を生成するＣＰＵ３
と、前記ＣＰＵ３で生成された指示電圧をアナログ信号
に変換するＤ／Ａコンバータ４と、変換された複数の指
示信号と前記電流−電圧変換器２により変換された電圧
とで比較演算を行う演算器５と、演算器５によるそれぞ
れの演算結果を一時的に保持する複数のサンプル／ホー
ルド回路（Ｓ／Ｈ回路）６，７，８と、前記サンプル／
ホールド回路６，７，８の各出力に基づき、それぞれに
出力電流値が設定される複数の電流ドライバ９，１０，
１１と、前記電流ドライバ９，１０，１１のそれぞれの
出力のタイミング動作を制御する変調器１２と、各電流
ドライバ９，１０，１１のそれぞれの出力に基づく発光
動作を行う発光素子（ＬＤ）１３とで構成される。
【００１９】次に図２を参照して、この様に構成された
半導体レーザ制御回路の動作について説明する。図２に
おいて、各信号ａ，ｂ，ｃは、それぞれ電流ドライバ
９，１０，１１の出力波形を示し、各信号ａ´，ｂ´，
ｃ´は、サンプル／ホールド回路６，７，８の出力波形
を示している。さらに各信号ｄ，ｅ，ｆは、変調器１２
から電流ドライバ９，１０，１１をオン／オフする制御
信号であり、各信号ｄ，ｅ，ｆが“Ｈ”の時、それぞれ
に電流ドライバはオンし、“Ｌ”の時、それぞれにオフ
となる。
半導体レーザ制御回路の動作について説明する。図２に
おいて、各信号ａ，ｂ，ｃは、それぞれ電流ドライバ
９，１０，１１の出力波形を示し、各信号ａ´，ｂ´，
ｃ´は、サンプル／ホールド回路６，７，８の出力波形
を示している。さらに各信号ｄ，ｅ，ｆは、変調器１２
から電流ドライバ９，１０，１１をオン／オフする制御
信号であり、各信号ｄ，ｅ，ｆが“Ｈ”の時、それぞれ
に電流ドライバはオンし、“Ｌ”の時、それぞれにオフ
となる。
【００２０】そしてセクタｎのＡＬＰＣ領域（前述した
記録パワーチェック部）では、前記ＣＰＵ３は、Ｄ／Ａ
コンバータ４を通じて演算器５に電流ドライバ９の出力
電流を目標値にするための指示電圧を出力する。この演
算器５における演算結果に従って、電流ドライバ９に対
してサンプル／ホールド回路６から出力される信号（指
示値）ａ´は、目標値に達するまで上昇を続けて、信号
ｄが“Ｈ”から“Ｌ”に切り替わる瞬間の値を保持し続
ける。
記録パワーチェック部）では、前記ＣＰＵ３は、Ｄ／Ａ
コンバータ４を通じて演算器５に電流ドライバ９の出力
電流を目標値にするための指示電圧を出力する。この演
算器５における演算結果に従って、電流ドライバ９に対
してサンプル／ホールド回路６から出力される信号（指
示値）ａ´は、目標値に達するまで上昇を続けて、信号
ｄが“Ｈ”から“Ｌ”に切り替わる瞬間の値を保持し続
ける。
【００２１】同様に、セクタｎ＋１では、電流ドライバ
１０がオンして、サンプル／ホールド回路７から出力さ
れる指示値ｂ´が保持され、セクタｎ＋２では電流ドラ
イバ１１がオンして、サンプル／ホールド回路８から出
力される指示値ｃ´が保持される。
１０がオンして、サンプル／ホールド回路７から出力さ
れる指示値ｂ´が保持され、セクタｎ＋２では電流ドラ
イバ１１がオンして、サンプル／ホールド回路８から出
力される指示値ｃ´が保持される。
【００２２】実際にデータを形成する場合には、変調器
１２の制御により、例えば、電流ドライバ９が図３に示
す信号ｇ、電流ドライバ１０が信号ｈ、電流ドライバ１
１が信号ｉに示す波形を出力し、その結果、信号ｊのよ
うな合成出力電流の多値信号が発光素子１３に流れ、発
光する。
１２の制御により、例えば、電流ドライバ９が図３に示
す信号ｇ、電流ドライバ１０が信号ｈ、電流ドライバ１
１が信号ｉに示す波形を出力し、その結果、信号ｊのよ
うな合成出力電流の多値信号が発光素子１３に流れ、発
光する。
【００２３】図２において、各電流ドライバ９，１０，
１１の設定は、セクタｎ，ｎ＋１，ｎ＋２と連続したセ
クタで行われている。次に、図４には、第２の実施形態
としての半導体レーザ制御回路の動作を説明するための
タイミングチャートを示し説明する。この第２の実施形
態の構成は、前述した第１の実施形態と同等であり、こ
こでの説明は省略する。
１１の設定は、セクタｎ，ｎ＋１，ｎ＋２と連続したセ
クタで行われている。次に、図４には、第２の実施形態
としての半導体レーザ制御回路の動作を説明するための
タイミングチャートを示し説明する。この第２の実施形
態の構成は、前述した第１の実施形態と同等であり、こ
こでの説明は省略する。
【００２４】図４に示す信号ｄ´，ｅ´，ｆ´は、それ
ぞれ変調器１２が電流ドライバ９，１０，１１をオン／
オフするための制御信号であり、この実施形態において
は、１セクタ置きに出力されている。これらの制御信号
により、他の回路の動きは第１の実施形態と同様に動作
する。
ぞれ変調器１２が電流ドライバ９，１０，１１をオン／
オフするための制御信号であり、この実施形態において
は、１セクタ置きに出力されている。これらの制御信号
により、他の回路の動きは第１の実施形態と同様に動作
する。
【００２５】以上説明したように、本実施形態の半導体
レーザ制御回路は、１つのセクタで１つの電流ドライバ
の出力電流値を設定する事により、低速で安価な部品で
発光素子の出力制御が可能となる。また、連続したセク
タで電流ドライバの出力電流値を設定する事により、低
速で安価な部品で高速な発光素子（ＬＤ）の出力制御が
可能となる。
レーザ制御回路は、１つのセクタで１つの電流ドライバ
の出力電流値を設定する事により、低速で安価な部品で
発光素子の出力制御が可能となる。また、連続したセク
タで電流ドライバの出力電流値を設定する事により、低
速で安価な部品で高速な発光素子（ＬＤ）の出力制御が
可能となる。
【００２６】さらに、１つ飛びの各セクタにおいて、電
流ドライバの出力電流値を設定することにより、回路全
体を制御するＣＰＵの処理時間の負担を減じて、プログ
ラム開発上の負担を下げたり、性能の低い安価なＣＰＵ
の使用を可能にすることが可能である。
流ドライバの出力電流値を設定することにより、回路全
体を制御するＣＰＵの処理時間の負担を減じて、プログ
ラム開発上の負担を下げたり、性能の低い安価なＣＰＵ
の使用を可能にすることが可能である。
【００２７】
【発明の効果】以上詳述したように本発明によれば、パ
ワー設定を複数のセクタに分けて行い、簡単かつ低帯域
な回路構成で多値記録可能な半導体レーザ制御回路を提
供することができる。
ワー設定を複数のセクタに分けて行い、簡単かつ低帯域
な回路構成で多値記録可能な半導体レーザ制御回路を提
供することができる。
【図１】本発明による第１の実施形態としての半導体レ
ーザ制御回路の構成例を示す図である。
ーザ制御回路の構成例を示す図である。
【図２】図１に示した半導体レーザ制御回路の動作を説
明するためタイミングチャートである。
明するためタイミングチャートである。
【図３】記録補償波形の一例を示す図である。
【図４】第２の実施形態としての半導体レーザ制御回路
の構成例を示す図である。
の構成例を示す図である。
【図５】従来の記録波形補償方式を実現する半導体レー
ザ制御回路の構成例を示す図である。
ザ制御回路の構成例を示す図である。
【図６】従来の半導体レーザ制御回路の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
１…光検出器（ＰＤ）、２…電流−電圧変換器、３…Ｃ
ＰＵ、４…Ｄ／Ａコンバータ、５…演算器、６，７，８
…サンプル／ホールド回路（Ｓ／Ｈ回路）、９，１０，
１１…電流ドライバ、１２…変調器、１３…発光素子
（ＬＤ）。
ＰＵ、４…Ｄ／Ａコンバータ、５…演算器、６，７，８
…サンプル／ホールド回路（Ｓ／Ｈ回路）、９，１０，
１１…電流ドライバ、１２…変調器、１３…発光素子
（ＬＤ）。
Claims (3)
- 【請求項１】 半導体レーザの出力光を検出する光検出
手段と、 前記光検出手段が検出した電流信号を電圧信号に変換す
る電流−電圧変換手段と、 それぞれに基準となる複数の任意の指示電圧を生成する
指示電圧生成手段と、 それぞれの前記指示電圧に基づき、前記電流−電圧変換
手段に変換された電圧と比較演算する演算手段と、 前記演算手段で演算した結果をサンプルホールドする保
持手段と、 前記保持手段からの出力信号に基づき、半導体レーザを
駆動するための出力電流値が設定される複数の電流ドラ
イバー手段と、 記録媒体に記憶するデータに応じて、前記ドライバー手
段を切り替えるスイッチ手段とを具備し、 １つのセクタにつき、前記複数の電流ドライバ手段のう
ちの１つの電流ドライバー手段の出力電流値の設定を順
次、行うことを特徴とする半導体レーザ制御回路。 - 【請求項２】 前記電流ドライバー手段の出力電流値の
設定動作が、連続したセクタで行われる若しくは、１つ
飛びのセクタ毎に行われることを特徴とする請求項１記
載の半導体レーザ制御回路。 - 【請求項３】 半導体レーザを受光して検出された検出
電圧信号を、予め定めた基準となる複数の任意の指示電
圧のいずれかに比較演算し、 その結果に基づき、半導体レーザを駆動するための出力
電流値の設定を１つのセクタにつき、該セクタ前部の設
けられた記録パワーチェック部内で１つの前記出力電流
値を設定することを、順次、セクタ毎に若しくは１つ飛
ばしのセクタ毎に行うことを特徴とする半導体レーザ制
御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7324568A JPH09161302A (ja) | 1995-12-13 | 1995-12-13 | 半導体レーザ制御回路及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7324568A JPH09161302A (ja) | 1995-12-13 | 1995-12-13 | 半導体レーザ制御回路及びその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09161302A true JPH09161302A (ja) | 1997-06-20 |
Family
ID=18167271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7324568A Pending JPH09161302A (ja) | 1995-12-13 | 1995-12-13 | 半導体レーザ制御回路及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09161302A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007069566A1 (ja) * | 2005-12-12 | 2007-06-21 | Matsushita Electric Industrial Co., Ltd. | レーザーパワー制御方法および光学的情報記録再生装置 |
| JP2007200500A (ja) * | 2006-01-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | レーザパワー制御装置及びレーザパワー制御方法 |
-
1995
- 1995-12-13 JP JP7324568A patent/JPH09161302A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007069566A1 (ja) * | 2005-12-12 | 2007-06-21 | Matsushita Electric Industrial Co., Ltd. | レーザーパワー制御方法および光学的情報記録再生装置 |
| CN101331546B (zh) | 2005-12-12 | 2011-03-30 | 松下电器产业株式会社 | 激光能量控制方法以及光学信息记录再生装置 |
| US8107334B2 (en) | 2005-12-12 | 2012-01-31 | Panasonic Corporation | Laser power control method and optical information recording/reproducing device |
| JP2007200500A (ja) * | 2006-01-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | レーザパワー制御装置及びレーザパワー制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477770B2 (ja) | レーザパワー制御装置及び制御方法 | |
| KR100440834B1 (ko) | 레이저 제어 장치 | |
| US7212477B2 (en) | Optical recording/reproducing apparatus with APC and SPS processes | |
| JPH11144288A (ja) | 光ディスク記録のレーザパワー制御方法および光ディスク記録装置のレーザダイオード駆動回路 | |
| US5982714A (en) | Laser beam adjusting for magnetic field modulation overwrite magneto-optical recording device | |
| JPH09116220A (ja) | 半導体レーザ制御回路 | |
| JP3257287B2 (ja) | 光ディスク記録装置 | |
| KR100363173B1 (ko) | 자동 레이저 다이오드 출력 제어 장치 | |
| KR100545320B1 (ko) | 정보 기록 장치 | |
| JPH07111783B2 (ja) | 半導体レーザ制御回路 | |
| JPH1173667A (ja) | レーザーダイオードの光出力制御方法及び装置 | |
| KR20040041947A (ko) | 레이저 파워 제어 장치 | |
| US7652965B2 (en) | Method and apparatus for optical information recording capable of precisely controlling laser light emission | |
| JP2000244054A (ja) | 半導体レーザ制御装置及び制御方法 | |
| JPH10134352A (ja) | 光ディスク装置 | |
| JP2524479B2 (ja) | 光記録媒体 | |
| JP3800534B2 (ja) | 情報記録装置 | |
| JPH06267099A (ja) | 半導体レーザ駆動回路 | |
| US20110188359A1 (en) | Optical Disk Apparatus, Semiconductor Integrated Circuit, and Laser Diode Driver | |
| JPH087871B2 (ja) | 光学式データ記憶再生装置 | |
| JPH01165036A (ja) | 光信号再生装置 | |
| JP2000048387A (ja) | 書き込み補償方法及び回路、並びに光ディスク記録装置 | |
| JPH09219044A (ja) | レーザパワーコントロール回路 | |
| JPH03245327A (ja) | 半導体レーザの発光パワー制御回路 | |
| JP2006512710A (ja) | 低電力消費情報記録装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |