JPH09162286A

JPH09162286A - 半導体装置の製造方法

Info

Publication number: JPH09162286A
Application number: JP32008795A
Authority: JP
Inventors: Tomoyoshi Tounohara; 朝義藤埜原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-12-08
Filing date: 1995-12-08
Publication date: 1997-06-20

Abstract

(57)【要約】【課題】配線の電気的信頼性を確保しつつ、コンタク
トホールの径にまで縮小された線幅を有する上層配線を
形成する。【解決手段】予め、基板１上の層間絶縁膜２に、コン
タクトホール４内にＴｉ層とＴｉＮ層とからなる第１密
着層を介してプラグ６を形成してなるコンタクト部３を
有するものにおいて、まず酸素をソースとしたイオン注
入とこの後の熱処理とによって、第１密着層５の表層部
を酸化密着層７にする。次いで層間絶縁膜２上に第２密
着層８と配線層９とをこの順に形成した後、配線層９上
にコンタクトホール４の径と略同じ線幅のレジストパタ
ーン１０を形成する。次にレジストパターン１０をマス
クとしかつ酸化密着層７のエッチング速度よりも第２密
着層８のそれが速くなる条件によるエッチングによって
配線層９と第２密着層８とをパターニングして、コンタ
クト部３に連続する上層配線１１を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものである。

【０００２】

【従来の技術】従来の半導体装置の製造では、基板上の
層間絶縁膜上に、この層間絶縁膜に形成されたコンタク
ト部に連続する上層配線を形成する場合、以下のような
工程を行う。まず図２（ａ）に示すように、基板３１上
の層間絶縁膜３２にコンタクトホール３３を形成する。
続いてコンタクトホール３３内に第１密着層３４を介し
てタングステンを埋め込んで、埋め込みプラグ（以下、
プラグと記す）３５を形成し、第１密着層３４とプラグ
３５とからなりかつコンタクトホール３３の周縁に沿っ
て第１密着層３４が露出してなるコンタクト部３６を形
成する。なお、第１密着層３４は、チタン層とこの上層
に積層された窒化チタン層からなっている。

【０００３】次いで図２（ｂ）に示すように、コンタク
ト部３６を覆って層間絶縁膜３２上に、第１密着層３４
と同じ積層構造の第２密着層３７を成膜し、さらにこの
上面に配線層３８を形成する。配線層３８は、例えばア
ルミニウムと銅との合金層と、合金層の上層に形成した
反射防止膜用の窒化チタン層とからなる。その後、リソ
グラフィ法によって配線層３８上にレジストパターン３
９（図２（ｃ）参照）を形成する。そして、当該レジス
トパターン３９をマスクとした反応性イオンエッチング
によって、配線層３８および第２密着層３７をパターニ
ングし、図２（ｃ）に示すように層間絶縁膜３２上に、
第２密着層３７のパターンを介してコンタクト部３６に
連続する上層配線４０を形成する。

【０００４】ところで、近年の半導体装置の製造分野で
は、半導体装置の大容量化の進展に伴い、上層配線４０
の線幅をコンタクトホール３３の径まで縮小させた配線
構造が注目されている。このようにして配線構造を微細
化することで、リソグラフィの解像度を保てる程度に上
層配線４０間のスペース幅を確保しながら集積度を向上
させることが可能になる。

【０００５】

【発明が解決しようとする課題】ところが、従来の半導
体装置の製造方法では、上層配線の線幅をコンタクトホ
ールの径まで縮小させようとすると、以下のような不都
合が生じる。まず、図２（ｃ）に示した配線層３８のエ
ッチング加工の際に、リソグラフィの合わせずれが生じ
ると、配線層３８と第２密着層３７とのエッチングマス
クになるレジストパターン３９がコンタクトホール３３
の開口からずれてしまう。そしてこのような状態で配線
層３８と第２密着層３７とのパターニングを行うと、不
要な箇所の配線層３８および第２密着層３７を完全に除
去するためのオーバーエッチングによって、レジストパ
ターン３９の直下に位置していない第１密着層３４が、
第２密着層３７と同じ積層構造からなるために容易にエ
ッチングされ、プラグ４０の側壁と層間絶縁膜３２との
間にトレンチＡが形成されてしまう。

【０００６】上記のようにトレンチＡが形成されると、
次の工程で層間絶縁膜３２上に、上層配線４０を覆う平
坦化用絶縁膜を形成する場合に、トレンチＡ内に絶縁材
料を埋め込むことが難しく、その結果、層間絶縁膜３２
中にボイドが生じて配線の電気的信頼性が低下してしま
うのである。またトレンチＡが形成されると、以後の工
程で例えば加熱処理が行われた場合、トレンチＡ部分に
応力が集中することによってプラグ３５と第１密着層３
４および第２密着層３７との間や、第１密着層３４と層
間絶縁膜３２との間で剥がれが生じる。このことは、コ
ンタクト不良を引き起こす要因となる。

【０００７】したがって、配線の電気的信頼性を確保し
つつ、上層配線の線幅をコンタクトホールの径にまで縮
小することができる半導体装置の製造方法の開発が切望
されている。

【０００８】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法では、予め、下地層上の層間絶縁膜にコンタ
クトホールを形成し、このコンタクトホール内にチタン
層と該チタン層上に積層された窒化チタン層とからなる
第１密着層を介して埋め込みプラグを形成して、コンタ
クトホールの周縁に沿って第１密着層が露出してなるコ
ンタクト部を形成したものにおいて、まず酸素をソース
としたイオン注入とこの後の熱処理とによって、第１密
着層の表層部を酸化物層にする。次いで、コンタクト部
を覆って層間絶縁膜上に第２密着層を形成し、続いて第
２密着層上に配線層を形成する。その後、配線層上に、
上層配線形成用のレジストパターンをコンタクトホール
の径と略同じ線幅に形成する。そして、このレジストパ
ターンをマスクとしかつ第１密着層の酸化物層のエッチ
ング速度よりも第２密着層のエッチング速度が速くなる
条件によるエッチングによって配線層と第２密着層とを
パターニングして、層間絶縁膜上に、パターニングされ
た第２密着層を介してコンタクト部に連続する上層配線
を形成する。

【０００９】本発明の半導体装置の製造方法によれば、
第１密着層の表層部に形成されたチタンの酸化物および
窒化チタンの酸化物の層のエッチング速度よりも第２密
着層のエッチング速度が速くなる条件にて配線層と第２
密着層とのパターニングを行うため、レジストパターン
がコンタクトホールの開口からずれて形成されてても、
上記パターニングの際には酸化物層がマスクとなって第
１密着層のエッチングが進行しない。よって、埋め込み
プラグの側壁と層間絶縁膜との間にトレンチが形成され
ることなく、コンタクトホールの径と略同じ線幅の上層
配線が形成される。

【００１０】

【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法の実施の形態を図面に基づいて説明する。図１
は本発明の一実施形態を工程順に示したものであり、本
発明の下地層としてシリコン（Ｓｉ）の基板を用いた例
を示したものである。この実施形態では、半導体装置を
製造するに際して、予め次のような工程を行って、図１
（ａ）に示すごとく基板１上の層間絶縁膜２にコンタク
ト部３を形成する。

【００１１】まず基板１上に、例えばＣＶＤ法によって
０．５μｍ程度の膜厚の酸化シリコンからなる層間絶縁
膜２を成膜する。次いで、リソグラフィ法によって、層
間絶縁膜２上にレジストパターン（図示略）を形成し、
その後、当該レジストパターンをマスクとした異方性の
反応性イオンエッチング（Reactive Ion Ething;以下、
ＲＩＥと記す）によって、層間絶縁膜２に基板１に到達
するコンタクトホール４を形成する。このときのＲＩＥ
条件の一例を下記に示す。反応ガスおよび流量：ＣＨＦ₃／ＣＦ₄／Ａｒ＝３０ｓｃｃｍ／５０ｓｃｃｍ／２００ｓｃｃｍ雰囲気圧力：２０ＰａＲＦ電力：１２００Ｗ

【００１２】続いてコンタクトホール４の内壁を含む層
間絶縁膜２上に、次に形成する埋め込みプラグと基板１
および層間絶縁膜２との密着性を保つための第１密着層
５を形成する。この第１密着層５の形成では、まずスパ
ッタリング法によって、コンタクトホール４の内壁を覆
うようにして層間絶縁膜２上に例えば３０ｎｍ程度の膜
厚のチタン（Ｔｉ）層を形成する。次いでスパッタリン
グ法によって、Ｔｉ層の上層に例えば７０ｎｍ程度の膜
厚の窒化チタン（ＴｉＮ）を積層形成し、Ｔｉ層および
ＴｉＮ層の積層構造の第１密着層５を得る。

【００１３】次に、ＣＶＤ法によって第１密着層５で覆
われたコンタクトホール４内を埋め込む状態で第１密着
層５上にタングステン（Ｗ）層を６００ｎｍ程度の厚み
に成膜する。その後、ＲＩＥによってＷ層の上面側から
当該Ｗ層と第１密着層５とを全面エッチバックし、コン
タクトホール４内にのみＷ層と第１密着層５とを残す。
本実施形態において上記ＲＩＥは、Ｗ層をエッチングし
た後、条件を変えて第１密着層５をエッチングする手順
で行う。

【００１４】以下に、ＲＩＥの条件の一例を示すＷ層のＲＩＥ条件；反応ガスおよび流量：ＳＦ₆／Ａｒ＝１５０ｓｃｃｍ／１００ｓｃｃｍ雰囲気圧力：２０ＰａＲＦ電力：６００Ｗ第１密着層５のＲＩＥ条件；反応ガスおよび流量：Ｃｌ₂／Ｎ₂ ＝５０ｓｃｃｍ／１００ｓｃｃｍ雰囲気圧力：５ＰａＲＦ電力：５００Ｗ上記ＲＩＥによって、コンタクトホール４内に第１密着
層５を介してＷの埋め込みプラグ（以下、プラグと記
す）６が形成されてなるコンタクト部３を得る。なおコ
ンタクト部３では、上記ＲＩＥによるエッチバックによ
り、コンタクトホール４の周縁に沿って第１密着層５が
露出した状態となる。

【００１５】こうしてコンタクト部３を形成した後は、
図１（ｂ）に示すごとく、酸素をソースとしたイオンイ
ンプランテーション（イオン注入）をコンタクト部３を
含めた基板１上の全面に行い、その後、常圧または減圧
での熱処理（アニール）を行う。これによって第１密着
層５の表層部を酸化し、酸化チタン（ＴｉＯ₂）および
酸化窒化チタン（ＴｉＯＮ）の酸化物層からなる酸化密
着層７を形成する。

【００１６】この工程では、第１密着層５の表層部のＴ
ｉ層およびＴｉＮ層を完全に酸化させる必要がなく、後
の配線層および第２密着層のＲＩＥの際に、第２密着層
のエッチング速度よりも酸化密着層７のエッチング速度
が遅くなるよう、第２密着層に対して所定の選択比を実
現できる程度に酸化させればよい。酸化の程度は、上記
イオン注入の際のドーズ量によってコントロールするこ
とができる。また酸化密着層７の膜厚は、配線層および
第２密着層のＲＩＥにおいて上記所定の選択比が実現し
た場合に、酸化密着層７がマスクの役割を果たすのに必
要な厚みに設定する。

【００１７】本実施形態では、後述するように第２密着
層をＴｉ層およびＴｉＮ層で形成することから、Ｔｉ層
およびＴｉＮ層に対して例えば２〜３程度の選択比を実
現できるようにイオン注入の際のドーズ量をコントロー
ルし、また形成する酸化密着層７の膜厚を５ｎｍ程度に
する。この場合のイオン注入の条件の一例を以下に示
す。加速電圧：２５ｋｅＶドーズ量：５×１０ｃｍ^-3 ＴｉＯＮ抵抗値：５０Ω／□〜１００Ω／□

【００１８】また上記工程では、イオン注入およびアニ
ールによってプラグ６を構成するＷも酸化され、Ｗより
も抵抗値の高い酸化タングステンとなる。このため、前
記アニールでは、プラグ６のＷが酸化タングステンとな
りながら昇華し、これによってプラグ６表面に酸化タン
グステン膜が残存しない温度、圧力に設定することが望
ましい。さらに、下層に形成されている層へのアニール
の影響をも考慮して温度、圧力を設定することが好まし
い。

【００１９】本実施形態では、本発明における下地層が
基板１であり、したがって下層にサリサイド層やアルミ
ニウム合金からなる配線が存在しないため、常圧で９０
０℃程度のラピッドサーマルアニールを行う。また本実
施形態と異なり、本発明における下地層がアルミニウム
合金の配線を有する層である場合、当該合金の共晶温度
より低い温度を用いる。例えば下層にアルミニウム−銅
（Ａｌ−Ｃｕ）合金が存在する場合、６３０℃より低い
温度が望ましく、Ａｌ−Ｃｕ−Ｓｉ合金の場合、Ａｌと
Ｓｉとの共晶温度５７５℃より低い温度でアニールを行
うことが好ましい。

【００２０】なお、万が一、アニール後にプラグ６の表
面に少量の酸化タングステン膜が残存していても、次工
程でプラグ６の上層に形成する第２密着層を還元性のあ
る材料で形成することにより低抵抗化されるので、ほと
んど影響がない。本実施形態では、第２密着層のプラグ
６側の層として還元性を有するＴｉ層を形成することか
ら、酸化タングステン膜によるコンタクト抵抗の上昇を
抑えることができる。

【００２１】次に、図１（ｃ）に示すように、酸化密着
層７が形成されたコンタクト部３を覆って層間絶縁膜２
上に、次工程で形成する配線層と層間絶縁膜２およびプ
ラグ６との密着性を保つための第２密着層８を形成す
る。ここでは、第１密着層５と同様、Ｔｉ層とこの上層
に積層形成されたＴｉＮ層とによって第２密着層８を形
成する。

【００２２】次いで、例えばスパッタリング法によっ
て、第２密着層８の上面にＡｌ−Ｃｕ合金層を５００ｎ
ｍ程度の厚みに成膜し、さらにスパッタリング法によっ
てＡｌ−Ｃｕ合金層の上面にＴｉＮ層を１００ｎｍ程度
の厚みに成膜する。そしてＡｌ−Ｃｕ合金層とＴｉＮ層
との積層構造からなる配線層９を形成する。続いて図１
（ｄ）に示すように、リソグラフィ法によって配線層９
上に、上層配線形成用のレジストパターン１０を形成す
る。このときレジストパターン１０を、コンタクトホー
ル４の径と略同じ線幅に形成し、またコンタクト部３の
直上に位置するように形成する。なお、図（ｄ）では、
リソグラフィの合わせずれにより、レジストパターン１
０がコンタクトホール４の開口からずれて形成された状
態を示している。

【００２３】そして、レジストパターン１０をマスクと
したＲＩＥによって、配線層９と第２密着層８とをパタ
ーニングした後、レジストパターン１０を除去すること
によって、図１（ｅ）に示すごとく層間絶縁膜２上に、
第２密着層８のパターンを介してコンタクト部３に連続
する上層配線１１を形成する。このＲＩＥは、第１密着
層５の酸化密着層７のエッチング速度よりも第２密着層
８のエッチング速度が遅くなる条件で行う。このような
ＲＩＥ条件の一例を以下に示す。反応ガスおよび流量：ＢＣｌ₃／Ｃｌ₂ ＝５０ｓｃｃｍ／１００ｓｃｃｍ雰囲気圧力：０．７ＰａＲＦ電力：６０Ｗマイクロ波出力：５００Ｗ

【００２４】上記した実施形態では、コンタクトホール
４の径と略同じ線幅のレジストパターン１０をマスクと
して配線層９と第２密着層８とをパターニングするの
で、コンタクトホール４の径と略同じ線幅の上層配線１
１および第２密着層８のパターンを形成することができ
る。

【００２５】また上記した実施形態では、配線層９およ
び第２密着層８のパターニングを、第１密着層５の表層
部に形成した酸化密着層７のエッチング速度よりも第２
密着層８のエッチング速度が遅くなる条件で行う。この
ため、図１（ｄ）に示すように、たとえレジストパター
ン１０がコンタクトホール４の開口からずれて形成さ
れ、しかも第１密着層５が第２密着層８と同様の構造を
有していても、パターニングにおける第２密着層８のオ
ーバーエッチング時には酸化密着層７がマスクとなるの
で、オーバーエッチングの際の第１密着層５のエッチン
グの進行を防止でき、プラグ６の側壁と層間絶縁膜２と
の間のトレンチの形成を防ぐことができる。またＣｌ₂
ガスを用いたエッチングでは、Ｗのエッチングが進行し
ないことが知られており、よってＣｌ₂ガスを用いた上
記ＲＩＥによれば、オーバーエッチング時にプラグ６表
面が露出してもプラグ６表面のエッチングを防止するこ
とができる。

【００２６】したがって、トレンチの形成を防止できる
ことから、次の工程で層間絶縁膜２上に上層配線１１を
覆う平坦化用絶縁膜を成膜しても、層間絶縁膜２中にボ
イドが生じないので、ボイドに起因する配線の信頼性の
低下を防止することができる。また以降の工程で熱処理
を行った場合にも、コンタクト部３の一部に応力が集中
することを防止できるので、応力が集中することに起因
するコンタクト不良を防ぐことができる。

【００２７】以上のことから、本実施形態の半導体装置
の製造方法によれば、コンタクト部３に上層配線１１の
エッチング加工時の影響を及ぼすことなくコンタクトホ
ール４の径と略同じ線幅の上層配線１１を形成できるの
で、配線の電気的信頼性を確保しつつ高集積度化を図る
ことができる。なお、本実施形態では下地層をＳｉから
なる基板としたが、上層配線とコンタクト部を介して導
通をとる層であればよいのはもちろんである。また第２
密着層を第１密着層と同じ積層構造としたが、配線層と
第２密着層とのパターニングの際に、酸化密着層のエッ
チング速度よりも第２密着層のエッチング速度が遅くな
る条件でエッチングを行えるものであればよく、この例
に限定されない。

【００２８】

【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、コンタクトホールの径と略等しい
線幅のレジストパターンがコンタクトホールの開口から
ずれて形成されても、配線層および第２密着層のパター
ニングの際には、第１密着層の表層部に形成された酸化
物層がマスクとなるので、トレンチ形成を防止しつつコ
ンタクトホールの径と略同じ線幅の上層配線を形成する
ことができる。よって、次の工程で層間絶縁膜上に上層
配線を覆う平坦化用絶縁膜を成膜した場合や、以降の工
程で熱処理を行った場合に、トレンチ形成に起因する配
線の信頼性の低下を防止できかつ微細な上層配線を形成
できるので、配線の電気的信頼性を確保しつつ、高集積
度化を図ることができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は本発明の半導体装置の製造方
法の一実施形態を工程順に示す要部側断面図である。

【図２】（ａ）〜（ｃ）は従来法を工程順に示す要部側
断面図である。

【符号の説明】

１基板（下地層）２層間絶縁膜３コンタクト部４コンタクトホール５第１密着層６プラグ（埋め込みプ
ラグ）７酸化密着層（酸化物層）８第２密着層９配線層１０レジストパターン１１上層配線

Claims

【特許請求の範囲】

【請求項１】下地層上の層間絶縁膜にコンタクトホー
ルを形成し、該コンタクトホール内にチタン層と該チタ
ン層上に積層された窒化チタン層とからなる第１密着層
を介して埋め込みプラグを形成して、前記コンタクトホ
ールの周縁に沿って前記第１密着層が露出してなるコン
タクト部を形成し、前記層間絶縁膜上に第２密着層を介
して前記コンタクト部に連続する上層配線を形成する半
導体装置の製造方法において、前記コンタクト部の形成後、前記第２密着層を形成する
前に、酸素をソースとしたイオン注入とこの後の熱処理
とによって、前記第１密着層の表層部を酸化物層にする
第１工程と、前記コンタクト部を覆って前記層間絶縁膜上に前記第２
密着層を形成し、続いて該第２密着層上に配線層を形成
する第２工程と、前記配線層上に、前記上層配線形成用のレジストパター
ンを前記コンタクトホールの径と略同じ線幅に形成し、
その後、該レジストパターンをマスクとしかつ前記第１
密着層の酸化物層のエッチング速度よりも前記第２密着
層のエッチング速度が速くなる条件によるエッチングに
よって、前記配線層と前記第２密着層とをパターニング
して前記上層配線を形成する第３工程とを有しているこ
とを特徴とする半導体装置の製造方法。