JPH09163394A - クロック再生装置 - Google Patents
クロック再生装置Info
- Publication number
- JPH09163394A JPH09163394A JP7320168A JP32016895A JPH09163394A JP H09163394 A JPH09163394 A JP H09163394A JP 7320168 A JP7320168 A JP 7320168A JP 32016895 A JP32016895 A JP 32016895A JP H09163394 A JPH09163394 A JP H09163394A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- signal
- output
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 複合映像信号に含まれるバースト信号と発振
周波数の相対位相を常に一定に保持することができ、安
定した同期クロックを瞬時に再生できる簡単な構成のク
ロック再生回路の提供をする。 【解決手段】 ＶＣＯ９の発振周波数４ｆSC´をクロッ
クとして入力複合映像信号をＡＤ変換器４でディジタル
信号に変換し、そのカラーバースト部分のデータを極性
反転・非反転回路５で２ｆSC´の周波数で交互に反転さ
せ、その出力をＦＩＲフィルタ６に通してｆSC´成分を
除き、それをＤＡ変換器７でアナログ信号にしてＶＣＯ
９の発振周波数４ｆSC´を制御する。
周波数の相対位相を常に一定に保持することができ、安
定した同期クロックを瞬時に再生できる簡単な構成のク
ロック再生回路の提供をする。 【解決手段】 ＶＣＯ９の発振周波数４ｆSC´をクロッ
クとして入力複合映像信号をＡＤ変換器４でディジタル
信号に変換し、そのカラーバースト部分のデータを極性
反転・非反転回路５で２ｆSC´の周波数で交互に反転さ
せ、その出力をＦＩＲフィルタ６に通してｆSC´成分を
除き、それをＤＡ変換器７でアナログ信号にしてＶＣＯ
９の発振周波数４ｆSC´を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、同期クロックの再
生装置に関し、特にＮＴＳＣまたはＰＡＬ方式の複合映
像信号に重畳されたバースト信号に同期したクロックを
発生させる同期クロック再生装置に関する。
生装置に関し、特にＮＴＳＣまたはＰＡＬ方式の複合映
像信号に重畳されたバースト信号に同期したクロックを
発生させる同期クロック再生装置に関する。
【０００２】
【従来の技術】図７に、従来の同期クロック再生装置の
ブロック図を示す。
ブロック図を示す。
【０００３】図７において、３０は複合映像信号の入力
端、３１はコンパレータ、３２は位相比較器、３３はル
ープフィルタ、３４は電圧制御発振器（以下ＶＣＯで示
す）、３５は１／Ｎ分周器である。
端、３１はコンパレータ、３２は位相比較器、３３はル
ープフィルタ、３４は電圧制御発振器（以下ＶＣＯで示
す）、３５は１／Ｎ分周器である。
【０００４】上記従来の同期クロック再生装置の動作を
説明すると、入力端３０に入力された複合映像信号のう
ちのバースト信号部分は、コンパレータ３１によって２
値化され、２値のパルス信号に変換される。位相比較器
３２はＶＣＯ３４から発振される出力パルス信号を１／
Ｎ分周器３５で１／Ｎ分周したパルスとこのコンパレー
タ３１の出力パルスを、複合映像信号にバースト信号が
重畳されている期間だけ位相比較し、それによってルー
プフィルタ３３を介してＶＣＯ３４を制御する。これに
よって、ＶＣＯ３４から入力複合映像信号のバースト信
号に同期したクロックを得ることができる。
説明すると、入力端３０に入力された複合映像信号のう
ちのバースト信号部分は、コンパレータ３１によって２
値化され、２値のパルス信号に変換される。位相比較器
３２はＶＣＯ３４から発振される出力パルス信号を１／
Ｎ分周器３５で１／Ｎ分周したパルスとこのコンパレー
タ３１の出力パルスを、複合映像信号にバースト信号が
重畳されている期間だけ位相比較し、それによってルー
プフィルタ３３を介してＶＣＯ３４を制御する。これに
よって、ＶＣＯ３４から入力複合映像信号のバースト信
号に同期したクロックを得ることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のクロック再生回路では、ＶＣＯ３４の発振ク
ロックと入力複合映像信号に重畳されているバースト信
号との相対位相が、バースト信号に応じて回路の停止、
動作開始を繰り返すために、その度ごとに変化したり、
あるいは回路の連続動作中でも周囲温度の変化などによ
って変動するという問題があり、回路のＯＮ、ＯＦＦ時
や環境温度の変化時にクロックの同期がずれ、再度同期
をとるまでに時間を要する等の問題があった。
うな従来のクロック再生回路では、ＶＣＯ３４の発振ク
ロックと入力複合映像信号に重畳されているバースト信
号との相対位相が、バースト信号に応じて回路の停止、
動作開始を繰り返すために、その度ごとに変化したり、
あるいは回路の連続動作中でも周囲温度の変化などによ
って変動するという問題があり、回路のＯＮ、ＯＦＦ時
や環境温度の変化時にクロックの同期がずれ、再度同期
をとるまでに時間を要する等の問題があった。
【０００６】本発明はこのような問題を解決して、バー
スト信号との相対位相を常に一定に保持することがで
き、安定した同期クロックを瞬時に再生できる勝れたク
ロック再生回路の提供を目的とする。
スト信号との相対位相を常に一定に保持することがで
き、安定した同期クロックを瞬時に再生できる勝れたク
ロック再生回路の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するため、入力される複合映像信号に重畳されたバー
スト信号に同期したクロックを再生するクロック再生装
置において、前記複合映像信号を周波数４ｆのＡＤ変換
クロック信号でディジタル信号に変換するＡＤ変換手段
と、前記ＡＤ変換手段出力にたいし周波数２ｆで極性の
反転・非反転を実行する反転・非反転処理手段と、前記
反転・非反転処理手段の出力から周波数ｆの成分を除去
するディジタルフィルタ手段と、前記ディジタルフィル
タ手段出力をＤＡ変換するＤＡ変換手段と、前記ＤＡ変
換手段出力で発振周波数を制御する電圧制御発振手段と
を具備し、前記電圧制御発振手段の出力を前記ＡＤ変換
手段の周波数４ｆのＡＤ変換クロック信号とすることを
特徴とする。
成するため、入力される複合映像信号に重畳されたバー
スト信号に同期したクロックを再生するクロック再生装
置において、前記複合映像信号を周波数４ｆのＡＤ変換
クロック信号でディジタル信号に変換するＡＤ変換手段
と、前記ＡＤ変換手段出力にたいし周波数２ｆで極性の
反転・非反転を実行する反転・非反転処理手段と、前記
反転・非反転処理手段の出力から周波数ｆの成分を除去
するディジタルフィルタ手段と、前記ディジタルフィル
タ手段出力をＤＡ変換するＤＡ変換手段と、前記ＤＡ変
換手段出力で発振周波数を制御する電圧制御発振手段と
を具備し、前記電圧制御発振手段の出力を前記ＡＤ変換
手段の周波数４ｆのＡＤ変換クロック信号とすることを
特徴とする。
【０００８】これにより、簡易なディジタル回路構成で
バースト信号との相対位相を一定に保持し、複合映像信
号に重畳されたバースト信号に同期した安定した同期ク
ロックを瞬時に再生可能なクロック再生装置を実現する
ことができる。前記電圧制御発振手段の周波数４ｆの出
力信号は前記複合映像信号の色副搬送波周波数の４倍の
近傍の周波数であることを特徴とする。
バースト信号との相対位相を一定に保持し、複合映像信
号に重畳されたバースト信号に同期した安定した同期ク
ロックを瞬時に再生可能なクロック再生装置を実現する
ことができる。前記電圧制御発振手段の周波数４ｆの出
力信号は前記複合映像信号の色副搬送波周波数の４倍の
近傍の周波数であることを特徴とする。
【０００９】これにより、安定した同期クロックを瞬時
に再生することができる。前記ディジタルフィルタは非
巡回型ディジタルフィルタで有ることを特徴とする。
に再生することができる。前記ディジタルフィルタは非
巡回型ディジタルフィルタで有ることを特徴とする。
【００１０】これにより、回路構成は一層簡易になる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、入力される複合映像信号に重畳されたバースト信号
に同期したクロックを再生するクロック再生装置におい
て、前記複合映像信号を周波数４ｆのＡＤ変換クロック
信号でディジタル信号に変換するＡＤ変換手段と、前記
ＡＤ変換手段出力にたいし周波数２ｆで極性の反転・非
反転を実行する反転・非反転処理手段と、前記反転・非
反転処理手段の出力から周波数ｆの成分を除去するディ
ジタルフィルタ手段と、前記ディジタルフィルタ手段出
力をＤＡ変換するＤＡ変換手段と、前記ＤＡ変換手段出
力で発振周波数を制御する電圧制御発振手段とを具備
し、前記電圧制御発振手段の出力を前記ＡＤ変換手段の
周波数４ｆのＡＤ変換クロック信号とすることを特徴と
する。
は、入力される複合映像信号に重畳されたバースト信号
に同期したクロックを再生するクロック再生装置におい
て、前記複合映像信号を周波数４ｆのＡＤ変換クロック
信号でディジタル信号に変換するＡＤ変換手段と、前記
ＡＤ変換手段出力にたいし周波数２ｆで極性の反転・非
反転を実行する反転・非反転処理手段と、前記反転・非
反転処理手段の出力から周波数ｆの成分を除去するディ
ジタルフィルタ手段と、前記ディジタルフィルタ手段出
力をＤＡ変換するＤＡ変換手段と、前記ＤＡ変換手段出
力で発振周波数を制御する電圧制御発振手段とを具備
し、前記電圧制御発振手段の出力を前記ＡＤ変換手段の
周波数４ｆのＡＤ変換クロック信号とすることを特徴と
する。
【００１２】これにより、簡易な回路構成でバースト信
号との相対位相を一定に保持するようＶＣＯの発振周波
数を制御し、複合映像信号に重畳されたバースト信号に
同期した安定した同期クロックを瞬時に再生することが
可能なクロック再生装置を実現することができるという
作用を有する。
号との相対位相を一定に保持するようＶＣＯの発振周波
数を制御し、複合映像信号に重畳されたバースト信号に
同期した安定した同期クロックを瞬時に再生することが
可能なクロック再生装置を実現することができるという
作用を有する。
【００１３】また、請求項２に記載の発明は、前記電圧
制御発振手段の周波数４ｆの出力信号は前記複合映像信
号の色副搬送波周波数の４倍の近傍の周波数であること
を特徴とするものであり、色副搬送波周波数すなわちカ
ラーバースト信号周波数に近い値で電圧制御発振手段が
発振しているため、応答速度が早く安定した同期クロッ
クを瞬時に再生することができるという作用を有する。
制御発振手段の周波数４ｆの出力信号は前記複合映像信
号の色副搬送波周波数の４倍の近傍の周波数であること
を特徴とするものであり、色副搬送波周波数すなわちカ
ラーバースト信号周波数に近い値で電圧制御発振手段が
発振しているため、応答速度が早く安定した同期クロッ
クを瞬時に再生することができるという作用を有する。
【００１４】また、請求項３に記載の発明は、前記ディ
ジタルフィルタは非巡回型ディジタルフィルタであるこ
とを特徴とするものであり、これにより、回路構成は一
層簡易になるという作用を有する。
ジタルフィルタは非巡回型ディジタルフィルタであるこ
とを特徴とするものであり、これにより、回路構成は一
層簡易になるという作用を有する。
【００１５】以下、本発明にかかる同期クロック再生装
置を添付図面を参照にして詳細に説明する。
置を添付図面を参照にして詳細に説明する。
【００１６】（実施の形態１）図１は、本発明の第１の
実施形態である同期クロック再生装置のブロック図であ
る。
実施形態である同期クロック再生装置のブロック図であ
る。
【００１７】図１において、１はＮＴＳＣまたはＰＡＬ
方式の複合映像信号の入力端、２はペデスタルクランプ
回路、３はプリフィルタ、４はＡＤ変換器、５は極性反
転・非反転回路、６はＦＩＲフィルタ、７はＤＡ変換
器、８はポストフィルタ、９はＶＣＯである。
方式の複合映像信号の入力端、２はペデスタルクランプ
回路、３はプリフィルタ、４はＡＤ変換器、５は極性反
転・非反転回路、６はＦＩＲフィルタ、７はＤＡ変換
器、８はポストフィルタ、９はＶＣＯである。
【００１８】この第１の実施形態の動作を、図２〜図６
を用いて説明する。図１の入力端１に入力された複合映
像信号は、ペデスタルクランプ回路２によってペデスタ
ルレベルがＡＤ変換器４の入力変換レベルの中央レベル
になるように調整され、プリフィルタ３で帯域制限され
た後、ＡＤ変換器４に入力される。
を用いて説明する。図１の入力端１に入力された複合映
像信号は、ペデスタルクランプ回路２によってペデスタ
ルレベルがＡＤ変換器４の入力変換レベルの中央レベル
になるように調整され、プリフィルタ３で帯域制限され
た後、ＡＤ変換器４に入力される。
【００１９】ＡＤ変換器４はＶＣＯ９が出力する周波数
４ｆSC´なるクロックに基づいて入力複合映像信号をデ
ィジタルデータに変換していく。
４ｆSC´なるクロックに基づいて入力複合映像信号をデ
ィジタルデータに変換していく。
【００２０】この時のＡＤ変換器４の変換の様子を図２
に示す。ＡＤ変換器４は「２の補数型符号付き２進数」
で入力信号を変換するように設定されているとすると、
例えば、８ビットＡＤ変換器の場合、ペデスタルレベル
が「００Ｈ」に変換される。
に示す。ＡＤ変換器４は「２の補数型符号付き２進数」
で入力信号を変換するように設定されているとすると、
例えば、８ビットＡＤ変換器の場合、ペデスタルレベル
が「００Ｈ」に変換される。
【００２１】次に、図３、図４にそって極性反転・非反
転回路５の動作を説明する。図３（ａ）は、入力複合映
像信号のバースト部分を示している。この信号を図３
（ｂ）に示すＶＣＯ９出力の周波数４ｆSC´のクロック
でＡＤ変換した場合のＡＤ変換器４の出力データを図３
のに示す。
転回路５の動作を説明する。図３（ａ）は、入力複合映
像信号のバースト部分を示している。この信号を図３
（ｂ）に示すＶＣＯ９出力の周波数４ｆSC´のクロック
でＡＤ変換した場合のＡＤ変換器４の出力データを図３
のに示す。
【００２２】この図３のの信号は、極性反転・非反転
回路５のＤ型フリップフロップによって、ＶＣＯ９出力
を分周した図３（ｃ）に示すような周波数２ｆSC´のク
ロックで１つ置きに間引かれ、図３ののような２ｆSC
´レートのデータになる。このデータは同じくＶＣＯ９
出力を分周した図３（ｄ）に示すような周波数ｆSC´の
クロックを用い、このクロックがハイの時、極性反転・
非反転回路５のＥＸ−ＯＲ回路と加算器を使って、図３
ののデータを反転させるようにすると図３ののデー
タが得られる。
回路５のＤ型フリップフロップによって、ＶＣＯ９出力
を分周した図３（ｃ）に示すような周波数２ｆSC´のク
ロックで１つ置きに間引かれ、図３ののような２ｆSC
´レートのデータになる。このデータは同じくＶＣＯ９
出力を分周した図３（ｄ）に示すような周波数ｆSC´の
クロックを用い、このクロックがハイの時、極性反転・
非反転回路５のＥＸ−ＯＲ回路と加算器を使って、図３
ののデータを反転させるようにすると図３ののデー
タが得られる。
【００２３】このような一連の動作は、図４（ａ）に示
すような周波数ｆSCなる正弦波と、図４（ｂ）に示すよ
うな周波数ｆSC´なる正弦波を乗算し、その結果発生す
る図４（ｃ）に示す和分周波数成分（＝ｆSC＋ｆSC´）
と差分周波数成分（＝｜ｆSC−ｆSC´｜＝Δｆ）のう
ち、差分周波数成分のみを図４（ｄ）で示すクロック２
ｆSC´でサンプリングしたデータ（すなわち図３の）
を得ることと等化になる。
すような周波数ｆSCなる正弦波と、図４（ｂ）に示すよ
うな周波数ｆSC´なる正弦波を乗算し、その結果発生す
る図４（ｃ）に示す和分周波数成分（＝ｆSC＋ｆSC´）
と差分周波数成分（＝｜ｆSC−ｆSC´｜＝Δｆ）のう
ち、差分周波数成分のみを図４（ｄ）で示すクロック２
ｆSC´でサンプリングしたデータ（すなわち図３の）
を得ることと等化になる。
【００２４】このようにして得られた低周波の差分周波
数成分でＶＣＯ９の発信周波数を制御することになる
が、高価なディジタル乗算器を用いることなく、単純な
構成の極性反転・非反転回路を用いて、ディジタル乗算
器と同じ効果を得ることができる。
数成分でＶＣＯ９の発信周波数を制御することになる
が、高価なディジタル乗算器を用いることなく、単純な
構成の極性反転・非反転回路を用いて、ディジタル乗算
器と同じ効果を得ることができる。
【００２５】以上は、バースト信号の中心値すなわちペ
デスタルレベルが図２に示すようにＡＤ変換器の変換レ
ンジの中央にあり、そのＡＤ変換結果が「００Ｈ」で有
る場合について述べたが、実際には、図１のクランプ回
路２のオフセット変動などにより、ペデスタルレベルが
ＡＤ変換器の変換レンジの中央からシフトする可能性が
ある。
デスタルレベルが図２に示すようにＡＤ変換器の変換レ
ンジの中央にあり、そのＡＤ変換結果が「００Ｈ」で有
る場合について述べたが、実際には、図１のクランプ回
路２のオフセット変動などにより、ペデスタルレベルが
ＡＤ変換器の変換レンジの中央からシフトする可能性が
ある。
【００２６】このような場合、シフト量は直流成分と見
なせるので、この直流成分と周波数ｆSC´なる正弦波と
の乗算が生じ、極性反転・非反転回路５の出力は図３の
の差分成分と新たに発生したｆSC´成分との合成波と
なる。
なせるので、この直流成分と周波数ｆSC´なる正弦波と
の乗算が生じ、極性反転・非反転回路５の出力は図３の
の差分成分と新たに発生したｆSC´成分との合成波と
なる。
【００２７】そこで、図１に示したようにこのｆSC´成
分を除去するＦＩＲフィルタ６を次に設ける。このＦＩ
Ｒフィルタ６の周波数特性を図５に示す。
分を除去するＦＩＲフィルタ６を次に設ける。このＦＩ
Ｒフィルタ６の周波数特性を図５に示す。
【００２８】図５から明らかなように、このＦＩＲフィ
ルタの周波数特性は周波数ｆSC´で減衰量が∞、差分周
波数Δｆの近傍で減衰量がほぼ０の特性を示し、差分周
波数Δｆ成分のみを良好に取り出すことができる。
ルタの周波数特性は周波数ｆSC´で減衰量が∞、差分周
波数Δｆの近傍で減衰量がほぼ０の特性を示し、差分周
波数Δｆ成分のみを良好に取り出すことができる。
【００２９】以上の各回路を経て得られた差分周波数Δ
ｆ成分を図１に示したＤＡ変換器７でアナログ信号に変
換する。この時の変換周波数は水平走査周波数ｆHとす
る。
ｆ成分を図１に示したＤＡ変換器７でアナログ信号に変
換する。この時の変換周波数は水平走査周波数ｆHとす
る。
【００３０】図６に、水平走査周波数ｆHのクロック
（ｃ）と、複合映像信号（ａ）と、差分周波数Δｆ
（ｂ）との関係を示した。差分周波数ΔｆはもともとＶ
ＣＯ９のフリーラン周波数ｆSC´とｆSCの差に等しいの
で、差分周波数Δｆは水平走査周波数ｆHよりも十分低
い値である。従って図６に示すように水平走査周期でＤ
Ａ変換しても折り返し成分の発生はなく、図１に示す後
段のポストフィルタ１２で忠実に差分周波数Δｆ成分を
アナログ信号として取りだすことができる。
（ｃ）と、複合映像信号（ａ）と、差分周波数Δｆ
（ｂ）との関係を示した。差分周波数ΔｆはもともとＶ
ＣＯ９のフリーラン周波数ｆSC´とｆSCの差に等しいの
で、差分周波数Δｆは水平走査周波数ｆHよりも十分低
い値である。従って図６に示すように水平走査周期でＤ
Ａ変換しても折り返し成分の発生はなく、図１に示す後
段のポストフィルタ１２で忠実に差分周波数Δｆ成分を
アナログ信号として取りだすことができる。
【００３１】こうして得られた低周波信号によってＶＣ
Ｏ９の発振周波数を制御し、 ４ｆSC´＝４ｆSC になるように制御ループを働かせる。この結果、４ｆSC
´が４ｆSCに等しくなると、４ｆSC´なるクロックはバ
ースト信号と同期し、ＶＣＯ９に対する制御電圧は直流
電圧となる。ＶＣＯ９の出力クロック４ｆSC´とバース
ト信号との相対位相をφとした場合、この直流電圧はφ
の関数となる。
Ｏ９の発振周波数を制御し、 ４ｆSC´＝４ｆSC になるように制御ループを働かせる。この結果、４ｆSC
´が４ｆSCに等しくなると、４ｆSC´なるクロックはバ
ースト信号と同期し、ＶＣＯ９に対する制御電圧は直流
電圧となる。ＶＣＯ９の出力クロック４ｆSC´とバース
ト信号との相対位相をφとした場合、この直流電圧はφ
の関数となる。
【００３２】ＶＣＯ９の出力クロック４ｆSC´が４ｆSC
に等しくなる時の直流電圧値はただ１つであることか
ら、周波数をロックした時の相対位相は一意的に決定さ
れることになる。これにより、本発明によって得られる
同期クロックは入力バースト信号に対して必ず有る固定
の相対位相で再生されることになる。
に等しくなる時の直流電圧値はただ１つであることか
ら、周波数をロックした時の相対位相は一意的に決定さ
れることになる。これにより、本発明によって得られる
同期クロックは入力バースト信号に対して必ず有る固定
の相対位相で再生されることになる。
【００３３】
【発明の効果】以上説明したように本発明では、ＡＤ変
換器と、反転・非反転処理回路と、ＦＩＲディジタルフ
ィルタと、ＤＡ変換器とで構成される単純な回路で、電
圧制御発振器（ＶＣＯ）を制御し、安定したクロック再
生を実現することができる。
換器と、反転・非反転処理回路と、ＦＩＲディジタルフ
ィルタと、ＤＡ変換器とで構成される単純な回路で、電
圧制御発振器（ＶＣＯ）を制御し、安定したクロック再
生を実現することができる。
【００３４】この発明では、周波数ロック後の再生クロ
ックとバースト信号の相対位相は一意的に決定されるの
で、回路の停止、動作が繰り返されても、あるいは周囲
温度が変動しても、必ず同一の相対位相で同期クロック
が再生される。
ックとバースト信号の相対位相は一意的に決定されるの
で、回路の停止、動作が繰り返されても、あるいは周囲
温度が変動しても、必ず同一の相対位相で同期クロック
が再生される。
【図１】本発明の一実施形態のクロック再生回路のブロ
ック図
ック図
【図２】同実施形態でのＡＤ変換器の変換レベルを示す
特性図
特性図
【図３】同実施形態でのＡＤ変換器と反転・非反転回路
の動作を示す特性図
の動作を示す特性図
【図４】同実施形態で反転・非反転回路の動作から２周
波数の差分を示す特性図
波数の差分を示す特性図
【図５】同実施形態でのディジタルフィルタの特性図
【図６】同実施形態で水平走査周波数と差分周波数の関
係を示す特性図
係を示す特性図
【図７】従来のクロック再生回路のブロック図
１、３０ 複合映像信号の入力端 ２ ペデスタルクランプ回路 ３ プリフィルタ ４ ＡＤ変換器 ５ 極性反転・非反転回路 ６ ＦＩＲフィルタ ７ ＤＡ変換器 ８ ポストフィルタ ９、３４ 電圧制御発振器（ＶＣＯ） ３１ コンパレータ ３２ 位相比較器 ３３ ループフィルタ ３５ １／Ｎ分周器
Claims (3)
- 【請求項１】 入力される複合映像信号に重畳されたバ
ースト信号に同期したクロックを再生するクロック再生
装置において、前記複合映像信号を周波数４ｆのＡＤ変
換クロック信号でディジタル信号に変換するＡＤ変換手
段と、前記ＡＤ変換手段出力ディジタル信号にたいし周
波数２ｆで極性の反転・非反転処理を実行する反転・非
反転処理手段と、前記反転・非反転処理手段の出力から
周波数ｆの成分を除去するディジタルフィルタ手段と、
前記ディジタルフィルタ手段出力をＤＡ変換するＤＡ変
換手段と、前記ＤＡ変換手段出力で発振周波数を制御す
る電圧制御発振手段とを具備し、前記電圧制御発振手段
の出力を前記ＡＤ変換手段の周波数４ｆのＡＤ変換クロ
ック信号とすることを特徴とするクロック再生装置。 - 【請求項２】 前記電圧制御発振手段の周波数４ｆの出
力信号は前記複合映像信号の色副搬送波周波数の４倍の
近傍の周波数であることを特徴とする請求項１記載のク
ロック再生装置。 - 【請求項３】 前記ディジタルフィルタは非巡回型ディ
ジタルフィルタであることを特徴とする請求項１または
請求項２記載のクロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320168A JPH09163394A (ja) | 1995-12-08 | 1995-12-08 | クロック再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320168A JPH09163394A (ja) | 1995-12-08 | 1995-12-08 | クロック再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09163394A true JPH09163394A (ja) | 1997-06-20 |
Family
ID=18118462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7320168A Pending JPH09163394A (ja) | 1995-12-08 | 1995-12-08 | クロック再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09163394A (ja) |
-
1995
- 1995-12-08 JP JP7320168A patent/JPH09163394A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
| JPS63120538A (ja) | タイミング再生回路 | |
| JPH09163394A (ja) | クロック再生装置 | |
| EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
| JP2850643B2 (ja) | ディジタル色信号復調装置 | |
| JP3820295B2 (ja) | Ｆｍ復調回路 | |
| JP3022729B2 (ja) | バーストロックｐｌｌ回路 | |
| JP3209187B2 (ja) | クロック周波数変換回路及びその変換方法並びにクロック周波数変換機能を備えた受像装置 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP3081350B2 (ja) | 色信号用タイムベースコレクタ回路 | |
| JP2609936B2 (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| JP2508443B2 (ja) | サンプリングレ−ト変換回路のクロック同期回路 | |
| JPS637078B2 (ja) | ||
| JP3249362B2 (ja) | クロック再生回路 | |
| JP2598926B2 (ja) | カラー方式変換回路 | |
| JPH10126256A (ja) | クロック発生回路 | |
| JPH0724371B2 (ja) | 位相同期復調器 | |
| JPS6193794A (ja) | 色信号処理装置 | |
| JPS61105193A (ja) | 色信号処理装置 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPS6011516B2 (ja) | カラ−テレビヨン方式における信号発生回路 | |
| JPH0767135A (ja) | ディジタルｙ／ｃ分離装置 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JPS6194430A (ja) | 連続波形成回路 |