JPH0916407A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPH0916407A JPH0916407A JP7160916A JP16091695A JPH0916407A JP H0916407 A JPH0916407 A JP H0916407A JP 7160916 A JP7160916 A JP 7160916A JP 16091695 A JP16091695 A JP 16091695A JP H0916407 A JPH0916407 A JP H0916407A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- cpu
- program
- halt
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】電子計算機において、同じ処理内容のプログラ
ムをホールト時割込み用と動作時割込み用とで２つ備え
る必要なく、制御精度の向上及び高速処理を可能とす
る。 【構成】電子計算機１０のＣＰＵ１１からホールト状態
信号が割込みコントローラ１２に供給されている状態
で、例えばアラーム割込みが発生されると、ＯＮ専用割
込み信号が発生されてＣＰＵ１１に通知され、ＣＰＵ１
１は外部メモリ１３内に独立して記憶されているＯＮ処
理プログラムを起動して実行させ、ＣＰＵ１１のホール
ト状態の解除及び動作クロックの発振開始等を行なって
ＣＰＵ１１を動作復帰させた後に、前記割込みの内容を
判断して、外部メモリ１３に前記ＯＮ処理プログラムと
は独立して記憶されている通常割込みプログラム内のア
ラーム割込みプログラムを起動実行させる。
ムをホールト時割込み用と動作時割込み用とで２つ備え
る必要なく、制御精度の向上及び高速処理を可能とす
る。 【構成】電子計算機１０のＣＰＵ１１からホールト状態
信号が割込みコントローラ１２に供給されている状態
で、例えばアラーム割込みが発生されると、ＯＮ専用割
込み信号が発生されてＣＰＵ１１に通知され、ＣＰＵ１
１は外部メモリ１３内に独立して記憶されているＯＮ処
理プログラムを起動して実行させ、ＣＰＵ１１のホール
ト状態の解除及び動作クロックの発振開始等を行なって
ＣＰＵ１１を動作復帰させた後に、前記割込みの内容を
判断して、外部メモリ１３に前記ＯＮ処理プログラムと
は独立して記憶されている通常割込みプログラム内のア
ラーム割込みプログラムを起動実行させる。
Description
【０００１】
【産業上の利用分野】本発明は、電子計算機に関する。
【０００２】
【従来の技術】従来、電子計算機において、例えば未使
用の状態が一定時間経過すると、ＣＰＵの動作クロック
が停止してホールト（Ｈａｌｔ）状態となり、消費電力
の節約が図られる。
用の状態が一定時間経過すると、ＣＰＵの動作クロック
が停止してホールト（Ｈａｌｔ）状態となり、消費電力
の節約が図られる。
【０００３】この電子計算機のホールト状態において、
処理再開の割込みやその他の処理の割込みが発生し、Ｃ
ＰＵの動作を復帰させる場合には、動作クロックの発振
開始に伴なう発振周波数の変動が安定する時間を経た後
に、ホールト状態移行時に中断された処理の継続処理や
その他の割込みの内容に対応した処理が開始される。
処理再開の割込みやその他の処理の割込みが発生し、Ｃ
ＰＵの動作を復帰させる場合には、動作クロックの発振
開始に伴なう発振周波数の変動が安定する時間を経た後
に、ホールト状態移行時に中断された処理の継続処理や
その他の割込みの内容に対応した処理が開始される。
【０００４】この場合、電子計算機のホールト時におけ
る割込み処理の手順としては、まず、ＣＰＵのホールト
状態からの復帰処理を行ない、続いて、割込みの内容に
応じた処理を行なう。
る割込み処理の手順としては、まず、ＣＰＵのホールト
状態からの復帰処理を行ない、続いて、割込みの内容に
応じた処理を行なう。
【０００５】例えば時計機能を対象としたアラーム割込
みが発生した場合には、ホールト状態の解除処理に続き
時計アラーム処理が開始される。一方、電子計算機の通
常動作中において、何等かの割込みが発生した場合に
は、前記ホールト状態解除のための処理は必要ないた
め、例えばアラーム割込みが発生した場合には、その時
計アラーム処理が直ちに割込み開始される。
みが発生した場合には、ホールト状態の解除処理に続き
時計アラーム処理が開始される。一方、電子計算機の通
常動作中において、何等かの割込みが発生した場合に
は、前記ホールト状態解除のための処理は必要ないた
め、例えばアラーム割込みが発生した場合には、その時
計アラーム処理が直ちに割込み開始される。
【０００６】つまり、前記従来の電子計算機にあって
は、同じ処理内容を目的とする割込みが発生した場合に
も、ＣＰＵのホールト状態にあっては、ホールト解除処
理に続き割込み内容の処理を行なうプログラムが必要に
なり、また、通常の動作中にあっては、ホールト解除処
理の含まれない割込み内容のみの処理を行なうプログラ
ムが必要なる。
は、同じ処理内容を目的とする割込みが発生した場合に
も、ＣＰＵのホールト状態にあっては、ホールト解除処
理に続き割込み内容の処理を行なうプログラムが必要に
なり、また、通常の動作中にあっては、ホールト解除処
理の含まれない割込み内容のみの処理を行なうプログラ
ムが必要なる。
【０００７】
【発明が解決しようとする課題】従って、従来の電子計
算機では、同じ割込み処理を起動させる場合でも、ＣＰ
Ｕがホールト状態にあるか通常動作状態にあるかでホー
ルト解除処理を含むものと含まないものとの類似した２
つのプログラムが必要になり、割込み発生時の制御精度
が悪いばかりか、割込み発生時に直ちにその割込みの内
容を判断する必要があり、高速処理を妨げる問題があ
る。
算機では、同じ割込み処理を起動させる場合でも、ＣＰ
Ｕがホールト状態にあるか通常動作状態にあるかでホー
ルト解除処理を含むものと含まないものとの類似した２
つのプログラムが必要になり、割込み発生時の制御精度
が悪いばかりか、割込み発生時に直ちにその割込みの内
容を判断する必要があり、高速処理を妨げる問題があ
る。
【０００８】本発明は、前記のような問題に鑑みなされ
たもので、同じ処理内容のプログラムをホールト時割込
み用と動作時割込み用とで２つ備える必要なく、制御精
度の向上及び高速処理が可能になる電子計算機を提供す
ることを目的とする。
たもので、同じ処理内容のプログラムをホールト時割込
み用と動作時割込み用とで２つ備える必要なく、制御精
度の向上及び高速処理が可能になる電子計算機を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】すなわち、本発明の請求
項１に係わる電子計算機は、ＣＰＵのホールト状態を判
断するホールト判断手段と、このホールト判断手段によ
りＣＰＵがホールト状態にあると判断されている状態で
のみ有効となるホールト解除用の割込みをＣＰＵに通知
するホールト解除専用割込み手段と、ホールト解除用の
プログラムと通常割込み用のプログラムとを独立して記
憶するメモリと、割込み発生に際し、前記ホールト解除
専用割込み手段によりホールト解除用の割込みがＣＰＵ
に通知された場合には、前記メモリに記憶したホールト
解除用のプログラムを実行した後に通常割込み用プログ
ラムを実行し、前記ホールト解除用の割込みがＣＰＵに
通知されない場合には、前記メモリに記憶した通常割込
み用プログラムのみを実行するプログラム実行手段とを
具備したことを特徴とする。
項１に係わる電子計算機は、ＣＰＵのホールト状態を判
断するホールト判断手段と、このホールト判断手段によ
りＣＰＵがホールト状態にあると判断されている状態で
のみ有効となるホールト解除用の割込みをＣＰＵに通知
するホールト解除専用割込み手段と、ホールト解除用の
プログラムと通常割込み用のプログラムとを独立して記
憶するメモリと、割込み発生に際し、前記ホールト解除
専用割込み手段によりホールト解除用の割込みがＣＰＵ
に通知された場合には、前記メモリに記憶したホールト
解除用のプログラムを実行した後に通常割込み用プログ
ラムを実行し、前記ホールト解除用の割込みがＣＰＵに
通知されない場合には、前記メモリに記憶した通常割込
み用プログラムのみを実行するプログラム実行手段とを
具備したことを特徴とする。
【００１０】また、本発明の請求項２に係わる電子計算
機は、前記請求項１に係わる電子計算機にあって、前記
プログラムを記憶するメモリを内蔵のプログラムメモリ
とし、このプログラムメモリに記憶したプログラムの実
行に伴なう処理データを一時記憶する内蔵のデータメモ
リをさらに備えたことを特徴とする。
機は、前記請求項１に係わる電子計算機にあって、前記
プログラムを記憶するメモリを内蔵のプログラムメモリ
とし、このプログラムメモリに記憶したプログラムの実
行に伴なう処理データを一時記憶する内蔵のデータメモ
リをさらに備えたことを特徴とする。
【００１１】
【作用】つまり、前記請求項１に係わる電子計算機で
は、ＣＰＵのホールト状態を解除するためのホールト解
除用のプログラムと、割込みの目的とする処理を実行す
るための通常割込み用プログラムとが独立して記憶さ
れ、割込み発生に際し、ＣＰＵがホールトされている場
合には、ホールト解除用のプログラムが実行された後に
通常割込み用プログラムが実行され、ＣＰＵがホールト
されてない場合には、通常割込み用プログラムのみが実
行されるので、ＣＰＵのホールト／非ホールトに拘らず
前記通常割込み用プログラムは共通に使用されることに
なる。
は、ＣＰＵのホールト状態を解除するためのホールト解
除用のプログラムと、割込みの目的とする処理を実行す
るための通常割込み用プログラムとが独立して記憶さ
れ、割込み発生に際し、ＣＰＵがホールトされている場
合には、ホールト解除用のプログラムが実行された後に
通常割込み用プログラムが実行され、ＣＰＵがホールト
されてない場合には、通常割込み用プログラムのみが実
行されるので、ＣＰＵのホールト／非ホールトに拘らず
前記通常割込み用プログラムは共通に使用されることに
なる。
【００１２】また、前記請求項２に係わる電子計算機で
は、請求項１に係わる電子計算機にあって、プログラム
メモリ及びそのプログラムの実行に伴なう処理データを
記憶するデータメモリが共に内蔵メモリとされるので、
全てのデータアクセスを内部処理で行なえることにな
る。
は、請求項１に係わる電子計算機にあって、プログラム
メモリ及びそのプログラムの実行に伴なう処理データを
記憶するデータメモリが共に内蔵メモリとされるので、
全てのデータアクセスを内部処理で行なえることにな
る。
【００１３】
【実施例】以下図面により本発明の実施例について説明
する。図１は本発明の第１実施例に係わる電子計算機の
構成を示すブロック図である。
する。図１は本発明の第１実施例に係わる電子計算機の
構成を示すブロック図である。
【００１４】電子計算機１０には、ＣＰＵ１１及び割込
みコントローラ１２が備えられる。また、前記電子計算
機１０には、外部メモリ１３が接続される。前記電子計
算機１０のＣＰＵ１１は、外部メモリ１３に記憶されて
いる様々なプログラムに従って、各対応する動作制御処
理を実行するもので、このＣＰＵ１１における動作クロ
ックが停止し、ホールト状態となっている場合には、ホ
ールト状態信号が出力され、前記割込みコントローラ１
２に供給される。
みコントローラ１２が備えられる。また、前記電子計算
機１０には、外部メモリ１３が接続される。前記電子計
算機１０のＣＰＵ１１は、外部メモリ１３に記憶されて
いる様々なプログラムに従って、各対応する動作制御処
理を実行するもので、このＣＰＵ１１における動作クロ
ックが停止し、ホールト状態となっている場合には、ホ
ールト状態信号が出力され、前記割込みコントローラ１
２に供給される。
【００１５】割込みコントローラ１２は、アラーム割込
みの発生やその他の割込み（１，２，３）の発生に応じ
て、ＣＰＵ１１に対し各対応する割込み制御を実行する
もので、この割込みコントローラ１２において、前記Ｃ
ＰＵ１１からホールト状態信号が供給されている状態
で、何等かの割込みが発生した場合には、ＯＮ専用割込
み信号が発生され、ＣＰＵ１１に通知される。
みの発生やその他の割込み（１，２，３）の発生に応じ
て、ＣＰＵ１１に対し各対応する割込み制御を実行する
もので、この割込みコントローラ１２において、前記Ｃ
ＰＵ１１からホールト状態信号が供給されている状態
で、何等かの割込みが発生した場合には、ＯＮ専用割込
み信号が発生され、ＣＰＵ１１に通知される。
【００１６】また、前記割込みコントローラ１２におい
て、前記ＣＰＵ１１からホールト状態信号が供給されて
いない状態で、何等かの割込みが発生した場合には、通
常割込み信号が発生され、ＣＰＵ１１に通知される。
て、前記ＣＰＵ１１からホールト状態信号が供給されて
いない状態で、何等かの割込みが発生した場合には、通
常割込み信号が発生され、ＣＰＵ１１に通知される。
【００１７】前記外部メモリ１３には、ＣＰＵ１１のホ
ールト状態を解除するためのＯＮ処理プログラム、前記
アラーム割込みや他の割込みの内容に対応する処理を行
なうための各種の通常割込みプログラム等、ＣＰＵ１１
を動作させるためのシステムプログラムが記憶される。
ールト状態を解除するためのＯＮ処理プログラム、前記
アラーム割込みや他の割込みの内容に対応する処理を行
なうための各種の通常割込みプログラム等、ＣＰＵ１１
を動作させるためのシステムプログラムが記憶される。
【００１８】ここで、前記ＣＰＵ１１において、ホール
トの状態で、前記割込みコントローラ１２からＯＮ専用
割込み信号が供給された場合には、前記外部メモリ１３
に記憶されているＯＮ処理プログラムが起動される。
トの状態で、前記割込みコントローラ１２からＯＮ専用
割込み信号が供給された場合には、前記外部メモリ１３
に記憶されているＯＮ処理プログラムが起動される。
【００１９】また、前記ＣＰＵ１１において、通常の動
作状態で、前記割込みコントローラ１２から通常割込み
信号が供給された場合には、前記外部メモリ１３に記憶
されているそのときの割込み内容に応じた種類の通常割
込みプログラムが起動される。
作状態で、前記割込みコントローラ１２から通常割込み
信号が供給された場合には、前記外部メモリ１３に記憶
されているそのときの割込み内容に応じた種類の通常割
込みプログラムが起動される。
【００２０】次に、前記構成による第１実施例の電子計
算機の割込み動作ついて説明する。図２は前記第１実施
例の電子計算機の割込み発生対応処理を示すフローチャ
ートである。
算機の割込み動作ついて説明する。図２は前記第１実施
例の電子計算機の割込み発生対応処理を示すフローチャ
ートである。
【００２１】例えばアラーム割込みが発生されると、電
子計算機１０の割込みコントローラ１２では、ＣＰＵ１
１からホールト状態信号が供給されているか否かに応じ
て、該ＣＰＵ１１がホールト（動作停止）状態にあるか
通常動作状態にあるかが判断される（ステップＳ１，Ｓ
２）。
子計算機１０の割込みコントローラ１２では、ＣＰＵ１
１からホールト状態信号が供給されているか否かに応じ
て、該ＣＰＵ１１がホールト（動作停止）状態にあるか
通常動作状態にあるかが判断される（ステップＳ１，Ｓ
２）。
【００２２】ここで、ＣＰＵ１１から割込みコントロー
ラ１２に対してはホールト状態信号が供給されており、
ＣＰＵ１１はホールト状態にあると判断されると、該割
込みコントローラ１２からＣＰＵ１１に対してＯＮ専用
割込み信号が発生供給される（ステップＳ２→Ｓ３）。
ラ１２に対してはホールト状態信号が供給されており、
ＣＰＵ１１はホールト状態にあると判断されると、該割
込みコントローラ１２からＣＰＵ１１に対してＯＮ専用
割込み信号が発生供給される（ステップＳ２→Ｓ３）。
【００２３】すると、ＣＰＵ１１では、そのホールト状
態を解除するために、外部メモリ１３に記憶されている
ＯＮ処理プログラムの実行が開始され、動作クロックの
発振開始や発振周波数の安定時間待ち等の処理が行なわ
れる（ステップＳ４，Ｓ５）。
態を解除するために、外部メモリ１３に記憶されている
ＯＮ処理プログラムの実行が開始され、動作クロックの
発振開始や発振周波数の安定時間待ち等の処理が行なわ
れる（ステップＳ４，Ｓ５）。
【００２４】こうして、ＣＰＵ１１のホールト状態が解
除されると共に、該ＣＰＵ１１の動作が安定化し、ＯＮ
処理プログラムの実行が終了すると、前記アラーム割込
みのマスクが解除される（ステップＳ６，Ｓ７）。
除されると共に、該ＣＰＵ１１の動作が安定化し、ＯＮ
処理プログラムの実行が終了すると、前記アラーム割込
みのマスクが解除される（ステップＳ６，Ｓ７）。
【００２５】すると、割込みコントローラ１２から通常
割込み信号が発生されてＣＰＵ１１に供給され、その割
込みの処理内容が何の割込みであるかが判断される（ス
テップＳ８，Ｓ９）。
割込み信号が発生されてＣＰＵ１１に供給され、その割
込みの処理内容が何の割込みであるかが判断される（ス
テップＳ８，Ｓ９）。
【００２６】ここで、前記割込み内容がアラーム割込み
であると判断されると、ＣＰＵ１１により外部メモリ１
３に記憶されている通常割込みプログラム内のアラーム
割込みプログラムが選択的に起動され、その処理が実行
される（ステップＳ１０，Ｓ１１）。
であると判断されると、ＣＰＵ１１により外部メモリ１
３に記憶されている通常割込みプログラム内のアラーム
割込みプログラムが選択的に起動され、その処理が実行
される（ステップＳ１０，Ｓ１１）。
【００２７】一方、前記アラーム割込みが発生された際
に、電子計算機１０の割込みコントローラ１２におい
て、ＣＰＵ１１からホールト状態信号が供給されてない
ことで、ＣＰＵ１１はホールト状態になく通常動作状態
にあると判断されると、該割込みコントローラ１２から
ＣＰＵ１１に対して通常割込み信号が発生供給され、そ
の割込みの処理内容が何の割込みであるかが判断される
（ステップＳ８，Ｓ９）。
に、電子計算機１０の割込みコントローラ１２におい
て、ＣＰＵ１１からホールト状態信号が供給されてない
ことで、ＣＰＵ１１はホールト状態になく通常動作状態
にあると判断されると、該割込みコントローラ１２から
ＣＰＵ１１に対して通常割込み信号が発生供給され、そ
の割込みの処理内容が何の割込みであるかが判断される
（ステップＳ８，Ｓ９）。
【００２８】ここで、前記割込み内容がアラーム割込み
であると判断されると、ＣＰＵ１１により外部メモリ１
３に記憶されている通常割込みプログラム内のアラーム
割込みプログラムが選択的に起動され、その処理が実行
される（ステップＳ１０，Ｓ１１）。
であると判断されると、ＣＰＵ１１により外部メモリ１
３に記憶されている通常割込みプログラム内のアラーム
割込みプログラムが選択的に起動され、その処理が実行
される（ステップＳ１０，Ｓ１１）。
【００２９】したがって、前記構成の第１実施例の電子
計算機によれば、電子計算機１０のＣＰＵ１１からホー
ルト状態信号が割込みコントローラ１２に供給されてい
る状態で、例えばアラーム割込みが発生されると、ＯＮ
専用割込み信号が発生されてＣＰＵ１１に通知され、Ｃ
ＰＵ１１は外部メモリ１３内に独立して記憶されている
ＯＮ処理プログラムを起動して実行させ、ＣＰＵ１１の
ホールト状態の解除及び動作クロックの発振開始等を行
なってＣＰＵ１１を動作復帰させた後に、前記割込みの
内容を判断して、外部メモリ１３に前記ＯＮ処理プログ
ラムとは独立して記憶されている通常割込みプログラム
内のアラーム割込みプログラムを起動実行させるので、
ＣＰＵホールト状態でのアラーム割込み処理プログラム
とＣＰＵ動作状態でのアラーム割込み処理プログラムと
を２つ並行に用意する必要はなく、割込み制御精度を向
上することができ、しかも、割込み初期にその割込み内
容を判断する必要もなく、高速な処理を実現できる。
計算機によれば、電子計算機１０のＣＰＵ１１からホー
ルト状態信号が割込みコントローラ１２に供給されてい
る状態で、例えばアラーム割込みが発生されると、ＯＮ
専用割込み信号が発生されてＣＰＵ１１に通知され、Ｃ
ＰＵ１１は外部メモリ１３内に独立して記憶されている
ＯＮ処理プログラムを起動して実行させ、ＣＰＵ１１の
ホールト状態の解除及び動作クロックの発振開始等を行
なってＣＰＵ１１を動作復帰させた後に、前記割込みの
内容を判断して、外部メモリ１３に前記ＯＮ処理プログ
ラムとは独立して記憶されている通常割込みプログラム
内のアラーム割込みプログラムを起動実行させるので、
ＣＰＵホールト状態でのアラーム割込み処理プログラム
とＣＰＵ動作状態でのアラーム割込み処理プログラムと
を２つ並行に用意する必要はなく、割込み制御精度を向
上することができ、しかも、割込み初期にその割込み内
容を判断する必要もなく、高速な処理を実現できる。
【００３０】なお、前記第１実施例では、ＣＰＵ１１の
ホールト状態において、割込みコントローラ１２により
ＯＮ専用割込みを発生させて外部メモリ１３のＯＮ処理
プログラムを起動させる要因として、アラーム割込みの
みについて説明したが、他の処理内容の割込みを要因と
しても、ＣＰＵ１１からホールト状態信号が供給されて
いれば、ＯＮ専用割込みが発生通知され、前記ＯＮ処理
プログラムが独立して起動される。
ホールト状態において、割込みコントローラ１２により
ＯＮ専用割込みを発生させて外部メモリ１３のＯＮ処理
プログラムを起動させる要因として、アラーム割込みの
みについて説明したが、他の処理内容の割込みを要因と
しても、ＣＰＵ１１からホールト状態信号が供給されて
いれば、ＯＮ専用割込みが発生通知され、前記ＯＮ処理
プログラムが独立して起動される。
【００３１】図３は本発明の第２実施例に係わる電子計
算機の構成を示すブロック図である。電子計算機２０に
は、ＣＰＵ２１及び割込みコントローラ２２、内蔵ＲＯ
Ｍ２３、内蔵ＲＡＭ２４が備えられる。
算機の構成を示すブロック図である。電子計算機２０に
は、ＣＰＵ２１及び割込みコントローラ２２、内蔵ＲＯ
Ｍ２３、内蔵ＲＡＭ２４が備えられる。
【００３２】前記電子計算機２０のＣＰＵ１１は、内蔵
ＲＯＭ２３に記憶されている様々なプログラムに従って
内蔵ＲＡＭ２４との間で必要なデータをアクセスし、各
対応する動作制御処理を実行するもので、このＣＰＵ２
１における動作クロックが停止し、ホールト状態となっ
ている場合には、ホールト状態信号が出力され、前記割
込みコントローラ２２に供給される。
ＲＯＭ２３に記憶されている様々なプログラムに従って
内蔵ＲＡＭ２４との間で必要なデータをアクセスし、各
対応する動作制御処理を実行するもので、このＣＰＵ２
１における動作クロックが停止し、ホールト状態となっ
ている場合には、ホールト状態信号が出力され、前記割
込みコントローラ２２に供給される。
【００３３】割込みコントローラ２２は、通信割込みの
発生やその他の割込み（１，２，３）の発生に応じて、
ＣＰＵ２１に対し各対応する割込み制御を実行するもの
で、この割込みコントローラ２２において、前記ＣＰＵ
２１からホールト状態信号が供給されている状態で、例
えば通信割込みが発生した場合には、ＯＮ専用割込み信
号が発生され、ＣＰＵ２１に通知される。
発生やその他の割込み（１，２，３）の発生に応じて、
ＣＰＵ２１に対し各対応する割込み制御を実行するもの
で、この割込みコントローラ２２において、前記ＣＰＵ
２１からホールト状態信号が供給されている状態で、例
えば通信割込みが発生した場合には、ＯＮ専用割込み信
号が発生され、ＣＰＵ２１に通知される。
【００３４】また、前記割込みコントローラ２２におい
て、前記ＣＰＵ２１からホールト状態信号が供給されて
いない状態で、例えば通信割込みが発生した場合には、
通信割込み信号が発生され、ＣＰＵ２１に通知される。
て、前記ＣＰＵ２１からホールト状態信号が供給されて
いない状態で、例えば通信割込みが発生した場合には、
通信割込み信号が発生され、ＣＰＵ２１に通知される。
【００３５】前記内蔵ＲＯＭ２３には、ＣＰＵ２１のホ
ールト状態を解除するためのＯＮ処理プログラム、前記
通信割込みや他の割込みの内容に対応する処理を行なう
ための各種の通常割込みプログラム等、ＣＰＵ２１を動
作させるためのシステムプログラムが記憶される。
ールト状態を解除するためのＯＮ処理プログラム、前記
通信割込みや他の割込みの内容に対応する処理を行なう
ための各種の通常割込みプログラム等、ＣＰＵ２１を動
作させるためのシステムプログラムが記憶される。
【００３６】前記内蔵ＲＡＭ２４には、ＣＰＵ２１にお
ける各種の制御処理に伴ない該ＣＰＵ２１に対して入出
力される処理データが、必要に応じて書込まれ、また、
読出される。
ける各種の制御処理に伴ない該ＣＰＵ２１に対して入出
力される処理データが、必要に応じて書込まれ、また、
読出される。
【００３７】ここで、前記ＣＰＵ２１において、ホール
トの状態で、前記割込みコントローラ２２からＯＮ専用
割込み信号が供給された場合には、前記内蔵ＲＯＭ２３
に記憶されているＯＮ処理プログラムが起動される。
トの状態で、前記割込みコントローラ２２からＯＮ専用
割込み信号が供給された場合には、前記内蔵ＲＯＭ２３
に記憶されているＯＮ処理プログラムが起動される。
【００３８】また、前記ＣＰＵ２１において、通常の動
作状態で、前記割込みコントローラ２２から例えば通信
割込み信号が供給された場合には、前記内蔵ＲＡＭ２３
に記憶されている通常割込みプログラム内の通信割込み
プログラムが選択的に起動される。
作状態で、前記割込みコントローラ２２から例えば通信
割込み信号が供給された場合には、前記内蔵ＲＡＭ２３
に記憶されている通常割込みプログラム内の通信割込み
プログラムが選択的に起動される。
【００３９】ここで、前記通信割込みの発生に伴ない必
要となるこの計算機固有のＩＤデータは、前記内蔵ＲＡ
Ｍ２４に予め記憶される。次に、前記構成による第２実
施例の電子計算機の割込み動作ついて説明する。
要となるこの計算機固有のＩＤデータは、前記内蔵ＲＡ
Ｍ２４に予め記憶される。次に、前記構成による第２実
施例の電子計算機の割込み動作ついて説明する。
【００４０】図４は前記第２実施例の電子計算機の割込
み発生対応処理を示すフローチャートである。例えば通
信割込みが発生されると、電子計算機２０の割込みコン
トローラ２２では、ＣＰＵ２１からホールト状態信号が
供給されているか否かに応じて、該ＣＰＵ２１がホール
ト（動作停止）状態にあるか通常動作状態にあるかが判
断される（ステップＡ１，Ａ２）。
み発生対応処理を示すフローチャートである。例えば通
信割込みが発生されると、電子計算機２０の割込みコン
トローラ２２では、ＣＰＵ２１からホールト状態信号が
供給されているか否かに応じて、該ＣＰＵ２１がホール
ト（動作停止）状態にあるか通常動作状態にあるかが判
断される（ステップＡ１，Ａ２）。
【００４１】ここで、ＣＰＵ２１から割込みコントロー
ラ２２に対してはホールト状態信号が供給されており、
ＣＰＵ２１はホールト状態にあると判断されると、該割
込みコントローラ２２からＣＰＵ１１に対してＯＮ専用
割込み信号が発生供給される（ステップＡ２→Ａ３）。
ラ２２に対してはホールト状態信号が供給されており、
ＣＰＵ２１はホールト状態にあると判断されると、該割
込みコントローラ２２からＣＰＵ１１に対してＯＮ専用
割込み信号が発生供給される（ステップＡ２→Ａ３）。
【００４２】すると、ＣＰＵ２１では、そのホールト状
態を解除するために、内蔵ＲＯＭ２３に記憶されている
ＯＮ処理プログラムの実行が開始され、動作クロックの
発振開始や発振周波数の安定時間待ち等の処理が行なわ
れる（ステップＡ４，Ａ５）。
態を解除するために、内蔵ＲＯＭ２３に記憶されている
ＯＮ処理プログラムの実行が開始され、動作クロックの
発振開始や発振周波数の安定時間待ち等の処理が行なわ
れる（ステップＡ４，Ａ５）。
【００４３】こうして、ＣＰＵ２１のホールト状態が解
除されると共に、該ＣＰＵ２１の動作が安定化し、ＯＮ
処理プログラムの実行が終了すると、前記通信割込みの
マスクが解除される（ステップＡ６，Ａ７）。
除されると共に、該ＣＰＵ２１の動作が安定化し、ＯＮ
処理プログラムの実行が終了すると、前記通信割込みの
マスクが解除される（ステップＡ６，Ａ７）。
【００４４】すると、割込みコントローラ２２から通信
割込み信号が発生されてＣＰＵ２１に供給され、該ＣＰ
Ｕ２１により内蔵ＲＯＭ２３に記憶されている通常割込
みプログラム内の通信割込みプログラムが選択的に起動
され、その処理が開始される（ステップＡ８，Ａ９）。
割込み信号が発生されてＣＰＵ２１に供給され、該ＣＰ
Ｕ２１により内蔵ＲＯＭ２３に記憶されている通常割込
みプログラム内の通信割込みプログラムが選択的に起動
され、その処理が開始される（ステップＡ８，Ａ９）。
【００４５】前記通信割込みプログラムの処理が開始さ
れると、前記通信割込みの発生に伴ないこの電子計算機
２０に送られてきた通信ＩＤが、自分宛てのＩＤか否か
を、内蔵ＲＡＭ２４に記憶されているこの電子計算機固
有のＩＤデータと照合して判断する（ステップＡ１
０）。
れると、前記通信割込みの発生に伴ないこの電子計算機
２０に送られてきた通信ＩＤが、自分宛てのＩＤか否か
を、内蔵ＲＡＭ２４に記憶されているこの電子計算機固
有のＩＤデータと照合して判断する（ステップＡ１
０）。
【００４６】ここで、この電子計算機２０に送られてき
た通信ＩＤと前記内蔵ＲＡＭ２４に記憶されているＩＤ
データとが照合一致すると判断された場合には、そのま
ま通信処理が継続されて実行される（ステップＡ１０→
Ａ１１）。
た通信ＩＤと前記内蔵ＲＡＭ２４に記憶されているＩＤ
データとが照合一致すると判断された場合には、そのま
ま通信処理が継続されて実行される（ステップＡ１０→
Ａ１１）。
【００４７】また、この電子計算機２０に送られきた通
信ＩＤと前記内蔵ＲＡＭ２４に記憶されているＩＤデー
タとが照合不一致と判断された場合には、通信プログラ
ムの実行は停止され、ＣＰＵ２１はその動作クロックが
停止されてホールト状態に戻される（ステップＡ１０→
Ｈａｌｔ）。
信ＩＤと前記内蔵ＲＡＭ２４に記憶されているＩＤデー
タとが照合不一致と判断された場合には、通信プログラ
ムの実行は停止され、ＣＰＵ２１はその動作クロックが
停止されてホールト状態に戻される（ステップＡ１０→
Ｈａｌｔ）。
【００４８】一方、前記通信割込みが発生された際に、
電子計算機２０の割込みコントローラ２２において、Ｃ
ＰＵ２１からホールト状態信号が供給されてないこと
で、ＣＰＵ２１はホールト状態になく通常動作状態にあ
ると判断されると、該割込みコントローラ２２からＣＰ
Ｕ２１に対して通信割込み信号が発生供給され、該ＣＰ
Ｕ２１により内蔵ＲＯＭ２３に記憶されている通常割込
みプログラム内の通信割込みプログラムが選択的に起動
され、前記同様にその通信プログラム処理が実行される
（ステップＡ１，Ａ２→Ａ８〜Ａ１０）。
電子計算機２０の割込みコントローラ２２において、Ｃ
ＰＵ２１からホールト状態信号が供給されてないこと
で、ＣＰＵ２１はホールト状態になく通常動作状態にあ
ると判断されると、該割込みコントローラ２２からＣＰ
Ｕ２１に対して通信割込み信号が発生供給され、該ＣＰ
Ｕ２１により内蔵ＲＯＭ２３に記憶されている通常割込
みプログラム内の通信割込みプログラムが選択的に起動
され、前記同様にその通信プログラム処理が実行される
（ステップＡ１，Ａ２→Ａ８〜Ａ１０）。
【００４９】したがって、前記構成の第２実施例の電子
計算機によれば、前記第１実施例の電子計算機と同様
に、電子計算機２０のＣＰＵ２１からホールト状態信号
が割込みコントローラ２２に供給されている状態で、例
えば通信割込みが発生されると、ＯＮ専用割込み信号が
発生されてＣＰＵ２１に通知され、ＣＰＵ２１は内蔵Ｒ
ＯＭ２３内に独立して記憶されているＯＮ処理プログラ
ムを起動して実行させ、ＣＰＵ２１のホールト状態の解
除及び動作クロックの発振開始等を行なってＣＰＵ２１
を動作復帰させた後に、前記内蔵ＲＯＭ２３に前記ＯＮ
処理プログラムとは独立して記憶されている通常割込み
プログラム内の通信割込みプログラムを起動実行させる
ので、ＣＰＵホールト状態での通信割込み処理プログラ
ムとＣＰＵ動作状態での通信割込み処理プログラムとを
２つ並行に用意する必要はなく、割込み制御精度を向上
することができ、しかも、割込み初期にその割込み内容
を判断する必要もなく、高速な処理を実現できる。
計算機によれば、前記第１実施例の電子計算機と同様
に、電子計算機２０のＣＰＵ２１からホールト状態信号
が割込みコントローラ２２に供給されている状態で、例
えば通信割込みが発生されると、ＯＮ専用割込み信号が
発生されてＣＰＵ２１に通知され、ＣＰＵ２１は内蔵Ｒ
ＯＭ２３内に独立して記憶されているＯＮ処理プログラ
ムを起動して実行させ、ＣＰＵ２１のホールト状態の解
除及び動作クロックの発振開始等を行なってＣＰＵ２１
を動作復帰させた後に、前記内蔵ＲＯＭ２３に前記ＯＮ
処理プログラムとは独立して記憶されている通常割込み
プログラム内の通信割込みプログラムを起動実行させる
ので、ＣＰＵホールト状態での通信割込み処理プログラ
ムとＣＰＵ動作状態での通信割込み処理プログラムとを
２つ並行に用意する必要はなく、割込み制御精度を向上
することができ、しかも、割込み初期にその割込み内容
を判断する必要もなく、高速な処理を実現できる。
【００５０】そして、この第２実施例の電子計算機によ
れば、ＣＰＵ２１のホールト状態を、割込みの発生に伴
ない解除するためのＯＮ処理プログラム、通信割込み等
の発生に伴ない起動される通信プログラム等の通常処理
プログラム、そしてそのプログラムの実行に伴ないＣＰ
Ｕ２１との間で入出力されるＩＤデータ等の必要な処理
データそれぞれの格納場所を、全て電子計算機２０内部
に設けた内蔵ＲＯＭ２３及び内蔵ＲＡＭ２４として構成
したので、外部メモリとのデータアクセスを一切行なう
必要がなく、消費電力を著しく低減させることができ
る。
れば、ＣＰＵ２１のホールト状態を、割込みの発生に伴
ない解除するためのＯＮ処理プログラム、通信割込み等
の発生に伴ない起動される通信プログラム等の通常処理
プログラム、そしてそのプログラムの実行に伴ないＣＰ
Ｕ２１との間で入出力されるＩＤデータ等の必要な処理
データそれぞれの格納場所を、全て電子計算機２０内部
に設けた内蔵ＲＯＭ２３及び内蔵ＲＡＭ２４として構成
したので、外部メモリとのデータアクセスを一切行なう
必要がなく、消費電力を著しく低減させることができ
る。
【００５１】
【発明の効果】以上のように、本発明の請求項１に係わ
る電子計算機によれば、ＣＰＵのホールト状態を解除す
るためのホールト解除用のプログラムと、割込みの目的
とする処理を実行するための通常割込み用プログラムと
が独立して記憶され、割込み発生に際し、ＣＰＵがホー
ルトされている場合には、ホールト解除用のプログラム
が実行された後に通常割込み用プログラムが実行され、
ＣＰＵがホールトされてない場合には、通常割込み用プ
ログラムのみが実行されるので、ＣＰＵのホールト／非
ホールトに拘らず前記通常割込み用プログラムは共通に
使用されるようになる。
る電子計算機によれば、ＣＰＵのホールト状態を解除す
るためのホールト解除用のプログラムと、割込みの目的
とする処理を実行するための通常割込み用プログラムと
が独立して記憶され、割込み発生に際し、ＣＰＵがホー
ルトされている場合には、ホールト解除用のプログラム
が実行された後に通常割込み用プログラムが実行され、
ＣＰＵがホールトされてない場合には、通常割込み用プ
ログラムのみが実行されるので、ＣＰＵのホールト／非
ホールトに拘らず前記通常割込み用プログラムは共通に
使用されるようになる。
【００５２】また、本発明の請求項２に係わる電子計算
機によれば、請求項１に係わる電子計算機にあって、プ
ログラムメモリ及びそのプログラムの実行に伴なう処理
データを記憶するデータメモリが共に内蔵メモリとされ
るので、全てのデータアクセスを内部処理で行なえるよ
うになる。
機によれば、請求項１に係わる電子計算機にあって、プ
ログラムメモリ及びそのプログラムの実行に伴なう処理
データを記憶するデータメモリが共に内蔵メモリとされ
るので、全てのデータアクセスを内部処理で行なえるよ
うになる。
【００５３】よって、本発明によれば、同じ処理内容の
プログラムをホールト時割込み用と動作時割込み用とで
２つ備える必要なく、制御精度の向上及び高速処理が可
能になる電子計算機を提供できる。
プログラムをホールト時割込み用と動作時割込み用とで
２つ備える必要なく、制御精度の向上及び高速処理が可
能になる電子計算機を提供できる。
【図１】本発明の第１実施例に係わる電子計算機の構成
を示すブロック図。
を示すブロック図。
【図２】前記第１実施例の電子計算機の割込み発生対応
処理を示すフローチャート。
処理を示すフローチャート。
【図３】本発明の第２実施例に係わる電子計算機の構成
を示すブロック図。
を示すブロック図。
【図４】前記第２実施例の電子計算機の割込み発生対応
処理を示すフローチャート。
処理を示すフローチャート。
１０、２０…電子計算機、 １１、２１…ＣＰＵ、 １２、２２…割込みコントローラ、 １３ …外部メモリ、 ２３ …内蔵ＲＯＭ、 ２４ …内蔵ＲＡＭ。
Claims (2)
- 【請求項１】 ＣＰＵのホールト状態を判断するホール
ト判断手段と、 このホールト判断手段によりＣＰＵがホールト状態にあ
ると判断されている状態でのみ有効となるホールト解除
用の割込みをＣＰＵに通知するホールト解除専用割込み
手段と、 ホールト解除用のプログラムと通常割込み用のプログラ
ムとを独立して記憶するメモリと、 割込み発生に際し、前記ホールト解除専用割込み手段に
よりホールト解除用の割込みがＣＰＵに通知された場合
には、前記メモリに記憶したホールト解除用のプログラ
ムを実行した後に通常割込み用プログラムを実行し、前
記ホールト解除用の割込みがＣＰＵに通知されない場合
には、前記メモリに記憶した通常割込み用プログラムの
みを実行するプログラム実行手段とを具備したことを特
徴とする電子計算機。 - 【請求項２】 前記プログラムを記憶するメモリは内蔵
のプログラムメモリであり、 このプログラムメモリに記憶したプログラムの実行に伴
なう処理データを一時記憶する内蔵のデータメモリをさ
らに備えたことを特徴とする請求項１記載の電子計算
機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7160916A JPH0916407A (ja) | 1995-06-27 | 1995-06-27 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7160916A JPH0916407A (ja) | 1995-06-27 | 1995-06-27 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0916407A true JPH0916407A (ja) | 1997-01-17 |
Family
ID=15725089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7160916A Pending JPH0916407A (ja) | 1995-06-27 | 1995-06-27 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0916407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007018381A (ja) * | 2005-07-08 | 2007-01-25 | Sony Corp | 信号処理装置 |
-
1995
- 1995-06-27 JP JP7160916A patent/JPH0916407A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007018381A (ja) * | 2005-07-08 | 2007-01-25 | Sony Corp | 信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7007180B2 (en) | System and method for switching a computer system to a first or second power saving mode based on whether or not there exists a timer-expiration-waiting event in an event queue | |
| US6523133B2 (en) | Information processing apparatus that can hold internal information | |
| JP2696511B2 (ja) | パワーダウンモードからの復帰方式 | |
| JPH05108218A (ja) | コンピユータシステム | |
| JPH08263282A (ja) | Ｒｏｍプログラム処理装置のための分岐制御システム | |
| CN115756622A (zh) | 芯片控制方法及芯片 | |
| JP3988636B2 (ja) | マイクロコンピュータ及び車両用ｅｃｕ | |
| US20040199757A1 (en) | Information processing device, method of saving and loading data, and information recording medium | |
| JPH0916407A (ja) | 電子計算機 | |
| JP3214469B2 (ja) | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 | |
| JP2012173919A (ja) | 情報処理装置、車両用電子制御ユニット、データ記憶方法 | |
| JP2988518B2 (ja) | マルチプロセッサ制御方式 | |
| JPH117392A (ja) | 補助記憶装置を二重化してなるデータ処理装置及びこのデータ処理装置のシステム立下げ方法 | |
| JPS6347812A (ja) | スリ−プモ−ド制御装置 | |
| JP3991999B2 (ja) | 中央処理ユニット及びプロセッサ制御方法 | |
| JP2002132395A (ja) | データ処理装置およびシステム | |
| JP2000347772A (ja) | 携帯情報機器に使用されるプロセッサの低消費電力制御方法 | |
| JP2755205B2 (ja) | データ処理装置の低消費電力化方式 | |
| JP2000347985A (ja) | 携帯無線端末とその操作方法 | |
| JPH09190360A (ja) | マイクロコンピュータ及びその暴走監視処理方法 | |
| JPH0687213B2 (ja) | データ処理装置 | |
| JP3341165B2 (ja) | プログラマブルコントローラ | |
| JPH0319033A (ja) | システム中断・再開方式 | |
| JPH07160497A (ja) | マイクロコンピュータ | |
| JPH1039957A (ja) | リセット制御回路 |