JPH09168100A - テレビジョン用電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 起動時およびモード切換え時における過電流
の発生を抑制し、安全性および信頼性を向上させる。 【解決手段】 トランス３のリセット信号を検出するた
めの電圧を制御回路５に供給するバイアス巻線55の巻数
を、制御回路５に電源電圧を供給するためのバイアス巻
線37の巻数よりも多く構成することにより、リセット検
出用巻線電圧を高く設定でき、制御回路５がトランス３
のリセットを確実に検出することができるようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン受信
機などで使用されるスイッチング電源装置に関するもの
である。

【０００２】

【従来の技術】図３は、従来のスイッチング電源の一例
として自励式フライバックコンバータの構成を示す回路
ブロック図であり、１は商用ＡＣ電源を整流平滑した電
源電圧に印加する電源電圧入力端子、２は電圧平滑用の
電解コンデンサ、３はトランス、４はトランス３の１次
側巻線、５はスイッチング電源の制御回路、６はスイッ
チング素子として用いた電解効果型トランジスタ(以下
ＦＥＴ)、７はホトカプラ、８はトランス３の２次側巻
線、９はリレー、10はダイオード、11，14，17はトラン
ス３の２次側巻線に発生する電圧を整流するダイオー
ド、12，15，18はそれぞれ整流ダイオード11，14，17で
整流した電圧を平滑にする電解コンデンサ、13，16，19
は２次側の直流出力端子(以下、２次側出力と称する)、
20は誤差増幅器、21，22は電流制限用抵抗、23，24は２
次側出力19で電圧安定化をするためのツェナーダイオー
ド、25は安定化出力を切り換えるためのトランジスタ、
26，27，28は抵抗、29は電解コンデンサ、30はマイコン
からの制御信号を入力する制御信号入力端子、31はＦＥ
Ｔ６のドレインソース端子間に接続された共振用コンデ
ンサ、32はＦＥＴ６に流れる電流を検出するための微小
抵抗、33，34は分圧用抵抗、35はノイズ除去用コンデン
サ、36はＦＥＴ６のゲート抵抗、37はトランス３のバイ
アス巻線、38はバイアス巻線37に発生した電圧を整流す
るダイオード、39はノイズ除去用抵抗、40はダイオード
38で整流した電圧を平滑する電解コンデンサ、41，42は
遅延用積分回路を構成する抵抗とコンデンサ、43は過電
圧検出用のツェナーダイオード、44は起動抵抗、45は起
動時ソフトスタート用抵抗、46は電解コンデンサ、47は
制御回路５のＦＥＴ６を起動する出力端子、48は制御回
路５の過電流検出入力端子、49は制御回路５のトランス
リセット検出入力端子、50は制御回路５のフィードバッ
ク端子、51は制御回路５のグランド端子、52は制御回路
５の過電圧検出入力端子、53は制御回路５の電源電圧入
力端子、54は電源電圧入力端子１のＧＮＤ端子、図中の
逆三角形は１次側ＧＮＤのマークである。

【０００３】図３において２次側出力13の電圧は140Ｖ
であり、負荷として偏向・高圧回路(図示せず)が接続さ
れている。リレー９がオンのときは電圧安定化は２次側
出力13で行われて偏向・高圧回路が動作し、利用者がテ
レビを視聴できる通常のモード(以下テレビモードと呼
ぶ)となる。２次側出力19の電圧は14Ｖであり、負荷と
しては信号処理回路(図示せず)などが接続されている。

【０００４】リレー９がオフの時は、２次側出力13がオ
フするため高圧・偏向回路は動作しないが、電圧安定化
は２次側出力19で行われて、140Ｖ以外の残りの出力電
圧を発生して、衛星放送を受信して信号を外部接続端子
に出力し、外部に接続されたＶＴＲに録画することので
きるモード(以下留守録モードと呼ぶ)となる。留守録モ
ードとテレビモードの切り換えは、テレビモード時に利
用者がリモコンなどで設定することにより容易に行うこ
とができるようになっている。

【０００５】次にテレビモードについて図４を参照しな
がら動作説明を行う。図４はテレビモードでの各部の波
形を示したものである。このとき制御信号入力端子30へ
の制御信号はＬＯＷ(以下、単にＬと表示する)になって
おり、リレー９はオン、トランジスタ25はオフしてい
る。図４(a)は制御回路５によって出力されるＦＥＴ６
の駆動電圧ＶOUTの波形、図４(b)は、ＦＥＴ６を流れる
電流ＩDの波形であり、ドレイン端子からソース端子に
流れる向きを正としている。図４(c)は、電流ＩDを微小
抵抗32で電圧として検出し抵抗33，34で分圧し、コンデ
ンサ35でノイズ除去して過電流検出入力端子48に入力さ
れる電圧ＶCLの波形、図４(d)はＦＥＴ６のドレインソ
ース端子間の電圧ＶDS、図４(e)はバイアス巻線37の出
力電圧ＶS、図４(f)は積分回路(41，42)により積分され
制御回路５に入力される電圧ＶDLの波形である。

【０００６】時刻ｔ1で駆動電圧ＶOUTがＨＩＧＨ(以
下、単にＨと表示する）になると、ＦＥＴ６はオンし電
流ＩDが流れ始める。そのとき１次側巻線４に流れる１
次電流により、トランス３に磁束が発生しエネルギーが
蓄積され、同時にトランス３の２次側巻線８にも誘起電
圧が発生するが、２次側整流ダイオード11，14，17を逆
バイアスする方向に誘起電圧を発生するように構成して
いるので２次側電流は流れない。このとき同時にバイア
ス巻線37にも誘起電圧が発生するが、駆動電圧ＶOUTと
逆相で発生するように構成されているので、このとき出
力電圧ＶSは負電圧になり抵抗41およびコンデンサ42か
らなる遅延用積分回路を通ってトランスリセット検出入
力端子49に入力される電圧ＶDLは、制御回路５に内蔵さ
れたクランプ回路によって０Ｖにクランプされる。

【０００７】制御回路５によって決められるオン期間が
終わると、時刻ｔ2で駆動電圧ＶOUTはＬになりＦＥＴ６
はオフする。ＦＥＴ６がオフすると１次側巻線４にフラ
イバック電圧が発生すると同時に、２次側巻線８にもフ
ライバック電圧が発生し、２次側整流ダイオード11，1
4，17を順バイアスする方向に電圧が印加されるのでト
ランス３に蓄積されたエネルギーが２次側巻線８を介し
て２次電流として放出され、電解コンデンサ12，15，18
によって平滑され直流出力端子13，16，19として出力さ
れる。このとき１次側バイアス巻線37に発生したフライ
バック電圧ＶSは積分回路41，42によって電圧ＶDLのよ
うな波形となりトランスリセット検出入力端子49に入力
される。時刻ｔ3にトランス３に蓄積されたエネルギー
が２次電流としてすべて放出されると、２次側巻線８に
誘起されていたフライバック電圧は反転し２次側整流ダ
イオード11，14，17は逆バイアスされるので２次電流は
オフになる。

【０００８】２次電流がオフになると、１次側巻線４に
発生していたフライバック電圧も反転し、共振用コンデ
ンサ31に蓄積されていたエネルギーは放出され１次側巻
線４のインダクタンスと共振を始めるので、ＦＥＴ６の
ドレインソース間の電圧ＶDSは図４(d)に示すように低
下してゆく。このとき時刻ｔ4で電圧ＶDLがしきい値以
下になるように積分定数を設定することにより、制御回
路５は時刻ｔ4でトランス３のリセットを検出してター
ンオンし駆動電圧ＶOUTがＨに出力になる。駆動電圧ＶO
UTがＨになったあとの動作は時刻ｔ1からの動作と同様
である。

【０００９】次にテレビモードで出力電圧が安定に制御
される動作について説明する。誤差増幅器20は基準電圧
を内蔵しており、２次側出力13にかかる電圧が前記基準
電圧より低ければホトカプラ７の発光ダイオードに流れ
る電流が減少し、受光側トランジスタのベース電流が減
少しコレクタ電流も減少する。制御回路５はコレクタ電
流すなわちフィードバック端子50から流出する電流ＩFB
が減少すると駆動電圧ＶOUTのオン期間を広げてＦＥＴ
６に流れる電流を増加させ、単位時間にトランス３に蓄
積されるエネルギーを増加させる。このとき２次側巻線
８に流れる電流も増加して電解コンデンサ12にエネルギ
ーを蓄積し、２次側出力13の出力電圧を上昇させる。こ
の出力電圧が誤差増幅器20の基準電圧より高くなった場
合には、上記と全く逆の動作で２次側出力13の電圧を低
下させる。

【００１０】このように２次側出力13の電圧が変動して
も電圧は常に一定になるように制御される。

【００１１】次に、留守録モードの動作について図５を
参照しながら説明を行う。図５は留守録モードでの各部
の波形を示したタイミングチャートである。このとき制
御信号入力端子30の制御信号はＨになっており、リレー
９はオフ、トランジスタ25はオンになっている。

【００１２】図５(a)〜(f)は図４と同じ箇所での波形を
示している。基本的な動作はテレビモードと同じである
が、リレー９がオフしているため２次側出力13に140Ｖ
が発生しないことと、偏向・高圧回路が動作しないため
テレビモードより消費電力が少なく、図５の駆動電圧Ｖ
OUTに示すようにオン期間が短い点が異なる。一般にオ
ン期間が短いと、トランス３に蓄積されたエネルギーも
短時間で放出されてオフ期間も短くなり、発振周波数が
高くなって妨害対策が困難になるという問題を有するの
で、この場合には制御回路５にあらかじめオフ期間の最
小値が設定されており留守録モードのように負荷が軽い
場合でもオフ期間が設定値より小さくならないようにし
ている。

【００１３】ターンオフしてからの動作について説明す
る。時刻ｔ2でＦＥＴ６がオフすると、前述の動作と同
じで２次側出力16，19に電圧が発生する。このときトラ
ンス３に蓄積されたエネルギーは小さいので、時刻ｔ3
でトランス３に蓄積されたエネルギーが２次電流として
すべて放出されると、２次側巻線８に誘起されていたフ
ライバック電圧は反転し２次側整流ダイオード14，17は
逆バイアスされるので２次電流はオフする。１次側巻線
４に発生していたフライバック電圧も反転し、共振用コ
ンデンサ31に蓄積されていたエネルギーは放出され１次
側巻線４のインダクタンスと共振を始めるので、ＦＥＴ
６のドレインソース間の電圧ＶDSは図５(d)に示すよう
に共振する。同時にトランスリセット検出入力端子49の
電圧ＶDLもしきい値以下になるが、あらかじめ設定され
た最小オフ期間より早いので制御回路５は駆動電圧ＶOU
TにＬを出力し続ける。電圧ＶDLがしきい値以下になっ
た後も出力電圧ＶSの振動により電圧ＶDLに電圧が生じ
るが、積分回路によってしきい値以下に抑えられている
と同時に、もし最小オフ期間中にしきい値を超える入力
があっても制御回路５は無視するようになっているので
制御回路５はオフを続ける。時刻ｔ4で最小オフ期間が
終了すると、駆動電圧ＶOUTがＨとなる。駆動電圧ＶOUT
がＨとなったあとの動作は時刻ｔ1からの動作の繰り返
しである。

【００１４】次に留守録モードで出力電圧が安定に制御
される動作について説明する。リレー９がオフし２次側
出力13が０Ｖであるので誤差増幅器20には電流が流れ
ず、ホトカプラ７の電流は２次側出力19から抵抗22，ツ
ェナーダイオード23，ホトカプラ７の発光ダイオード，
ツェナーダイオード24，トランジスタ25を介して流れ
る。このときツェナーダイオード23，24のツェナー電
圧、ホトカプラ７の発光ダイオードの順方向電圧をそれ
ぞれ3.3Ｖ，10Ｖ，0.7Ｖと設定すれば、その積み上げで
２次側出力19を14Ｖに安定化することができる。２次側
出力19が14Ｖより高い、あるいは低い場合の制御回路５
の安定化動作は前述のテレビモードの場合と同じである
が、２次側出力19に接続されている負荷が信号処理回路
であり、負荷電流としては数百mAで負荷変動もほとんど
ないため２次側出力19は十分に安定化される。

【００１５】次に過電流保護動作について図４を用いて
説明する。時刻ｔ1で駆動電圧ＶOUTがＨとなりＦＥＴ６
がオンすると、ＦＥＴ６に電流ＩDが流れ始め、その電
流ＩDに対応して過電流検出入力端子48に電圧ＶCLが入
力される。いま電流ＩDが上昇を続け、電圧ＶCLが時刻
ｔ2でしきい値Ｖthに達すると、制御回路５は直ちに駆
動電圧ＶOUTをＬに引き落す。駆動電圧ＶOUTをＬになる
とＦＥＴ６はオフするので電流ＩDもオフし、それ以上
電流が流れ続けることなくＦＥＴ６は過電流による破壊
から保護される。なお、この動作は駆動電圧ＶOUTの１
パルスごとに動作し、電源の動作を停止させることはな
い。したがって２次側の負荷が瞬間的に過負荷状態にな
っても、なんら問題なく動作を続ける。なお、図４では
過電流保護回路について説明するため電圧ＶCLがしきい
値Ｖthに達したように描いているが、通常の負荷範囲で
は電圧ＶCLがしきい値Ｖthに達することはない。

【００１６】次に起動時の動作について図６および図７
を用いて説明する。図６は起動時の各部の波形を示すタ
イミングチャートであり、図６(a)は制御回路５によっ
て出力されるＦＥＴ６の駆動電圧ＶOUT、図６(b)はＦＥ
Ｔ６を流れる電流ＩDの波形を示すもので、ドレイン端
子からソース端子に流れる向きを正としている。図６
(c)は電流ＩDを微小抵抗32で電圧として検出し抵抗33，
34で分圧しコンデンサ35でノイズ除去して過電流検出入
力端子48に入力される電圧ＶCLの波形、図６(d)は積分
回路(41，42)により積分され制御回路５に入力される電
圧ＶDLの波形を示す。図７は、起動後、留守録モードか
らテレビモードに切り換わった時の各部の波形を示すタ
イミングチャートであり、図７(a)〜(d)は図６と同じ検
出位置での波形である。

【００１７】まず図６を参照して説明する。起動時はマ
イコンからの制御信号(制御信号入力端子30の制御信号)
によりリレー９はオフし、トランジスタ25がオンしてい
るので電圧安定化は２次側出力19により行う。電源電圧
入力端子１への印加電圧が上昇してゆくと制御回路５の
電源電圧入力端子53に入力される電圧ＶCCも上昇してゆ
く。電圧ＶCCが制御回路５の起動電圧に達すると制御回
路５は動作を開始し、時刻ｔ1で駆動電圧ＶOUTにＨを出
力すると、ＦＥＴ６はオンになり電流ＩDが流れ始め
る。なお時刻ｔ2でターンオフするまでの動作は前述の
定常時の場合と同じである。

【００１８】ＦＥＴ６がオフすると１次側巻線４，２次
側巻線８，１次側バイアス巻線37にフライバック電圧が
発生する。この時１次側バイアス巻線37にフライバック
電圧はまだ十分に電圧が上昇せず、前記遅延用積分回路
を通って、制御回路５のトランスリセット検出入力端子
49に入力される電圧ＶDLは、図６(d)に示すように、ま
だしきい値に達しない。制御回路５は電圧ＶDLからトラ
ンスのリセットを検出できず、電圧ＶDLによるオフ期間
の設定ができないため、制御回路５にあらかじめ設定さ
れている最小のオフ期間をこのときのオフ期間として時
刻ｔ3でターンオンする。このときトランス３は蓄積さ
れたエネルギーを完全に放出しておらず、エネルギーを
蓄積したままターンオンする。

【００１９】時刻ｔ3で駆動電圧ＶOUTがＨになると、Ｆ
ＥＴ６に電流ＩDが流れトランス３にさらにエネルギー
が蓄積されるが、前述のようにトランスにはエネルギー
が残っているのでトランス３は磁気飽和状態になり、ト
ランス３のインダクタンスが低下し、１次側巻線４およ
びＦＥＴ６に過大電流が流れる。この時の電流ＩDは急
峻に立ち上がり、過電流検出入力端子48に図６(c)に示
すような急峻な波形の電圧が印加され、前述の過電流保
護動作により過電流が防止され、時刻ｔ４でターンオフ
する。このとき制御回路５は起動すると同時に過電圧検
出入力端子52から一定の電圧を出力するようになってお
り、抵抗45、電解コンデンサ46を介して過電流検出入力
端子48にバイアス電圧Ｖbiasを加えるように構成してい
るため、見かけ上過電流検出のしきい値が下がり過電流
が小さく抑えられるようになっている(この動作を以後
ソフトスタートとよぶ)。

【００２０】電解コンデンサ46に蓄積された電荷は抵抗
32，33，34で放電されるため、過電流検出入力端子48に
加えられるバイアス電圧は徐々に低下して、数msecでゼ
ロになるようになっている。そしてターンオフして以後
の動作は上記動作の繰り返しである。このトランス３の
磁気飽和状態はトランスリセット検出入力端子49に入力
される電圧ＶDLが徐々に上昇して時刻ｔnでしきい値を
超えるまでとし、しきい値を超えるとオフ期間の設定は
時刻ｔn＋1で電圧ＶDLがＬになるまで、すなわちトラン
ス３が２次側にエネルギーを放出し終わるまでの期間に
広がる。なお、電圧ＶDLがしきい値を超えてからの動作
は留守録モードのときと同じである。

【００２１】起動後数十msecから数百msec後に２次側出
力13以外の２次側電圧が安定化してから、マイコンから
信号処理回路に初期化のためのデータが送られ、数百ms
ec後信号処理回路が安定してから制御信号入力端子30の
出力信号をＬにしてリレー９をオンすると同時にトラン
ジスタ25をオフし、２次側出力13すなわち140Ｖを立ち
上げる。この時の動作は基本的には上記起動時と同じで
あるが、過電流検出入力端子48に加えられるバイアス電
圧は制御回路５の起動時だけしか発生しないため、この
ときにはソフトスタートがかからないようになってい
る。

【００２２】この時の動作を図７を参照して説明する。
リレー９がオンして以後時刻ｔ1で最初のターンオンを
すると、２次側出力13を上昇させるために制御回路５は
オン期間を広げてＦＥＴ６に電流を流し時刻ｔ2でター
ンオフする。このとき２次側出力13の電圧はまだゼロで
あるので、１次側バイアス巻線37の電圧も巻線比にした
がって低下し、トランスリセット検出入力端子49の電圧
ＶDLもしきい値に達しない。したがって起動時と同じく
制御回路５はあらかじめ設定された最小オフ期間経過後
時刻ｔ3でターンオンするので、トランス３は磁気飽和
状態となりＦＥＴ６に流れる電流ＩDは急峻に流れる。
前述したようにこのときはソフトスタートがかからない
ので、電流ＩDのピーク値は起動時より大きくなる。こ
の状態は電圧ＶDLが徐々に上昇し、時刻ｔnでしきい値
を超えるまで続き、しきい値を超えて以後はオフ期間の
設定は時刻ｔn＋1で電圧ＶDLがＬになるまで、すなわち
トランス３が２次側にエネルギーを放出し終わる期間ま
でに広がる。電圧ＶDLがしきい値を超えて以後の動作は
テレビモード時と同じである。以上、起動時および起動
後留守録モードからテレビモードに切り換わるときを例
として説明したが、利用者がリモコンなどを操作して留
守録モードからテレビモードへ切り換えたときも前述の
モードを切り換えるときと同じ動作をする。

【００２３】

【発明が解決しようとする課題】しかしながら上記構成
においては、起動時および留守録モードからテレビモー
ド切り換え時にソフトスタートがきかないので、ＦＥＴ
６に流れる電流が大きくなり、ＦＥＴ６にストレスがか
かり最悪の場合破壊するという問題を有していた。

【００２４】本発明は、このような問題を解決し、起動
時および留守録モードからテレビモード切り換え時等
に、ＦＥＴに過電流が流れることなく安定に動作する安
全性・信頼性の高いテレビジョン電源装置を提供する。

【００２５】

【課題を解決するための手段】前記課題を解決達成する
ための手段としての本発明は、電源電圧を１次側に印加
して２次側に所定の電圧を発生させるトランスと、この
トランスにおける１次側に印加する電圧のスイッチング
制御をする制御回路と、この制御回路に前記トランスの
リセットを検出するための電圧を供給するリセット検出
用巻線と、前記制御回路に電源電圧を供給するための電
源電圧供給用巻線とを有するテレビジョン用電源装置で
あって、前記リセット検出用巻線の巻数を前記電源電圧
供給用巻線の巻数より多くしたことを特徴とするもので
あり、このような構成により、前記リセット検出用巻線
電圧が高く設定され、前記制御回路が前記トランスのリ
セットを確実に検出できるようにしたものであり、起動
時および留守録モードからテレビモード切り換え時にＦ
ＥＴに過電流が流れることなく安定に動作する安全性・
信頼性の高い電源を実現することができる。

【００２６】

【発明の実施の形態】以下、本発明の一実施形態につい
て図面を用いて説明する。

【００２７】図１は本発明の実施形態にかかる自励式フ
ライバックコンバータの構成図であり、55は電源電圧供
給用バイアス巻線37に巻き足したトランスリセット検出
用のバイアス巻線である。すなわち本実施形態は、図３
に示す従来例の構成にバイアス巻線55を付加した構成で
ある。なお、図３に示す従来例における部材と同一の部
材については同一の符号を付して、詳細な説明は省略し
た。

【００２８】図２は、起動時および留守録モードからテ
レビモード切り換え時に、ＦＥＴに大電流が流れるとき
の各部波形を示すタイミングチャートであり、この波形
は、図７の波形と同じタイミングで表してある。また、
図２(a)〜(d)は図７(a)〜(d)と同じタイミングである。

【００２９】リレー９がオンして以後時刻ｔ1で最初の
ターンオンをすると、２次側出力１３を上昇させるため
に制御回路５はオン期間を広げてＦＥＴ６に電流を流し
時刻ｔ２でターンオフする。この時２次側出力13の電圧
はまだゼロであるので、１次側バイアス巻線55の電圧も
巻線比に従って低下するが、トランスリセット検出入力
端子49の電圧ＶDLはしきい値を超えるようにバイアス巻
線55の巻数を設定してある。したがって、ｔ2でターン
オフすると電圧ＶDLはしきい値を超えるので、オフ期間
は時刻ｔ3でトランス３が２次側にエネルギーを放出し
てリセットするまで、すなわち電圧ＶDLが低下するまで
続く。時刻ｔ3でターンオンすると１次側巻線４とＦＥ
Ｔ６に再び電流が流れ始めるが、トランス３はリセット
され残留エネルギーがないので磁気飽和は発生せず、過
電流が流れることはない。以後の動作はテレビモード時
と同じである。

【００３０】以上、電源オン時の留守録モードからテレ
ビモードの切り換え時について説明したが、視聴者がリ
モコン等で留守録モードからテレビモードに切り換えた
ときにも上記と全く同じ動作で過電流が防止される。ま
た電源起動時もソフトスタートがかかるが上記と同じ動
作をするため、同じく過電流が防止される。

【００３１】以上の説明では、構成してトランスリセッ
ト検出用バイアス巻線の巻数を多くした例で説明した
が、これら２つの巻線を別巻線として構成しても何等問
題のないことはいうまでもない。

【００３２】

【発明の効果】本発明のテレビジョン用電源装置によれ
ば、起動時および留守録モードからテレビモード切り換
え時等に過電流を抑制することが可能となり、安全性・
信頼性が向上する。

【図面の簡単な説明】

【図１】本発明の一実施形態の構成を示す回路図であ
る。

【図２】本発明の一実施形態における各部の動作および
波形を示すタイミングチャートである。

【図３】従来例の構成を示す回路図である。

【図４】従来例におけるテレビモードでの各部の動作お
よび波形を示すタイミングチャートである。

【図５】従来例における留守録モードでの各部の動作お
よび波形を示すタイミングチャートである。

【図６】従来例における起動時の各部の動作および波形
を示すタイミングチャートである。

【図７】従来例における起動後、留守録モードからテレ
ビモードに切り換わった時の各部の動作および波形を示
すタイミングチャートである。

【符号の説明】

１…電源電圧入力端子、 ２，12，15，18，29，40，46
…電解コンデンサ、 ３…トランス、 ４…１次側巻
線、 ５…制御回路、 ６…電解効果型トランジスタ
(ＦＥＴ)、 ７…ホトカプラ、 ８…２次側巻線、 ９
…リレー、 10…ダイオード、 11，14，17…整流ダイ
オード、 13，16，19…直流出力端子(２次側出力)、
20…誤差増幅器、 21，22…電流制限用抵抗、 23，2
4，43…ツェナーダイオード、 25…トランジスタ、 2
6，27，28，41…抵抗、 30…制御信号入力端子、 31
…共振用コンデンサ、 32…微小抵抗、 33，34…分圧
用抵抗、35…ノイズ除去用コンデンサ、 36…ゲート抵
抗、 37…バイアス巻線、 38…ダイオード、 39…ノ
イズ除去用抵抗、 42…コンデンサ、 44…起動抵抗、
45…ソフトスタート用抵抗、 47…出力端子、 48…過
電流検出入力端子、49…トランスリセット検出入力端
子、 50…フィードバック端子、 51…グランド端子、
52…過電圧検出入力端子、 53…電源電圧入力端子、
54…ＧＮＤ端子、 55…トランスリセット検出用バイ
アス巻線。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電源電圧を１次側に印加して２次側に所
   定の電圧を発生させるトランスと、このトランスにおけ
   る１次側に印加する電圧のスイッチング制御をする制御
   回路と、この制御回路に前記トランスのリセットを検出
   するための電圧を供給するリセット検出用巻線と、前記
   制御回路に電源電圧を供給するための電源電圧供給用巻
   線とを有するテレビジョン用電源装置であって、前記リ
   セット検出用巻線の巻数を前記電源電圧供給用巻線の巻
   数より多くしたことを特徴とするテレビジョン用電源装
   置。
2. 【請求項２】 前記トランスに、前記リセット検出用巻
   線または前記電源電圧供給用巻線の少なくともいずれか
   一方を一体的に設けたことを特徴とする請求項１記載の
   テレビジョン用電源装置。