JPH0998574A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH0998574A JPH0998574A JP7253173A JP25317395A JPH0998574A JP H0998574 A JPH0998574 A JP H0998574A JP 7253173 A JP7253173 A JP 7253173A JP 25317395 A JP25317395 A JP 25317395A JP H0998574 A JPH0998574 A JP H0998574A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- transformer
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 起動時およびモード切換え時に過電流を抑制
し、電源の安全性、信頼性を向上させた電源回路を提供
することを目的とする。 【構成】 トランス3と、前記トランスに流れる電流を
制御するスイッチ手段と、前記スイッチ手段に流れる電
流を検出する手段と、前記スイッチ手段に流れる電流が
所定値を超えた場合に前記スイッチ手段に流れる電流を
抑制する手段5と、前記スイッチ手段を制御する信号の
発振周波数があらかじめ決められた周波数以上になった
ときに前記検出手段にバイアス電圧を連続的に加える手
段を備えた構成を有する。
し、電源の安全性、信頼性を向上させた電源回路を提供
することを目的とする。 【構成】 トランス3と、前記トランスに流れる電流を
制御するスイッチ手段と、前記スイッチ手段に流れる電
流を検出する手段と、前記スイッチ手段に流れる電流が
所定値を超えた場合に前記スイッチ手段に流れる電流を
抑制する手段5と、前記スイッチ手段を制御する信号の
発振周波数があらかじめ決められた周波数以上になった
ときに前記検出手段にバイアス電圧を連続的に加える手
段を備えた構成を有する。
Description
【0001】
【産業上の利用分野】本発明は、テレビジョン受信機な
どで使用されるスイッチング電源回路に関するものであ
る。
どで使用されるスイッチング電源回路に関するものであ
る。
【0002】
【従来の技術】従来のスイッチング電源の一例として自
励式フライバックコンバーターの構成を図3に示す。
励式フライバックコンバーターの構成を図3に示す。
【0003】図3において、1は商用AC電源を整流平
滑した電源電圧、2は電圧平滑用電解コンデンサ、3は
トランス、4はトランス3の1次側巻線、5はスイッチ
ング電源の制御回路、6は電解効果型トランジスタ(以
下FET)を用いたスイッチング素子、7はホトカプラ
ー、8はトランス3の2次側巻線、9はリレー、10は
ダイオード、11、14、17はトランス3の2次側巻
線に発生する電圧を整流するダイオード、12、15、
18はそれぞれ整流ダイオード11、14、17で整流
した電圧を平滑する電解コンデンサ、13、16、19
は2次側の直流出力電圧、20は誤差増幅器、21、2
2は電流制限用抵抗、23、24は前記出力19で電圧
安定化をするためのツェナーダイオード、25は安定化
出力を切り替えるためのトランジスタ、26、27、2
8は抵抗、29は電解コンデンサ、30はマイコンから
の制御信号、31はFET6のドレインソース端子間に
接続された共振用コンデンサ、32はFET4に流れる
電流を検出するための微小抵抗、33、34は分圧用抵
抗、35はノイズ除去用コンデンサ、36はFET6の
ゲート抵抗、37はトランス3のバイアス巻線、38は
バイアス巻線37に発生した電圧を整流するダイオー
ド、39はノイズ除去用抵抗、40はダイオード38で
整流した電圧を平滑する電解コンデンサ、41、42は
遅延用積分回路を構成する抵抗とコンデンサ、43は過
電圧検出用ツェナーダイオード、44は起動抵抗、4
5、46は起動時ソフトスタート用抵抗と電解コンデン
サ、47は制御回路5のFET6を駆動する出力端子、
48は制御回路5の過電流検出入力端子、49は制御回
路5のトランスリセット検出入力端子、50は制御回路
5のフィードバック端子、51は制御回路5のグランド
端子、52は制御回路5の過電圧検出入力端子、53は
制御回路5の電源電圧入力端子、54は電源電圧1のG
ND端子、図中の逆三角形は1次側GNDのマークであ
る。
滑した電源電圧、2は電圧平滑用電解コンデンサ、3は
トランス、4はトランス3の1次側巻線、5はスイッチ
ング電源の制御回路、6は電解効果型トランジスタ(以
下FET)を用いたスイッチング素子、7はホトカプラ
ー、8はトランス3の2次側巻線、9はリレー、10は
ダイオード、11、14、17はトランス3の2次側巻
線に発生する電圧を整流するダイオード、12、15、
18はそれぞれ整流ダイオード11、14、17で整流
した電圧を平滑する電解コンデンサ、13、16、19
は2次側の直流出力電圧、20は誤差増幅器、21、2
2は電流制限用抵抗、23、24は前記出力19で電圧
安定化をするためのツェナーダイオード、25は安定化
出力を切り替えるためのトランジスタ、26、27、2
8は抵抗、29は電解コンデンサ、30はマイコンから
の制御信号、31はFET6のドレインソース端子間に
接続された共振用コンデンサ、32はFET4に流れる
電流を検出するための微小抵抗、33、34は分圧用抵
抗、35はノイズ除去用コンデンサ、36はFET6の
ゲート抵抗、37はトランス3のバイアス巻線、38は
バイアス巻線37に発生した電圧を整流するダイオー
ド、39はノイズ除去用抵抗、40はダイオード38で
整流した電圧を平滑する電解コンデンサ、41、42は
遅延用積分回路を構成する抵抗とコンデンサ、43は過
電圧検出用ツェナーダイオード、44は起動抵抗、4
5、46は起動時ソフトスタート用抵抗と電解コンデン
サ、47は制御回路5のFET6を駆動する出力端子、
48は制御回路5の過電流検出入力端子、49は制御回
路5のトランスリセット検出入力端子、50は制御回路
5のフィードバック端子、51は制御回路5のグランド
端子、52は制御回路5の過電圧検出入力端子、53は
制御回路5の電源電圧入力端子、54は電源電圧1のG
ND端子、図中の逆三角形は1次側GNDのマークであ
る。
【0004】図3において2次側出力13の電圧は14
0Vであり、負荷として偏向・高圧回路が接続されてい
る。リレー9がオンのときは電圧安定化は出力13で行
われて偏向・高圧回路が動作し、利用者がテレビを試聴
できる通常のモード(以下テレビモードと呼ぶ)であ
る。2次側出力19の電圧は14Vであり、負荷として
は信号処理回路などが接続されている。リレー9がオフ
のときは、出力13がオフするため高圧・偏向回路は動
作しないが、電圧安定化は出力19で行われて140V
以外の残りの出力電圧は発生し、衛星放送を受信して信
号を外部接続端子に出力し、外部に接続されたVTRに
録画することのできるモード(以下留守録モードと呼
ぶ)である。留守録モードとテレビモードの切換えは、
テレビモード時に利用者がリモコンなどで設定すること
により容易に行なうことができるようになっている。
0Vであり、負荷として偏向・高圧回路が接続されてい
る。リレー9がオンのときは電圧安定化は出力13で行
われて偏向・高圧回路が動作し、利用者がテレビを試聴
できる通常のモード(以下テレビモードと呼ぶ)であ
る。2次側出力19の電圧は14Vであり、負荷として
は信号処理回路などが接続されている。リレー9がオフ
のときは、出力13がオフするため高圧・偏向回路は動
作しないが、電圧安定化は出力19で行われて140V
以外の残りの出力電圧は発生し、衛星放送を受信して信
号を外部接続端子に出力し、外部に接続されたVTRに
録画することのできるモード(以下留守録モードと呼
ぶ)である。留守録モードとテレビモードの切換えは、
テレビモード時に利用者がリモコンなどで設定すること
により容易に行なうことができるようになっている。
【0005】次にテレビモードでの動作について図4も
参照しながら動作説明を行う。図4はテレビモードでの
各部の波形を示したものである。このとき制御信号30
はLになっており、リレー9はオン、トランジスタ25
はオフしている。
参照しながら動作説明を行う。図4はテレビモードでの
各部の波形を示したものである。このとき制御信号30
はLになっており、リレー9はオン、トランジスタ25
はオフしている。
【0006】図4において(a)は制御回路5によって
出力されるFET6の駆動波形VOUT 、(b)はFET
6を流れる電流波形ID でドレイン端子からソース端子
に流れる向きを正としている。(c)は前記電流ID を
微小抵抗32で電圧として検出し抵抗33、34で分圧
しコンデンサ35でノイズ除去して過電流検出端子48
に入力される電圧波形VCL、(d)はFET6のドレイ
ンソース端子間電圧VDS、(e)はバイアス巻線37の
出力電圧VS、(f)は積分回路41、42により積分
され制御回路5に入力される電圧波形VDLである。時刻
t1でVOUT がHになると、FET6はオンし電流ID
が流れ始める。そのとき1次巻線4に流れる1次電流に
より、トランス3に磁束が発生しエネルギーが蓄積さ
れ、同時にトランス3の2次巻線8にも誘起電圧が発生
するが、2次側整流ダイオード11、14、17を逆バ
イアスする方向に誘起電圧を発生するように構成してい
るので2次側電流は流れない。このとき同時にバイアス
巻線37にも誘起電圧が発生するが、VOUT と逆相で発
生するように構成されているので、このときVS は負電
圧になり積分回路41、42を通ってリセット検出端子
に入力される電圧波形VDLは、制御回路5に内蔵された
クランプ回路によって0Vにクランプされる。制御回路
5によって決められるオン期間が終わると、時刻t2で
VOUT はLになりFET6はオフする。FET6がオフ
すると1次巻線4にフライバック電圧が発生すると同時
に、2次巻線8にもフライバック電圧が発生し、2次側
整流ダイオード11、14、17を順バイアスする方向
に電圧が印可されるのでトランス3に蓄積されたエネル
ギーが前記2次巻線8を介して2次電流として放出さ
れ、平滑コンデンサー12、15、18によって平滑さ
れ直流電源電圧13、16、19として出力される。こ
のとき1次側バイアス巻線37に発生したフライバック
電圧VS は積分回路41、42によってVDLのような波
形となりリセット検出端子49に入力される。時刻t3
にトランス3に蓄積されたエネルギーが2次電流として
すべて放出されると、2次巻線8に誘起されていたフラ
イバック電圧は反転し2次側整流ダイオード11、1
4、17は逆バイアスされるので2次電流はオフする。
1次側巻線に発生していたフライバック電圧も反転し、
共振コンデンサ31に蓄積されていたエネルギーは放出
され1次巻線4のインダクタンスと共振を始めるので、
FET6のドレインソース間電圧VDSは(d)に示すよ
うに低下してゆく。このとき時刻t4でVDLが0Vにな
るように積分定数41、42を設定することにより制御
回路5は時刻t4でターンオンし、VOUT はHが出力さ
れる。VOUT がHになったあとの動作は時刻t1からの
動作と同様である。
出力されるFET6の駆動波形VOUT 、(b)はFET
6を流れる電流波形ID でドレイン端子からソース端子
に流れる向きを正としている。(c)は前記電流ID を
微小抵抗32で電圧として検出し抵抗33、34で分圧
しコンデンサ35でノイズ除去して過電流検出端子48
に入力される電圧波形VCL、(d)はFET6のドレイ
ンソース端子間電圧VDS、(e)はバイアス巻線37の
出力電圧VS、(f)は積分回路41、42により積分
され制御回路5に入力される電圧波形VDLである。時刻
t1でVOUT がHになると、FET6はオンし電流ID
が流れ始める。そのとき1次巻線4に流れる1次電流に
より、トランス3に磁束が発生しエネルギーが蓄積さ
れ、同時にトランス3の2次巻線8にも誘起電圧が発生
するが、2次側整流ダイオード11、14、17を逆バ
イアスする方向に誘起電圧を発生するように構成してい
るので2次側電流は流れない。このとき同時にバイアス
巻線37にも誘起電圧が発生するが、VOUT と逆相で発
生するように構成されているので、このときVS は負電
圧になり積分回路41、42を通ってリセット検出端子
に入力される電圧波形VDLは、制御回路5に内蔵された
クランプ回路によって0Vにクランプされる。制御回路
5によって決められるオン期間が終わると、時刻t2で
VOUT はLになりFET6はオフする。FET6がオフ
すると1次巻線4にフライバック電圧が発生すると同時
に、2次巻線8にもフライバック電圧が発生し、2次側
整流ダイオード11、14、17を順バイアスする方向
に電圧が印可されるのでトランス3に蓄積されたエネル
ギーが前記2次巻線8を介して2次電流として放出さ
れ、平滑コンデンサー12、15、18によって平滑さ
れ直流電源電圧13、16、19として出力される。こ
のとき1次側バイアス巻線37に発生したフライバック
電圧VS は積分回路41、42によってVDLのような波
形となりリセット検出端子49に入力される。時刻t3
にトランス3に蓄積されたエネルギーが2次電流として
すべて放出されると、2次巻線8に誘起されていたフラ
イバック電圧は反転し2次側整流ダイオード11、1
4、17は逆バイアスされるので2次電流はオフする。
1次側巻線に発生していたフライバック電圧も反転し、
共振コンデンサ31に蓄積されていたエネルギーは放出
され1次巻線4のインダクタンスと共振を始めるので、
FET6のドレインソース間電圧VDSは(d)に示すよ
うに低下してゆく。このとき時刻t4でVDLが0Vにな
るように積分定数41、42を設定することにより制御
回路5は時刻t4でターンオンし、VOUT はHが出力さ
れる。VOUT がHになったあとの動作は時刻t1からの
動作と同様である。
【0007】つぎにテレビモードで出力電圧が安定に制
御される動作について説明する。誤差増幅器20は基準
電圧を内蔵しており、電源電圧13が前記基準電圧より
低ければホトカプラ7の発光ダイオードに流れる電流が
減少し、受光側トランジスタのベース電流が減少しコレ
クタ電流も減少する。制御回路5はコレクタ電流すなわ
ちフィードバック端子50から流出する電流IFBが減少
するとVOUT のオン期間を広げてFET6に流れる電流
を増加させ、単位時間にトランス3に蓄積されるエネル
ギーを増加させる。このとき2次巻線に流れる電流も増
加して電解コンデンサー12にエネルギーを蓄積し出力
電圧13を上昇させる。出力電圧13が誤差増幅器20
の基準電圧より高くなった場合には、上記と全く逆の動
作で出力電圧13を低下させる。このように出力電圧1
3の電圧が変動しても電圧は常に一定になるように制御
される。
御される動作について説明する。誤差増幅器20は基準
電圧を内蔵しており、電源電圧13が前記基準電圧より
低ければホトカプラ7の発光ダイオードに流れる電流が
減少し、受光側トランジスタのベース電流が減少しコレ
クタ電流も減少する。制御回路5はコレクタ電流すなわ
ちフィードバック端子50から流出する電流IFBが減少
するとVOUT のオン期間を広げてFET6に流れる電流
を増加させ、単位時間にトランス3に蓄積されるエネル
ギーを増加させる。このとき2次巻線に流れる電流も増
加して電解コンデンサー12にエネルギーを蓄積し出力
電圧13を上昇させる。出力電圧13が誤差増幅器20
の基準電圧より高くなった場合には、上記と全く逆の動
作で出力電圧13を低下させる。このように出力電圧1
3の電圧が変動しても電圧は常に一定になるように制御
される。
【0008】次に留守録モードの動作について図5も参
照しながら動作説明を行う。図5は留守録モードでの各
部の波形を示したものである。このとき制御信号30は
Hになっており、リレー9はオフ、トランジスタ25は
オンしている。図5において(a)から(f)は図4と
同じ箇所での波形を示している。基本的な動作はテレビ
モードと同じであるが、リレー9がオフしているため出
力13に140Vが発生しないことと、偏向・高圧回路
が動作しないためテレビモードより消費電力が少なく、
図5のVOUT に示すようにオン期間が小さい点が異な
る。一般にオン期間が小さいと、トランス3に蓄積され
たエネルギーも短時間で放出されてオフ期間も小さくな
り、発振周波数が高くなって妨害対策が困難になるとい
う問題を有するので、この場合には制御回路5にあらか
じめオフ期間の最小値が設定されており留守録モードの
ように負荷が軽い場合でもオフ期間が設定値より小さく
ならないようにしている。ターンオフしてからの動作に
ついて説明する。時刻t2でFET6がオフすると、前
述の動作と同じで2次側出力16、19に電圧が発生す
る。このときトランス3に蓄積されたエネルギーは小さ
いので、時刻t3でトランス3に蓄積されたエネルギー
が2次電流としてすべて放出されると、2次巻線8に誘
起されていたフライバック電圧は反転し2次側整流ダイ
オード14、17は逆バイアスされるので2次電流はオ
フする。1次側巻線に発生していたフライバック電圧も
反転し、共振コンデンサ31に蓄積されていたエネルギ
ーは放出され1次巻線4のインダクタンスと共振を始め
るので、FET6のドレインソース間電圧VDSは(d)
に示すように振動する。同時にリセット検出端子49の
入力電圧VDLもしきい値以下になるが、あらかじめ設定
された最小オフ期間より早いので制御回路5はVOUT に
Lを出力し続ける。最小オフ期間が終了すると、時刻t
4でターンオンしVOUT にHが出力される。VOUT がH
になったあとの動作は時刻t1からの動作の繰り返しで
ある。
照しながら動作説明を行う。図5は留守録モードでの各
部の波形を示したものである。このとき制御信号30は
Hになっており、リレー9はオフ、トランジスタ25は
オンしている。図5において(a)から(f)は図4と
同じ箇所での波形を示している。基本的な動作はテレビ
モードと同じであるが、リレー9がオフしているため出
力13に140Vが発生しないことと、偏向・高圧回路
が動作しないためテレビモードより消費電力が少なく、
図5のVOUT に示すようにオン期間が小さい点が異な
る。一般にオン期間が小さいと、トランス3に蓄積され
たエネルギーも短時間で放出されてオフ期間も小さくな
り、発振周波数が高くなって妨害対策が困難になるとい
う問題を有するので、この場合には制御回路5にあらか
じめオフ期間の最小値が設定されており留守録モードの
ように負荷が軽い場合でもオフ期間が設定値より小さく
ならないようにしている。ターンオフしてからの動作に
ついて説明する。時刻t2でFET6がオフすると、前
述の動作と同じで2次側出力16、19に電圧が発生す
る。このときトランス3に蓄積されたエネルギーは小さ
いので、時刻t3でトランス3に蓄積されたエネルギー
が2次電流としてすべて放出されると、2次巻線8に誘
起されていたフライバック電圧は反転し2次側整流ダイ
オード14、17は逆バイアスされるので2次電流はオ
フする。1次側巻線に発生していたフライバック電圧も
反転し、共振コンデンサ31に蓄積されていたエネルギ
ーは放出され1次巻線4のインダクタンスと共振を始め
るので、FET6のドレインソース間電圧VDSは(d)
に示すように振動する。同時にリセット検出端子49の
入力電圧VDLもしきい値以下になるが、あらかじめ設定
された最小オフ期間より早いので制御回路5はVOUT に
Lを出力し続ける。最小オフ期間が終了すると、時刻t
4でターンオンしVOUT にHが出力される。VOUT がH
になったあとの動作は時刻t1からの動作の繰り返しで
ある。
【0009】つぎに留守録モードで出力電圧が安定に制
御される動作について説明する。リレー9がオフし出力
13が0Vであるので誤差増幅器20には電流が流れ
ず、ホトカプラー7の電流は出力19から抵抗22、ツ
ェナーダイオード23、ホトカプラー7、ツェナーダイ
オード24、トランジスタ25を介して流れる。このと
きツェナーダイオード23、24のツェナー電圧、発光
ダイオード7の順方向電圧をそれぞれ3.3V、10
V、0.7Vと設定すれば、その積み上げで出力19を
14Vに安定化することができる。出力19が14Vよ
り高い、あるいは低い場合の制御回路5の安定化動作は
前述のテレビモードの場合と同じであるが、出力19に
接続されている負荷が信号処理回路であり、負荷電流と
しては数百mAで負荷変動もほとんどないため出力電圧
19は十分に安定化される。
御される動作について説明する。リレー9がオフし出力
13が0Vであるので誤差増幅器20には電流が流れ
ず、ホトカプラー7の電流は出力19から抵抗22、ツ
ェナーダイオード23、ホトカプラー7、ツェナーダイ
オード24、トランジスタ25を介して流れる。このと
きツェナーダイオード23、24のツェナー電圧、発光
ダイオード7の順方向電圧をそれぞれ3.3V、10
V、0.7Vと設定すれば、その積み上げで出力19を
14Vに安定化することができる。出力19が14Vよ
り高い、あるいは低い場合の制御回路5の安定化動作は
前述のテレビモードの場合と同じであるが、出力19に
接続されている負荷が信号処理回路であり、負荷電流と
しては数百mAで負荷変動もほとんどないため出力電圧
19は十分に安定化される。
【0010】つぎに過電流保護動作について図4を用い
て説明する。時刻t1でVOUT がHになりFET6がオ
ンすると、FET6に電流ID が流れ始め、そのID に
対応して過電流検出端子48に電圧波形VCLが入力され
る。いまID が上昇を続け、VCLが時刻t2でしきい値
Vthに達すると、制御回路5は直ちにVOUT をLに引き
落す。VOUT がLになるとFET6はオフするので電流
ID もオフし、それ以上電流が流れ続ける事なくFET
6は過電流による破壊から保護される。なおこの動作は
VOUT の1パルスごとに動作し、電源の動作を停止させ
ることはない。したがって2次側の負荷が瞬間的に過負
荷状態になっても、なんら問題なく動作を続ける。図4
では過電流保護回路について説明するためVCLがVthに
達したように描いているが、通常の負荷範囲ではVCLが
Vthに達することはない。
て説明する。時刻t1でVOUT がHになりFET6がオ
ンすると、FET6に電流ID が流れ始め、そのID に
対応して過電流検出端子48に電圧波形VCLが入力され
る。いまID が上昇を続け、VCLが時刻t2でしきい値
Vthに達すると、制御回路5は直ちにVOUT をLに引き
落す。VOUT がLになるとFET6はオフするので電流
ID もオフし、それ以上電流が流れ続ける事なくFET
6は過電流による破壊から保護される。なおこの動作は
VOUT の1パルスごとに動作し、電源の動作を停止させ
ることはない。したがって2次側の負荷が瞬間的に過負
荷状態になっても、なんら問題なく動作を続ける。図4
では過電流保護回路について説明するためVCLがVthに
達したように描いているが、通常の負荷範囲ではVCLが
Vthに達することはない。
【0011】つぎに起動時の動作について図6および図
7を用いて説明する。図6は起動時の各部の波形で、
(a)は制御回路5によって出力されるFET6の駆動
波形VOUT 、(b)はFET6を流れる電流波形ID で
ドレイン端子からソース端子に流れる向きを正としてい
る。(c)は前記電流ID を微小抵抗32で電圧として
検出し抵抗33、34で分圧しコンデンサ35でノイズ
除去して過電流検出端子48に入力される電圧波形VC
L、(d)は積分回路41、42により積分され制御回
路5に入力される電圧波形VDLである。図7は起動後、
留守録モードからテレビモードに切り換わった時の各部
の波形で、(a)から(d)は図6と同じである。まず
図6によって説明する。起動時はマイコンからの制御信
号30によりリレー9はオフし、トランジスタ25がオ
ンしているので電圧安定化は出力19により行う。電源
電圧1が上昇してゆくと制御回路5の電源電圧入力端子
53に入力される電圧VCCも上昇してゆく。VCCが制御
回路5の起動電圧に達すると制御回路5は動作を開始
し、時刻t1でVOUT にHを出力すると、FET6はオ
ンし電流IDが流れ始める。時刻t2でターンオフする
までの動作は前述の定常時の場合と同じである。FET
6がオフすると1次巻線4、2次巻線8、1次側バイア
ス巻線27にフライバック電圧が発生する。このとき1
次側バイアス巻線37に発生したフライバック電圧はま
だ十分に電圧が上昇せず、積分回路41、42を通って
制御回路5のリセット検出端子49に入力される電圧V
DLは図6(d)に示すようにまだしきい値に達しない。
制御回路5はVDLからトランスのリセットを検出でき
ず、VDLによるオフ期間の設定ができないため、制御回
路5にあらかじめ設定されている最小のオフ期間をこの
ときのオフ期間として時刻t3でターンオンする。この
ときトランス3は蓄積されたエネルギーを完全に放出し
ておらず、エネルギーを蓄積したままターンオンする。
時刻t3でVOUT がHになると、FET6に電流IDが
流れトランス3にさらにエネルギーが蓄積されるが、前
述のようにトランス3にはエネルギーが残っているので
トランス3は磁気飽和状態になり、トランス3のインダ
クタンスが低下し、1次巻線4およびFET6に過大電
流が流れる。このときのID 波形は急峻に立ち上がり、
過電流検出端子48に図6(c)に示すように急峻な電
圧波形が入力され、前述の過電流保護動作により過電流
が防止され時刻t4でターンオフする。このとき制御回
路5は起動すると同時に過電圧検出端子52に制御回路
5から一定の電圧を出力するよう構成してあり、抵抗4
5、電解コンデンサ46を介して過電流検出端子48に
バイアス電圧Vbiasを加えるようになっているため、見
かけ上過電流検出のしきい値が下がり過電流が小さく押
さえられるようになっている(この動作を以後ソフトス
タートと呼ぶ)。電解コンデンサ46に蓄積された電荷
は抵抗32、33、34で放電されるため、過電流検出
端子48に加えられるバイアス電圧は徐々に低下してゆ
き数msecでゼロになるようになっている。ターンオ
フして以後の動作は上記動作の繰り返しである。このト
ランス3の磁気飽和状態はリセット検出端子49に入力
される電圧VDLが徐々に上昇してしきい値を超えるまで
続き、しきい値を超えるとオフ期間の設定はVDLがLに
なるまで、すなわちトランス3が2次側にエネルギーを
放出し終わるまでの期間に広がる。VDLがしきい値を超
えてからの動作は留守録モードの時と同じである。2次
側電圧が安定化した後、マイコンから信号処理回路に初
期化のためのデータが送られ、数百msec後信号処理
回路が安定してから制御信号30をLにしてリレー9を
オンすると同時にトランジスタ25をオフし、出力13
すなわち140Vを立ち上げる。このときの動作は基本
的には上記起動時と同じであるが、過電流検出端子48
に加えられるバイアス電圧は制御回路5の起動時だけし
か発生しないため、このときにはソフトスタートがかか
らないようになっている。このときの動作を図7によっ
て説明する。リレー9がオンして以後時刻t1で最初の
ターンオンをすると、2次側出力13を上昇させるため
に制御回路5はオン期間を広げてFET6に電流を流し
時刻t2でターンオフする。このとき2次側出力13の
電圧はまだゼロであるので、1次側バイアス巻線37の
電圧も巻線比に従って低下し、リセット検出端子49の
入力電圧VDLもしきい値に達しない。したがって起動時
と同じく制御回路5はあらかじめ設定された最小オフ期
間後t3でターンオンするので、トランス3は磁気飽和
状態となりFET6に流れる電流ID は急峻に流れる。
前述したようにこのときはソフトスタートがかからない
ので、ID のピーク値は起動時より大きくなる。この状
態はVDLが徐々に上昇し、しきい値を超えるまで続き、
しきい値を超えるとオフ期間の設定はVDLがLになるま
で、すなわちトランス3が2次側にエネルギーを放出し
終わる期間までに広がる。VDLがしきい値を超えてから
の動作はテレビモードの時と同じである。以上起動時に
ついて説明したが、利用者がリモコンなどを操作して留
守録モードからテレビモードへ切り替えたときも上記と
同じ動作をする。
7を用いて説明する。図6は起動時の各部の波形で、
(a)は制御回路5によって出力されるFET6の駆動
波形VOUT 、(b)はFET6を流れる電流波形ID で
ドレイン端子からソース端子に流れる向きを正としてい
る。(c)は前記電流ID を微小抵抗32で電圧として
検出し抵抗33、34で分圧しコンデンサ35でノイズ
除去して過電流検出端子48に入力される電圧波形VC
L、(d)は積分回路41、42により積分され制御回
路5に入力される電圧波形VDLである。図7は起動後、
留守録モードからテレビモードに切り換わった時の各部
の波形で、(a)から(d)は図6と同じである。まず
図6によって説明する。起動時はマイコンからの制御信
号30によりリレー9はオフし、トランジスタ25がオ
ンしているので電圧安定化は出力19により行う。電源
電圧1が上昇してゆくと制御回路5の電源電圧入力端子
53に入力される電圧VCCも上昇してゆく。VCCが制御
回路5の起動電圧に達すると制御回路5は動作を開始
し、時刻t1でVOUT にHを出力すると、FET6はオ
ンし電流IDが流れ始める。時刻t2でターンオフする
までの動作は前述の定常時の場合と同じである。FET
6がオフすると1次巻線4、2次巻線8、1次側バイア
ス巻線27にフライバック電圧が発生する。このとき1
次側バイアス巻線37に発生したフライバック電圧はま
だ十分に電圧が上昇せず、積分回路41、42を通って
制御回路5のリセット検出端子49に入力される電圧V
DLは図6(d)に示すようにまだしきい値に達しない。
制御回路5はVDLからトランスのリセットを検出でき
ず、VDLによるオフ期間の設定ができないため、制御回
路5にあらかじめ設定されている最小のオフ期間をこの
ときのオフ期間として時刻t3でターンオンする。この
ときトランス3は蓄積されたエネルギーを完全に放出し
ておらず、エネルギーを蓄積したままターンオンする。
時刻t3でVOUT がHになると、FET6に電流IDが
流れトランス3にさらにエネルギーが蓄積されるが、前
述のようにトランス3にはエネルギーが残っているので
トランス3は磁気飽和状態になり、トランス3のインダ
クタンスが低下し、1次巻線4およびFET6に過大電
流が流れる。このときのID 波形は急峻に立ち上がり、
過電流検出端子48に図6(c)に示すように急峻な電
圧波形が入力され、前述の過電流保護動作により過電流
が防止され時刻t4でターンオフする。このとき制御回
路5は起動すると同時に過電圧検出端子52に制御回路
5から一定の電圧を出力するよう構成してあり、抵抗4
5、電解コンデンサ46を介して過電流検出端子48に
バイアス電圧Vbiasを加えるようになっているため、見
かけ上過電流検出のしきい値が下がり過電流が小さく押
さえられるようになっている(この動作を以後ソフトス
タートと呼ぶ)。電解コンデンサ46に蓄積された電荷
は抵抗32、33、34で放電されるため、過電流検出
端子48に加えられるバイアス電圧は徐々に低下してゆ
き数msecでゼロになるようになっている。ターンオ
フして以後の動作は上記動作の繰り返しである。このト
ランス3の磁気飽和状態はリセット検出端子49に入力
される電圧VDLが徐々に上昇してしきい値を超えるまで
続き、しきい値を超えるとオフ期間の設定はVDLがLに
なるまで、すなわちトランス3が2次側にエネルギーを
放出し終わるまでの期間に広がる。VDLがしきい値を超
えてからの動作は留守録モードの時と同じである。2次
側電圧が安定化した後、マイコンから信号処理回路に初
期化のためのデータが送られ、数百msec後信号処理
回路が安定してから制御信号30をLにしてリレー9を
オンすると同時にトランジスタ25をオフし、出力13
すなわち140Vを立ち上げる。このときの動作は基本
的には上記起動時と同じであるが、過電流検出端子48
に加えられるバイアス電圧は制御回路5の起動時だけし
か発生しないため、このときにはソフトスタートがかか
らないようになっている。このときの動作を図7によっ
て説明する。リレー9がオンして以後時刻t1で最初の
ターンオンをすると、2次側出力13を上昇させるため
に制御回路5はオン期間を広げてFET6に電流を流し
時刻t2でターンオフする。このとき2次側出力13の
電圧はまだゼロであるので、1次側バイアス巻線37の
電圧も巻線比に従って低下し、リセット検出端子49の
入力電圧VDLもしきい値に達しない。したがって起動時
と同じく制御回路5はあらかじめ設定された最小オフ期
間後t3でターンオンするので、トランス3は磁気飽和
状態となりFET6に流れる電流ID は急峻に流れる。
前述したようにこのときはソフトスタートがかからない
ので、ID のピーク値は起動時より大きくなる。この状
態はVDLが徐々に上昇し、しきい値を超えるまで続き、
しきい値を超えるとオフ期間の設定はVDLがLになるま
で、すなわちトランス3が2次側にエネルギーを放出し
終わる期間までに広がる。VDLがしきい値を超えてから
の動作はテレビモードの時と同じである。以上起動時に
ついて説明したが、利用者がリモコンなどを操作して留
守録モードからテレビモードへ切り替えたときも上記と
同じ動作をする。
【0012】
【発明が解決しようとする課題】しかしながら上記構成
においては、起動時および留守録モードからテレビモー
ド切り換え時にソフトタートがきかないので、FET6
に流れる電流が大きくなり、FET6にストレスがかか
り最悪の場合破壊するという課題を有していた。
においては、起動時および留守録モードからテレビモー
ド切り換え時にソフトタートがきかないので、FET6
に流れる電流が大きくなり、FET6にストレスがかか
り最悪の場合破壊するという課題を有していた。
【0013】本発明は上記課題を解決するもので、起動
時および留守録モードからテレビモード切り換え時に過
電流を抑制することが可能な電源回路を提供することを
目的とする。
時および留守録モードからテレビモード切り換え時に過
電流を抑制することが可能な電源回路を提供することを
目的とする。
【0014】
【課題を解決するための手段】上記目的を達成するため
に本発明のテレビジョン用電源回路は、トランスと、前
記トランスに流れる電流を制御するスイッチ手段と、前
記スイッチ手段に流れる電流を検出する手段と、前記ス
イッチ手段に流れる電流が所定値を超えた場合に前記ス
イッチ手段に流れる電流を抑制する手段と、前記スイッ
チ手段を制御する信号の発振周波数があらかじめ決めら
れた周波数以上になったときに前記検出手段にバイアス
電圧を連続的に加える手段を備えた構成を有する。
に本発明のテレビジョン用電源回路は、トランスと、前
記トランスに流れる電流を制御するスイッチ手段と、前
記スイッチ手段に流れる電流を検出する手段と、前記ス
イッチ手段に流れる電流が所定値を超えた場合に前記ス
イッチ手段に流れる電流を抑制する手段と、前記スイッ
チ手段を制御する信号の発振周波数があらかじめ決めら
れた周波数以上になったときに前記検出手段にバイアス
電圧を連続的に加える手段を備えた構成を有する。
【0015】
【作用】以上の構成によって、起動時および留守録モー
ドからテレビモード切換え時に過電流を抑制することが
可能で、FETの破壊を防止することができる。
ドからテレビモード切換え時に過電流を抑制することが
可能で、FETの破壊を防止することができる。
【0016】
【実施例】以下図面により本発明の一実施例を説明す
る。
る。
【0017】図1は本発明の実施例である自励式フライ
バックコンバーターの構成図である。この図において1
から54までは図3に示す従来例と同じである。55、
56はトランジスタ、57、58、59は抵抗、60は
コンデンサ、61、62、63は抵抗、64はダイオー
ドである。
バックコンバーターの構成図である。この図において1
から54までは図3に示す従来例と同じである。55、
56はトランジスタ、57、58、59は抵抗、60は
コンデンサ、61、62、63は抵抗、64はダイオー
ドである。
【0018】つぎに図2も用いて動作を説明する。図2
は起動時および留守録モードからテレビモード切換え時
にFET6に大電流が流れるときの各部波形を図7と同
じタイミングで表してある。
は起動時および留守録モードからテレビモード切換え時
にFET6に大電流が流れるときの各部波形を図7と同
じタイミングで表してある。
【0019】図2において、(a)は制御回路5によっ
て出力されるFET6の駆動波形VOUT 、(b)はFE
T6を流れる電流波形ID でドレイン端子からソース端
子に流れる向きを正としている。(c)は前記電流ID
を微小抵抗32で電圧として検出し抵抗33、34で分
圧しコンデンサ35でノイズ除去して過電流検出端子4
8に入力される電圧波形VCL、(d)は積分回路41、
42により積分され制御回路5に入力される電圧波形V
DL、(e)はトランジスタ55のコレクタ電圧VA で
(d)のVOUT を反転して波形整形したもの、(f)は
コンデンサ60の端子電圧VB で(e)のVA を抵抗5
9とコンデンサ60で積分したもの、(g)はトランジ
スタ56のベース電圧VC で(f)のVB を抵抗61を
介してトランジスタ56のベースに加えたもの、(h)
はトランジスタ56のエミッター電圧VD である。図2
において時刻t2でターンオフしてからの動作について
説明する。時刻t2でVOUT がLになるとVA はその反
転であるのでHになり、抵抗59、コンデンサ60によ
って積分されVB のように徐々に上昇して行く。VBの
電圧は抵抗61を介してトランジスタ56のベースに加
えられ、トランジスタのしきい値を超えたところでトラ
ンジスタ56はオンする。トランジスタ56が時刻t
2’でオンするとトランジスタ56のエミッターにはコ
レクタ電圧が抵抗62、63で分圧されてVD のような
電圧が出力される。このVD がダイオード64を介して
過電流検出端子48にVbiasとして加えられるので、V
CLは(c)のようにステップ状に上昇する。この状態で
時刻t3でターンオンすると従来例の図7の場合と同じ
く、トランス3が磁気飽和し(b)のようにID が急峻
に立ち上がるが、従来例の図6で起動時にVCLにVbias
が加わったときと同じで、見かけ上過電流検出のしきい
値が下がり過電流が抑えられるようになっている。時刻
t4でターンオフするまでVB は放電して電圧が低下す
るが、トランジスタのしきい値以下には下がらないよう
に抵抗59とコンデンサ60の値を設定している。以後
VD はVDLが徐々に上昇ししきい値を超えるまでHを維
持し、ID の過電流は抑制され続ける。時刻tnでVDL
がしきい値を超えると、オフ期間は起動時の説明で述べ
たように時刻tn+1でトランス3がエネルギーを放出
し終わるまで広がる。時刻tn+1でVDLがLになると
VOUT はターンオンし、VB は放電するので徐々に電圧
が低下して行く。時刻tn+1’でVB がトランジスタ
56のしきい値を下回るとトランジスタ56はオフしV
D はLになるので、VCLに加えられたバイアス電圧Vbi
asはゼロになる。このときトランス3の磁気飽和はなく
なっているので時刻tn+1からVCLは増加してゆく
が、時刻tn+1’でバイアス電圧Vbiasがゼロになる
のでVCLがしきい値に達して過電流保護が働くことはな
い。以後テレビモードで説明した動作と同じである。
て出力されるFET6の駆動波形VOUT 、(b)はFE
T6を流れる電流波形ID でドレイン端子からソース端
子に流れる向きを正としている。(c)は前記電流ID
を微小抵抗32で電圧として検出し抵抗33、34で分
圧しコンデンサ35でノイズ除去して過電流検出端子4
8に入力される電圧波形VCL、(d)は積分回路41、
42により積分され制御回路5に入力される電圧波形V
DL、(e)はトランジスタ55のコレクタ電圧VA で
(d)のVOUT を反転して波形整形したもの、(f)は
コンデンサ60の端子電圧VB で(e)のVA を抵抗5
9とコンデンサ60で積分したもの、(g)はトランジ
スタ56のベース電圧VC で(f)のVB を抵抗61を
介してトランジスタ56のベースに加えたもの、(h)
はトランジスタ56のエミッター電圧VD である。図2
において時刻t2でターンオフしてからの動作について
説明する。時刻t2でVOUT がLになるとVA はその反
転であるのでHになり、抵抗59、コンデンサ60によ
って積分されVB のように徐々に上昇して行く。VBの
電圧は抵抗61を介してトランジスタ56のベースに加
えられ、トランジスタのしきい値を超えたところでトラ
ンジスタ56はオンする。トランジスタ56が時刻t
2’でオンするとトランジスタ56のエミッターにはコ
レクタ電圧が抵抗62、63で分圧されてVD のような
電圧が出力される。このVD がダイオード64を介して
過電流検出端子48にVbiasとして加えられるので、V
CLは(c)のようにステップ状に上昇する。この状態で
時刻t3でターンオンすると従来例の図7の場合と同じ
く、トランス3が磁気飽和し(b)のようにID が急峻
に立ち上がるが、従来例の図6で起動時にVCLにVbias
が加わったときと同じで、見かけ上過電流検出のしきい
値が下がり過電流が抑えられるようになっている。時刻
t4でターンオフするまでVB は放電して電圧が低下す
るが、トランジスタのしきい値以下には下がらないよう
に抵抗59とコンデンサ60の値を設定している。以後
VD はVDLが徐々に上昇ししきい値を超えるまでHを維
持し、ID の過電流は抑制され続ける。時刻tnでVDL
がしきい値を超えると、オフ期間は起動時の説明で述べ
たように時刻tn+1でトランス3がエネルギーを放出
し終わるまで広がる。時刻tn+1でVDLがLになると
VOUT はターンオンし、VB は放電するので徐々に電圧
が低下して行く。時刻tn+1’でVB がトランジスタ
56のしきい値を下回るとトランジスタ56はオフしV
D はLになるので、VCLに加えられたバイアス電圧Vbi
asはゼロになる。このときトランス3の磁気飽和はなく
なっているので時刻tn+1からVCLは増加してゆく
が、時刻tn+1’でバイアス電圧Vbiasがゼロになる
のでVCLがしきい値に達して過電流保護が働くことはな
い。以後テレビモードで説明した動作と同じである。
【0020】図2において時刻t2より以前でもVF が
HになりVCLにバイアス電圧が加えられているが、この
ときは留守録モードで負荷が軽くID も小さいので過電
流保護が働くことはない。また通常のテレビモードでは
オン期間が広がるのでVD はオン期間中に放電され、V
F はHになり続けることはなくVCLがしきい値に達して
不必要に過電流保護が働くことはない。以後テレビモー
ドで説明した動作と同じ動作をする。
HになりVCLにバイアス電圧が加えられているが、この
ときは留守録モードで負荷が軽くID も小さいので過電
流保護が働くことはない。また通常のテレビモードでは
オン期間が広がるのでVD はオン期間中に放電され、V
F はHになり続けることはなくVCLがしきい値に達して
不必要に過電流保護が働くことはない。以後テレビモー
ドで説明した動作と同じ動作をする。
【0021】発振周波数は留守録モード時が約250k
Hz、テレビモード時が80〜120kHzになってお
り、両モードの周波数は連続的に変わることはないの
で、抵抗59とコンデンサ60の値にばらつきがあって
も、留守録モードの時のみ連続的にトランジスタ56を
オンさせVbiasをVCLに与え続けることができる。
Hz、テレビモード時が80〜120kHzになってお
り、両モードの周波数は連続的に変わることはないの
で、抵抗59とコンデンサ60の値にばらつきがあって
も、留守録モードの時のみ連続的にトランジスタ56を
オンさせVbiasをVCLに与え続けることができる。
【0022】また一般的に制御回路5はIC化されてお
り、本発明の保護回路をIC内に構成すればなんらコス
トアップにはならない。
り、本発明の保護回路をIC内に構成すればなんらコス
トアップにはならない。
【0023】さらに付け加えるならば起動時も本発明の
保護回路によりソフトスタートをかけることができるの
で、図3の従来例のソフトスタート用抵抗45と電解コ
ンデンサ46は削除できコストダウンすることができ
る。
保護回路によりソフトスタートをかけることができるの
で、図3の従来例のソフトスタート用抵抗45と電解コ
ンデンサ46は削除できコストダウンすることができ
る。
【0024】本実施例では発振周波数の検出にコンデン
サの充放電を利用したが、発振周波数が検出できるよう
な回路であればコンデンサ以外のものを用いても構わな
い。たとえば周波数カウンタを用い、あらかじめ設定さ
れた周波数を超えたところでスイッチ手段によりVCLに
Vbiasを加えるような構成にしてもなんら差し支えない
のは言うまでもない。
サの充放電を利用したが、発振周波数が検出できるよう
な回路であればコンデンサ以外のものを用いても構わな
い。たとえば周波数カウンタを用い、あらかじめ設定さ
れた周波数を超えたところでスイッチ手段によりVCLに
Vbiasを加えるような構成にしてもなんら差し支えない
のは言うまでもない。
【0025】
【発明の効果】本発明のテレビジョン用電源回路によれ
ば、起動時および留守録モードからテレビモード切換え
時に過電流を抑制することが可能で、電源の安全性、信
頼性の向上が図れる。
ば、起動時および留守録モードからテレビモード切換え
時に過電流を抑制することが可能で、電源の安全性、信
頼性の向上が図れる。
【図1】本発明の一実施例における電源回路の構成図
【図2】同実施例における電源回路の動作波形を示す図
【図3】従来の電源回路の構成図
【図4】従来の電源回路の動作波形を示す図
【図5】従来の電源回路の動作波形を示す図
【図6】従来の電源回路の動作波形を示す図
【図7】従来の電源回路の動作波形を示す図
1 電源電圧 2 電解コンデンサ 3 トランス 4 1次巻線 5 制御回路 6 FET 7 ホトカプラー 8 2次巻線 9 リレー 10 ダイオード 11、14、17 整流ダイオード 13、16、19 電源電圧 20 誤差増幅器 23、24 ツェナー 25 トランジスタ 30 制御信号 31 共振用コンデンサ 32 電流検出用微小抵抗 37 バイアス巻線 48 過電流検出端子 49 リセット検出端子 51 GND端子 52 過電圧検出端子 54 GND端子 55、56、トランジスタ 60 ダイオード
Claims (1)
- 【請求項1】 トランスと、前記トランスに流れる電流
を制御するスイッチ手段と、前記スイッチ手段に流れる
電流を検出する手段と、前記スイッチ手段に流れる電流
が所定値を超えた場合に前記スイッチ手段に流れる電流
を抑制する手段と、前記スイッチ手段を制御する信号の
発振周波数があらかじめ決められた周波数以上になった
ときに前記検出手段にバイアス電圧を連続的に加える手
段を備えたことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253173A JPH0998574A (ja) | 1995-09-29 | 1995-09-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253173A JPH0998574A (ja) | 1995-09-29 | 1995-09-29 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0998574A true JPH0998574A (ja) | 1997-04-08 |
Family
ID=17247559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7253173A Pending JPH0998574A (ja) | 1995-09-29 | 1995-09-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0998574A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7006365B2 (en) | 2002-11-01 | 2006-02-28 | Sharp Kabushiki Kaisha | Switching power supply apparatus |
| JP2016103879A (ja) * | 2014-11-27 | 2016-06-02 | ニチコン株式会社 | スイッチング電源装置 |
-
1995
- 1995-09-29 JP JP7253173A patent/JPH0998574A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7006365B2 (en) | 2002-11-01 | 2006-02-28 | Sharp Kabushiki Kaisha | Switching power supply apparatus |
| JP2016103879A (ja) * | 2014-11-27 | 2016-06-02 | ニチコン株式会社 | スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7649755B2 (en) | Switched mode power supply with soft start operation | |
| US4937727A (en) | Switch-mode power supply with transformer-coupled feedback | |
| KR100266057B1 (ko) | 스위칭전원장치 | |
| EP0385546B1 (en) | Switched-mode power supply circuit including a starting circuit | |
| JP3973652B2 (ja) | スイッチング電源装置 | |
| JP3175663B2 (ja) | 自励発振型スイッチング電源装置 | |
| JP2009011073A (ja) | スイッチング電源装置 | |
| JPH08322247A (ja) | スタンバイ動作するスイッチング電源 | |
| JP3381769B2 (ja) | 自励発振型スイッチング電源装置 | |
| JP3028044B2 (ja) | スイッチング電源装置 | |
| US6462972B2 (en) | Power source apparatus for providing a power source in a standby mode and a pulse generating apparatus | |
| JP2721925B2 (ja) | スイッチモード電源 | |
| US5032967A (en) | SMPS apparatus having a demagnetization circuit | |
| JPH0998574A (ja) | 電源回路 | |
| CA2214217C (en) | Switching power supply apparatus | |
| JPH11215814A (ja) | スイッチングモード電源供給装置 | |
| JPH0998573A (ja) | 電源回路 | |
| JPH11122924A (ja) | 自励発振型スイッチング電源装置 | |
| JPH09168100A (ja) | テレビジョン用電源装置 | |
| JPH09182425A (ja) | Dc−dcコンバータ | |
| JPH05336747A (ja) | スイッチング電源 | |
| JPH07163142A (ja) | スイッチング電源 | |
| JPH0998568A (ja) | 電源回路 | |
| JP2563347Y2 (ja) | Tv電源装置 | |
| KR890005239B1 (ko) | 절연형 자동 정전압 회로 |