JPS60194565A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60194565A
JPS60194565A JP59051623A JP5162384A JPS60194565A JP S60194565 A JPS60194565 A JP S60194565A JP 59051623 A JP59051623 A JP 59051623A JP 5162384 A JP5162384 A JP 5162384A JP S60194565 A JPS60194565 A JP S60194565A
Authority
JP
Japan
Prior art keywords
electrode
control electrode
gate
main
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59051623A
Other languages
English (en)
Other versions
JPH0530076B2 (ja
Inventor
Futoshi Tokuno
徳能　太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59051623A priority Critical patent/JPS60194565A/ja
Priority to KR1019850001124A priority patent/KR890004468B1/ko
Priority to US06/711,823 priority patent/US4719500A/en
Priority to EP19850301817 priority patent/EP0159797B1/en
Priority to DE8585301817T priority patent/DE3572424D1/de
Publication of JPS60194565A publication Critical patent/JPS60194565A/ja
Priority to US07/103,042 priority patent/US4835119A/en
Publication of JPH0530076B2 publication Critical patent/JPH0530076B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/60—Gate-turn-off devices 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/13—Containers comprising a conductive base serving as an interconnection
    • H10W76/138—Containers comprising a conductive base serving as an interconnection having another interconnection being formed by a cover plate parallel to the conductive base, e.g. sandwich type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Thyristors (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、環状の制御電極を有する半導体装置における
制御電極取出構造の改良に関するものである。
〔従来技術〕
大容量のゲートターンオフサイリスクや、トランジスタ
においては、大容量化に伴って制御用電極（ゲート又は
ベース）に流す電流が大きくなり、最近では数１０Ａ〜
数１００Ａの電流を流すものも実用化されている。特に
大容量ゲートターンオフサイリスクでは、ターンオフ時
に必要なゲート逆電流が大きく、しかも瞬時に均一に電
流を流す必要があるため、ゲート・カソード間のインピ
ーダンスを極力小さくする工夫がなされている。例えば
ゲート電極の取り出し部分の形状を環状にして取り出し
部分からエミッタ領域までの距離の短縮と電流分布の均
一化、軽減が図られている。
第１図は従来の半導体装置の第１例を示し、これは上記
環状のゲート電極構造を有するゲートターンオフサイリ
スクのエレメントの平面パターンを示す。図中、１はエ
レメント、１ａはシリコンウェハ、１ｂはシリコンウェ
ハ１ａを支持する補強板、１ｃはゲート電極、１ｄはカ
ソード電極、ｌｅ、ｉｆはゲートの集電電極部分である
。
ところで上記従来の第１例によるゲートターンオフサイ
リスクにおいては、主にワイヤボンディングによってエ
レメント１のゲート電極１ｃと外部のゲート電極（図示
せず）とを直接接続しており、第２図はこのようなゲー
ト電極の取り出し構造を示す斜視図である。図中２はボ
ンディング用のアルミ線であり、該アルミ線２としては
通常面ｉ蚤０．３〜０．７濡粛のものが用いられ、また
該アルミ線２は、ゲート電流の通電分布を均一化するた
めにエメレンメト１の環状のゲート集電電極１ｅに対し
てほぼ等間隔に数ケ所から数１０ケ所ポンディングを行
う必要がある。
また、このような大容量のゲートターンオフサイリスク
においては、エレメント１のカソード電極１４面と外部
カソード電極（図示せず）との間に熱ストレスを緩和す
るための挿入板を入れることが通常である。この挿入板
はシリコンと熱膨張係数の近似したモリブデン、タング
ステン等の材料を用いて形成され、またこの挿入板はカ
ソード電極１ｄに対して所定位置に位置決めする必要が
あるため、例えば耐熱性高分子物質等によって該挿入板
をエレメント１のカソード電極ｌｄ上に接着する等の特
別の手段を取る必要があり、そのためこの従来装置では
作業性が悪いばかりでなく、ボンディング部分が機械的
ストレスによって、あるいはヒートサイクル時の熱スト
レスによって、はがれたりワイヤ切れを起こしたりする
危険性があった。
さらにこの従来装置では、ボンディングに使用するワイ
ヤ自体の電気抵抗を無視できず、特に数１００Ａの大電
流を流す場合には、このワイヤ部分の抵抗が大きいと、
主電流を遮断する際にゲートからのキャリアの排出が充
分に行われず、そのためゲートターンオフサイリスクの
可制御電流の容量を低下させてしまうことがあった。
ところでゲートターンオフサイリスクの大容量化が進む
につれてエレメントの大口径化が進み、これに伴って前
述のゲートワイヤの配線長が長くなり、一方遮断時に必
要とされるゲート電流は増加するので、ゲート配線部分
の電気抵抗はさらに低くする必要がある。
ゲート配線部分の電気抵抗を低くしてゲートに大電流を
供給する方法としては、従来ゲート取り出し用電極をエ
レメントに加圧接触させる方法があり、この方法はゲー
トがエレメントの中央部にあるセンターゲート構造のサ
イリスクや、大容量のトランジスタ等に用いた場合、非
常に有効である。
第３図は従来の半導体装置の第２例を示し、これは上記
ゲート取り出し用電極をエレメントに加圧接触させる構
造を有するサイリスクの断面構造図である。図中、１は
サイリスクエレメント、３は挿入板、４は外部陰極電極
、５はゲート取り出しリード、６は該ゲート取り出しり
一ド５及び挿入板３を外部陰極電極４に対して位置決め
する絶縁性支持部材、７はゲート取り出しリード５の先
端部５ａを絶縁性支持部材６を介してサイリスクエレメ
ント１に加圧するバネ、８は上記ゲート取り出しり一ト
５を外部陰極電極４と絶縁するための保護管、９は外部
陽極電極、ＩＯはサイリスクエレメント１を支持するセ
ラミック筒、１１は外部陰極電極４をセラミック筒１０
に固着支持する陰極側フランジ、１２は外部陽極電極９
をセラミンク筒１０に固着支持する陽極側フランジ、１
３は外部ゲート電極を示す。
この従来の第２例によるサイリスクでは、ゲート取り出
し電極とゲート取り出しワイヤとをボンディングする必
要がないためゲート取り出しワイヤの線径を大きくした
り、該ワイヤとしてアルミよりも電導性の良い材料（例
えば銀等）を用いたりすることが可能であり、大電流の
供給に有利である。
しかしながら上記絶縁性支持部材６ば、アルミナ焼結体
等を用いる必要があるため寸法精度が悪く、そのため外
部陰極電極４と該絶縁性支持部材６とのクリアランス、
及び該絶縁性支持部材６とゲート取り出しり一ド５との
クリアランスを大きくせざるを得す、位置決め精度が悪
くなり、その結果この従来のゲート取り出し構造は高精
度な位置決めを要するゲートターンオフサイリスクに使
用するには惰度上不充分な場合があった。
また環状ゲート構造のゲートターンオフサイリスクの場
合に、上記第２例による構造を採用するには、ゲート取
り出しり一ド５のエレメント１と接触する先端部５ａを
環状にする必要があるが、この環状部分を容易かつ高精
度に位置決めできる加圧接触形ゲート構造は実用化され
ていなかった。
〔発明の概要〕
本発明はこのような従来のゲート取り出し構造の欠点を
除去するためになされたもので、半導体し電極０取　−
の下面の接触部を 除く部分を絶縁性皮膜で被覆し、上記接触部を上記制御
電極に圧接ゼしめることにより、制御電極の取り出しを
容易に、かつ高精度で所定位置において行なえ、信頼性
を向上できる半導体装置を提供することを目的としてい
る。
〔発明の実施例〕 以下、本発明の実施例を図について説明する。
第５図は本発明の一実施例による大容量ゲートターンオ
フサイリスクの構造を示し、図中、２１は半導体基体で
あるサイリスクエレメントであり、これの第１主面（図
示上面）には第１主電極であるカソード電極及び制御電
極であるゲート電極が形成され、またその第２主面（図
示下面）には第２主電極であるアノード電極が形成され
ている。
１５は上記エレメント２１のカソード電極の外周部と、
第１外部主電極である外部陰極電極２４との間に挿入さ
れた外側挿入板、１６はエレメント２１のカソード電極
の内側部と外部陰極電極２４との間に挿入された内側挿
入板である。そして該外部陰極電極２４の第１主面側に
は環状の保持溝２４ａが凹設され、該保持溝２４．　ａ
内には環状のゲート取り出し電極１４が上下動自在に挿
入され、該取り出し電極１４はこれと保持溝２４ａの底
面との間に挿入されたスプリング１７により図示下方゛
に付勢されてエレメント１のゲート電極に圧接している
。
第４図は上記ゲート取り出し電極の構造を示す断面図で
ある。図中、１４ａはゲート取り出し電極１４の取り出
し電極本体である環状金属部、１４ｄは上記環状金属部
１４ａの下面全周に沿って突設されたエレメント２１と
の接触部、１４ｃは環状金属部１４ａの鑞付部１４ｅに
鑞付された制御リード部であるワイヤ部、１４ｂは上記
環状金属部１４８表面の上記接触部１４ｄ及び鑞付部１
４ｅを除く部分に被着された絶縁性皮膜である。
次に上記ゲート取り出し電極１４の製造方法を説明する
。
（１）　まず環状金属部１４ａを所望の精度にて切削加
工して形成し、エレメント２１との接触部１４ｄとワイ
ヤ部１４Ｃとの鑞付部１４ｅをマスキングした後、アル
ミナ又はボロンナイトライドを環状金属部１４ａに溶射
する。ここで材料として銅を使用した場合、アルミナの
溶射厚みは約５００μまでイ］りられるが、該皮膜の機
械的強度、電気絶縁性２寸法精度等の制約からこの厚み
は１００〜３００μが最も適している。
（２）　そして次に上記溶射の完了した環状金属部１４
ａの鑞付部１４Ｂにワイヤ部１４．　ｃを鑞付すると、
所望のゲート取り出し電極１４が得られる。
こごでワイヤ部１４Ｃの材質は純銀（９９，９９％）と
し、ｔｌｉ＆付は銀銅鑞を用いて水素中で行なう。
（３）なお、エレメント２１との接触抵抗を減らずため
に、上記鑞付後に接触部１４ｄの表面に銀メッキ５〜１
０μを行い、しかる後水素中で３０〜６０分間メッキ界
面のアニールを行うことが好ましい。
次に作用効果について説明する。
本実施例のゲートターンオフサイリスクでは、環状金属
部１４ａの断面積が大きいので、該環状金属部１４ａの
電気抵抗が極めて小さく、またワイヤ部１４Ｃの線径も
充分に大きいので、ゲート取り出し電極１４の電位ドロ
ップを極めて小さくすることができ、そのため電流分布
の均一性も向上でき、その結果ゲートターンオフサイリ
スクの遮断能力を向上することができ、さらにワイヤボ
ンディングの必要がないので、勿論従来装置におけるよ
うなワイヤボンディング部分のはがれやワイヤ切れの問
題はない。
また外側、内側挿入板１５．１６は各々ゲート取り出し
電極１４の外周壁面、内周壁面によって位置決めされる
ので、組立作業性が極めて良い。
また本実施例のゲート取り出し電極１４は従来のゲート
圧接構造における絶縁性支持部材とゲート取り出し用ワ
イヤとの両方の機能を兼ね備えており、従って従来のよ
うなこれらを係合させる作業も不用となり、作業性を向
上できると同時に、本実施例では寸法精度の高い環状金
属部１４ａにより、取り出し電極１４の位置決め精度が
支配されるので、従来問題であった位置決め精度も極め
て良好となる。
第６図は上記実施例におけるゲート取り出し電極１４の
変形例を示し、図中１４８はゲート取り出し電極１４の
エレメント２１との接触部であり、これは環状金属部１
４ｂの全周に沿って配設された複数の円弧状部からなっ
ている。この変形例では円弧状部の長さを所要の長さに
して形成することにより、接触部１４ｅの単位面積あた
りの圧接力を適正値にすることができる。
なお上記実施例では、ゲートターンオフサイリスクにつ
いて述べたが、本発明は環状の制御電極を有する大容量
の半導体装置、例えば大電力トランジスタやゲート補助
ターンオフサイリスク等についても同様に適用でき、同
様の効果をもたらすことができる。
さらに、本発明は環状の制御電極を取り出すための構造
だけではなく、従来のセンターゲート構造のゲート取り
出し電極についても適用でき、このようにすれば作業性
及び位置決め精度を向上できる。
〔発明の効果〕
以上のように本発明に係る半導体装置によれば、し電極
　の下面の接触部を上記 制御電極に圧接せしめるようにしたので、環状ゲートを
有する半導体基体に対する極めて高精度で信頼性が高く
、作業性の良いゲートの取り出し構造が得られる効果が
ある。
【図面の簡単な説明】
第１図は環状ゲート構造を有するゲートターンオフサイ
リスクのカソード・ゲートパターンを示す平面図、第２
図は従来の上記ゲートターンオフサイリスクにゲート取
り出し用ワイヤボンディングを行った状態を示す斜視図
、第３図は従来のセンターゲート加圧方式のサイリスク
の構造を示す断面図、第４図は本発明の一実施例による
ゲート取り出し電極の構造を示す断面図、第５図は本発
明の一実施例によるデー１−ターンオフサイリスクを示
す断面図、第６図は上記実施例のゲート取り出し電極の
変形例を示す斜視図である。 １３・・・外部制御電極、１４・・・制御電極取り出し
電極、１４ａ・・・取り出し電極本体（環状金属部）、
１、４　ｂ・・・絶縁性皮膜、１４Ｃ・・・制御リード
部、１４ｄ・・・接触部、１７・・・スプリング、２１
・・・半導体基体（エレメント）。 なお図中同一符号は同−又は相当部分を示す。 代理人　大　岩　増　雄 第２図 第３図 第４図 １／。 第５図 第６図 Ｌ

Claims (1)

  1. 【特許請求の範囲】 （１１その第１．第２主面に第１．第２主電極を、かつ
    第１主面に制御電極を有する半導体基体と、該半導体基
    体の第１．第２主電極に電気的に接続して上記第１．第
    ２主面に配設された第１．第２外部主電極と、上記半導
    体基体の制御電極に接続されるべき外部制御電極と、上
    記制御電極を上記外部制御電極に接続する制御電極取り
    出し電極とを備えた半導体装置において、上記制御電極
    取り出し電極はその下面に接触部を有する略環状の取り
    出し電極本体と、上記外部制御電極に接続された制御リ
    ード部とからなるものであり、上記取り出し電極本体の
    上記接触部を除く部分には絶縁性皮膜が被着され、上記
    取り出し電極本体はその接触部にて上記半導体基体の制
    御電極に圧接されていることを特徴とする半導体装置。 （２）上記取り出し電極本体の上記制御電極への圧接は
    、上記第１外部主電極に凹設された環状の保持溝に上記
    取り出し電極本体とともに挿入されたスプリングによっ
    てなされていることを特徴とする特許請求の範囲第１項
    記載の半導体装置。 （３）上記接触部は、上記取り出し電極本体の全周に沿
    う環状のものであることを特徴とする特許請求の範囲第
    １項又は第２項記載の半導体装置。 （４）　上記接触部は、上記取り出し電極本体の全周に
    沿って配設された複数の円弧状部からなることを特徴と
    する特許請求の範囲第１項又は第２項記載の半導体装置
    。 （５）上記接触部は、その表面に銀又は金メッキが施さ
    れていることを特徴とする特許請求の範囲第１項ないし
    第４項のいずれかに記載の半導体装置。 ＋６１　上記制御電極取り出し電極は、銅又はアルミニ
    ウムを主成分とする電気良導体を用いて形成されている
    ことを特徴とする特許請求の範囲第１項ないし第５項の
    いずれかに記載の半導体装置。 （７）上記絶縁性皮膜は、酸化アルミニウム又はボロン
    ナイトライドを主成分とする絶縁性物質の焼結生成物か
    らなるものであることを特徴とする特許請求の範囲第１
    項ないし第６項のいずれかに記載の半導体装置。 （８）上記絶縁性皮膜は、１００〜３００μの膜厚を有
    することを特徴とする特許請求の範囲第１項ないし第７
    項のいずれかに記載の半導体装置。
JP59051623A 1984-03-15 1984-03-15 半導体装置 Granted JPS60194565A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59051623A JPS60194565A (ja) 1984-03-15 1984-03-15 半導体装置
KR1019850001124A KR890004468B1 (ko) 1984-03-15 1985-02-22 반도체 장치
US06/711,823 US4719500A (en) 1984-03-15 1985-03-14 Semiconductor device and a process of producing same
EP19850301817 EP0159797B1 (en) 1984-03-15 1985-03-15 Thyristor device and process for producing it
DE8585301817T DE3572424D1 (en) 1984-03-15 1985-03-15 Thyristor device and process for producing it
US07/103,042 US4835119A (en) 1984-03-15 1987-09-30 Semiconductor device and a process of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59051623A JPS60194565A (ja) 1984-03-15 1984-03-15 半導体装置

Publications (2)

Publication Number Publication Date
JPS60194565A true JPS60194565A (ja) 1985-10-03
JPH0530076B2 JPH0530076B2 (ja) 1993-05-07

Family

ID=12891993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59051623A Granted JPS60194565A (ja) 1984-03-15 1984-03-15 半導体装置

Country Status (5)

Country Link
US (2) US4719500A (ja)
EP (1) EP0159797B1 (ja)
JP (1) JPS60194565A (ja)
KR (1) KR890004468B1 (ja)
DE (1) DE3572424D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269322A (ja) * 1986-05-17 1987-11-21 Toshiba Corp 電力用半導体装置
JPH0246742A (ja) * 1988-08-09 1990-02-16 Toshiba Corp 圧接平型半導体装置
US6707144B2 (en) 2002-03-28 2004-03-16 Mitsubishi Denki Kabushiki Kaisha Insulated high speed semiconductor switching device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113249A (ja) * 1984-11-08 1986-05-31 Mitsubishi Electric Corp 半導体装置
DE3880730D1 (de) * 1987-03-25 1993-06-09 Bbc Brown Boveri & Cie Halbleiterbauelement mit einer steuerelektrode.
JP2502386B2 (ja) * 1989-04-11 1996-05-29 富士電機株式会社 半導体装置
JPH04352457A (ja) * 1991-05-30 1992-12-07 Mitsubishi Electric Corp 圧接型半導体装置及びその製造方法
DE4227063A1 (de) * 1992-08-15 1994-02-17 Abb Research Ltd Abschaltbares Hochleistungs-Halbleiterbauelement
JP3469304B2 (ja) * 1994-04-12 2003-11-25 三菱電機株式会社 半導体装置
DE4431294A1 (de) * 1994-09-02 1996-03-07 Abb Management Ag Abschaltbarer Thyristor für hohe Blockierspannungen und kleiner Bauelementdicke
DE19505387A1 (de) * 1995-02-17 1996-08-22 Abb Management Ag Druckkontaktgehäuse für Halbleiterbauelemente
JP3018971B2 (ja) * 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
JP4129082B2 (ja) * 1998-07-30 2008-07-30 三菱電機株式会社 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置
JP3609430B2 (ja) * 1999-01-18 2005-01-12 三菱電機株式会社 圧接型半導体装置
JP5040234B2 (ja) * 2006-09-26 2012-10-03 三菱電機株式会社 圧接型半導体装置
JP6320564B2 (ja) * 2014-04-10 2018-05-09 アーベーベー・シュバイツ・アーゲー ゲートリングのセンタリングおよび固定が改善されたターンオフ電力半導体およびその製造方法
RU2591744C2 (ru) * 2014-12-08 2016-07-20 Открытое акционерное общество "Электровыпрямитель" Тиристор
CN111681995B (zh) * 2020-04-29 2022-09-09 株洲中车时代半导体有限公司 晶闸管元件、晶闸管元件装配结构及软启动器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56130969A (en) * 1980-03-18 1981-10-14 Hitachi Ltd Semiconductor device
JPS6055633A (ja) * 1983-09-07 1985-03-30 Hitachi Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559001A (en) * 1968-08-21 1971-01-26 Motorola Inc Semiconductor housing assembly
US3636419A (en) * 1969-07-11 1972-01-18 Siemens Ag Pressure-biased semiconductor component free from damage to semiconductor body
JPS55121654A (en) * 1979-03-13 1980-09-18 Toshiba Corp Compression bonded semiconductor device
JPS56131955A (en) * 1980-09-01 1981-10-15 Hitachi Ltd Semiconductor device
JPS5762562A (en) * 1980-10-03 1982-04-15 Hitachi Ltd Semiconductor device
JPS5788770A (en) * 1980-11-21 1982-06-02 Hitachi Ltd Photo semiconductor device
JPS58148433A (ja) * 1982-02-26 1983-09-03 Mitsubishi Electric Corp 半導体装置
JPS594033A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 圧接型半導体装置
JPS60150670A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56130969A (en) * 1980-03-18 1981-10-14 Hitachi Ltd Semiconductor device
JPS6055633A (ja) * 1983-09-07 1985-03-30 Hitachi Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269322A (ja) * 1986-05-17 1987-11-21 Toshiba Corp 電力用半導体装置
JPH0246742A (ja) * 1988-08-09 1990-02-16 Toshiba Corp 圧接平型半導体装置
US6707144B2 (en) 2002-03-28 2004-03-16 Mitsubishi Denki Kabushiki Kaisha Insulated high speed semiconductor switching device

Also Published As

Publication number Publication date
US4719500A (en) 1988-01-12
EP0159797A3 (en) 1987-03-25
JPH0530076B2 (ja) 1993-05-07
EP0159797A2 (en) 1985-10-30
KR850006654A (ko) 1985-10-14
US4835119A (en) 1989-05-30
EP0159797B1 (en) 1989-08-16
KR890004468B1 (ko) 1989-11-04
DE3572424D1 (en) 1989-09-21

Similar Documents

Publication Publication Date Title
US4685998A (en) Process of forming integrated circuits with contact pads in a standard array
US6731002B2 (en) High frequency power device with a plastic molded package and direct bonded substrate
JPH0530076B2 (ja)
US5047833A (en) Solderable front metal contact for MOS devices
US5135890A (en) Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
EP0115000A2 (en) Power chip package
JPH0357618B2 (ja)
US20030011051A1 (en) High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
JPH04250641A (ja) 金属被膜による半導体パッケージ
US5512790A (en) Triaxial double switch module
EP2816594A1 (en) Semiconductor device and method for manufacturing same
US6433424B1 (en) Semiconductor device package and lead frame with die overhanging lead frame pad
EP0747949A2 (en) Wirebondless module package and method of fabrication
CN116802797A (zh) 具有带导热粘合剂层的基板的封装电子装置
EP0650193A2 (en) Semiconductor device and method for manufacturing the same
JPH039622B2 (ja)
US3560808A (en) Plastic encapsulated semiconductor assemblies
JPH036659B2 (ja)
KR960009090B1 (ko) 표준 배열의 접촉 패드를 가진 집적회로
JPS5850021B2 (ja) 半導体装置の製法
JPS624330A (ja) 半導体装置
JPH019158Y2 (ja)
US4041602A (en) Method of producing semiconductor components and strip for carrying out the method
JP2917928B2 (ja) 半導体装置の製造方法
EP0177560A1 (en) Integrated circuit add-on components