JPH0917902A - チップ状半導体素子装着用の配線回路基板およびその製造方法 - Google Patents

チップ状半導体素子装着用の配線回路基板およびその製造方法

Info

Publication number
JPH0917902A
JPH0917902A JP7185042A JP18504295A JPH0917902A JP H0917902 A JPH0917902 A JP H0917902A JP 7185042 A JP7185042 A JP 7185042A JP 18504295 A JP18504295 A JP 18504295A JP H0917902 A JPH0917902 A JP H0917902A
Authority
JP
Japan
Prior art keywords
chip
circuit board
semiconductor element
shaped semiconductor
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7185042A
Other languages
English (en)
Other versions
JP2844558B2 (ja
Inventor
Tsutomu Ogino
勉 荻野
Hirotaka Komatsu
博登 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd, Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP7185042A priority Critical patent/JP2844558B2/ja
Priority to DE69627931T priority patent/DE69627931T2/de
Priority to EP96109637A priority patent/EP0751557B1/en
Priority to KR1019960022617A priority patent/KR100275975B1/ko
Publication of JPH0917902A publication Critical patent/JPH0917902A/ja
Priority to US08/940,363 priority patent/US5960536A/en
Application granted granted Critical
Publication of JP2844558B2 publication Critical patent/JP2844558B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07555—Controlling the environment, e.g. atmosphere composition or temperature changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5528—Intermetallic compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 ＩＣダイ等のチップ状半導体素子を着脱自在
に装着することができ、ＩＣダイ等の検査を可能とする
配線回路基板、また、その製造方法を提供する。 【構成】 ＩＣダイ３０を装填可能なキャビティ部１２
が表裏を貫通して形成され、表面に電極１１が形成され
た基板本体１９を構成するとともに、銅板の表面に仮想
電極部２１となる金めっきを施してダミーチップ２０を
構成し、このダミーチップ２０を基板本体１９のキャビ
ティ部１２に装填し（図１ａ）、次に、ダミーチップ２
０の仮想電極部２１にボンディングワイヤ１３をボール
ボンディングして半球状の端子部１３ａで接続するとと
もにボンディングワイヤ１３を基板本体１９の電極１１
にセカンドボンディングし（図１ｂ）、次いで、ボンデ
ィングワイヤ１３を封止樹脂１４により封止した後（図
１ｃ）、ダミーチップ２０の銅板をエッチングにより除
去し、キャビティ部１２にＩＣダイ３０を着脱自在に装
填できるように構成した（図１ｄ）。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＩＣダイ等のチップ
状半導体素子の装着に用いられる配線回路基板およびそ
の製造方法であって、詳しくは、チップ状半導体を着脱
自在に装着することができ、ＩＣダイ等の検査を可能と
する配線回路基板、およびその製造方法に関する。
【０００２】
【従来の技術】従来、ＩＣダイ等のチップ状半導体素子
は、配線回路基板に接続する場合、半導体素子の外部電
極と配線基板の電極とをワイヤボンディング装置等を用
いてワイヤにより接続する構造が採用されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の接続構造にあっては、配線回路基板からチップ
状半導体を取り外すことが実際上不可能であるため、半
導体チップに不具合が発生した場合は配線回路基板と一
体に交換しなければならないという問題、また、チップ
状半導体素子の検査が不可能であるという問題があっ
た。この発明は、上記問題に鑑みてなされたもので、Ｉ
Ｃダイ等のチップ状半導体素子を着脱自在に装着するこ
とができ、ＩＣダイ等の検査を可能とする配線回路基
板、また、その製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかるチップ状半導体素子の配線回路基
板への接続構造は、電極を一面に備える配線回路基板に
チップ状半導体素子が着脱自在に装填可能な装填穴を形
成するとともに、前記配線回路基板の電極にワイヤを接
続して該ワイヤの端部に端子部を形成し、該ワイヤの端
子部を前記装填穴の開口に前記チップ状半導体素子の電
極と接触可能に臨ませるとともに、前記ワイヤを封止樹
脂により被覆した。
【０００５】また、この発明にかかるチップ状半導体素
子の配線回路基板への接続方法は、配線回路基板にチッ
プ状半導体素子を装填可能な装填穴を形成し、該装填穴
に前記チップ状半導体素子の電極と対応した仮想電極部
が設けられたダミーチップを装填した後、該ダミーチッ
プの仮想電極部と前記配線回路基板の電極とをワイヤで
接続して該ワイヤを樹脂により封止し、次に、前記ダミ
ーチップを除去するように構成した。そして、この発明
にかかるチップ状半導体素子の配線回路基板への接続方
法は、前記ダミーチップをエッチング可能な板材から形
成し、該板材の一面に金めっきを部分的あるいは全面に
施して前記仮想電極部を形成する態様（請求項２）に構
成することができる。
【０００６】
【作用】この請求項１，２記載の発明によれば、配線回
路基板のキャビティ部にチップ状半導体素子を着脱自在
に装填することができ、キャビティ部に装填されたチッ
プ状半導体素子は電極がワイヤに接触してワイヤを介し
配線回路基板の電極と接続する。したがって、チップ状
半導体素子に不具合が発生したような場合もチップ状半
導体素子のみを交換することができ、また、配線回路基
板を検査用回路基板として構成することでチップ状半導
体素子の検査も行うことができるようになる。
【０００７】そして、請求項３記載の発明は、ダミーチ
ップをエッチングが可能な板材、例えば、銅板から構成
し、この板材の一面に金めっきを施して仮想電極部を形
成するため、ダミーチップをエッチングにより容易に除
去でき、また、ワイヤの接続もワイヤーボンディング装
置等を用いて容易かつ確実に行うことができる。
【０００８】
【実施例】以下、この発明の実施例を図面を参照して説
明する。図１および図２はこの発明の一実施例を示し、
図１ａ，ｂ，ｃ，ｄが配線回路基板へのチップ状半導体
素子の取付を時系列的に示す模式断面図、図２が配線回
路基板にチップ状半導体素子を装填した状態の模式断面
図である。
【０００９】先ず、図２を参照して装填状態の配線回路
基板を説明すると、図中、１０は配線回路基板、３０は
チップ状半導体素子であるＩＣダイを示す。ＩＣダイ３
０は、周知のもので、一面（図中、上面）に複数のバン
プ（電極）３１が整列され突設されている。後述する
が、このＩＣダイ３０は、配線回路基板１０の後述する
キャビティ部に着脱自在に装填され、配線回路基板１０
の裏面側からゴム部材３９を介し止め部材３８により止
着される。このＩＣダイ３０はバンプ３１がゴム部材３
９の弾性によりボンディングワイヤの端子部と圧接し、
また、止め部材３８は配線回路基板１０に螺着するビス
や配線回路基板１０を貫通するボルト等の適宜の手段に
より配線回路基板１０に取外し自在に固定される。
【００１０】配線回路基板１０は、エポキシ樹脂やセラ
ミック等からなる周知の基板、または、リードフレーム
あるいはＴＡＢ等が基板本体１９として用いられ、基板
本体１９の表面（図中、上面）に周知の電極１１がパタ
ーン印刷等により、また、基板本体１９に表裏を貫通す
るキャビティ部（装填穴）１２が形成されている。キャ
ビティ部１２は、ＩＣダイ３０を位置決めして着脱自在
に装填可能な形状、例えば、ＩＣダイ３０の平面形状と
対応した略角形の断面形状を有する。
【００１１】また、配線回路基板１０には、電極１１に
それぞれ金細線等のボンディングワイヤ１３の一端が接
続され、このボンディングワイヤ１３が基板本体１９の
表面に固着した封止樹脂１４により封止されている。ボ
ンディングワイヤ１３は、他端に略半球状の端子部１３
ａを有し、この端子部１３ａがキャビティ部１２の表側
開口に臨んでＩＣダイ３０のバンプ３１と接触可能に配
置される。このボンディングワイヤ１３は、後述するダ
ミーチップの仮想電極部とボールボンディングされて端
子部１３ａが形成される。
【００１２】封止樹脂１４は、ポリイミド、エポキシ、
シリコーンレジン等の低硬化収縮の樹脂材料、あるい
は、シリコーンゴムや熱可塑性エラストマ等の絶縁性の
ゴム弾性材料、望ましくは、耐熱性に優れたポリイミド
から構成される。この封止樹脂１４は、基板本体１９表
面に固着され、ボンディングワイヤ１３を完全に被覆す
る。
【００１３】なお、この封止樹脂１４は、図３に示すよ
うに、ボンディングワイヤ１３周りにゴム弾性を有する
弾性層１４ａを設けた２層構造として、クッション性と
剛性の確保との両立を図ることも可能である。そして、
このような２層構造を採用する場合、弾性層１３ａは、
シリコーンゴム、エポキシゴム、その他の合成ゴム、ま
た、熱可塑性エラストマ等のゴム弾性を有する絶縁性材
料から構成することができるが、耐熱性と耐環境特性に
優れたシリコーンゴムにより構成することが望ましい。
【００１４】この実施例の配線回路基板１０は、以下に
述べるようにして製造される。すなわち、先ず、図１ａ
に示すように、基板本体１９表面に電極１１を形成する
とともにキャビティ部１２を形成し、基板本体１９のキ
ャビティ部１２に裏面側からダミーチップ２０を装填す
る。ダミーチップ２０は、平面視形状がＩＣダイ３０と
同一形状を有するエッチングにより除去可能な材料の板
材からなり、表面に仮想電極部２１が形成される。仮想
電極部２１は、表面全面あるいはＩＣダイ３０の各バン
プ３１と同一位置に部分的に施した金めっきから構成さ
れる。一例を挙げれば、このダミーチップ２０は、板厚
が０．５ｍｍ程度の平面視形状がＩＣダイ３０と同一の
銅板の表面に全面にわたって金めっきを施して構成され
る。
【００１５】続いて、基板本体１９にキャビティ部１２
内のダミーチップ２０をその表面が基板本体１９表面と
同一平面をなすように仮止め、あるいは、治具等を用い
て保持する。そして、図１ｂに示すように、ボンディン
グ装置によりダミーチップ２０の仮想電極部２１にボン
ディングワイヤ１３を接続端が略半球状になるようにボ
ールボンディングした後、該ボンディングワイヤ１３を
基板本体１９の電極２１にセカンドボンディングして切
断し、以後同様に、ＩＣダイ３０の全てのバンプ３１と
対応させて仮想電極部２１と電極２１とをボンディング
ワイヤ１３により接続する。ボンディングワイヤ１３は
上述したボールボンディングによる半球状の接続端が端
子部１３ａを形成する。
【００１６】次に、図１ｃに示すように、基板本体１９
の表面上に枠部材２９をキャビティ部１２の開口を囲周
するように載置し、この枠部材２９内に前述したポリイ
ミド等の樹脂を注入し、硬化した後に枠部材２９を取外
して封止樹脂１４とする。この封止樹脂１４は、基板本
体１９の表面に固着してキャビティ部１２の表側を閉止
し、前述したように全てのボンディングワイヤ１３を被
覆して電気的に絶縁する。
【００１７】次いで、基板本体１９の裏面側をエッチン
グ液等に浸漬し、ダミーチップを除去する。述べるまで
もないが、エッチング液はダミーチップ２０の材質に応
じて適宜選択され、銅であれば塩化第二鉄水溶液が用い
られる。図１ｄに示すように、このエッチングによりキ
ャビティ部１２には封止樹脂１４から突出したボンディ
ングワイヤ１３の端子部１３ａが露呈する。
【００１８】この実施例にあっては、ＩＣダイ３０を装
着する場合は、配線回路基板１０のキャビティ部１２内
にＩＣダイ３０をバンプ３１が端子部１３ａと対面する
ように差し込み、この後、止め部材３８をＩＣダイ３０
との間にゴム部材３９を介在させて基板本体１９の裏面
に止着することでＩＣダイ３０を装填でき、また逆に、
止め部材３８を配線回路基板１０から取り外した後、キ
ャビティ部１２からゴム部材３９とＩＣダイ３０を順次
取り出すことで、ＩＣダイ３０の取外しが行える。した
がって、ＩＣダイ３０に不具合が発生したような場合も
ＩＣダイ３０のみを交換することで対処でき、また、配
線回路基板１０を検査用回路基板とすることでＩＣダイ
３０の検査も行える。
【００１９】図４はこの発明の他の実施例にかかる配線
回路基板１０を示す一部拡大模式断面図である。なお、
前述した実施例と同一の部分には同一の番号を付して説
明と一部の図示を省略する。この実施例は、ボンディン
グワイヤ１３の端子部１３ａを球形に形成したもので、
電極としてランド３７を有するＩＣダイ３０に適用され
る。
【００２０】この実施例は、上述した実施例においてダ
ミーチップ２０をエッチングにより除去した後、キャビ
ティ部１２に臨む半球状の端子部１３ａに半田付けある
いはめっきにより肉盛りを施し、端子部１３ａを球形に
成形する。そして、半田付け等により肉盛りを施した場
合は、必要に応じて端子部１３ａに金めっき等を施すも
のである。
【００２１】なお、上述した各実施例では、ＩＣダイ３
０をゴム弾性を有するゴム部材３９によりそのバンプ３
１（ランド３７）がボンディングワイヤ１３の端子部１
３ａに圧接するように付勢するが、止め部材３８の裏面
に設けたコイルスプリングにより付勢することも可能で
あり、また、ＩＣダイ３０をリフローすることで実装し
てもよい。
【００２２】また、上述した実施例は、配線回路基板１
０を例示するが、ソケットとして構成することも可能で
あり、本明細書における「配線回路基板」はソケットを
含むものである。そして、ソケットとして構成する場合
は、基板本体１９をソケット本体となる枠状の部材、す
なわち、キャビティ部１２を有する部材から構成し、こ
の本体部材に電極１１と併せ該電極１１に導通したピン
等を設け、また、本体部材の裏面側にキャビティ部１２
の開口を閉止可能な蓋部材等をヒンジ等により支持し、
この蓋部材の内面に蓋部材の閉止時においてＩＣダイ３
０のバンプ３１をボンディングワイヤ１３の端子部１３
ａに向けて付勢するスプリングやゴム部材を設ける。
【００２３】
【発明の効果】以上説明したように、請求項１，２記載
の発明によれば、配線回路基板のキャビティ部にチップ
状半導体素子を着脱自在に装填することができ、キャビ
ティ部に装填されたチップ状半導体素子は電極が封止樹
脂で封止されたワイヤの端部と接触してワイヤを介し配
線回路基板の電極と接続する。したがって、チップ状半
導体素子に不具合が発生したような場合もチップ状半導
体素子のみを交換することができ、また、配線回路基板
を検査用回路基板として構成することでチップ状半導体
素子の検査も行うことができるようになり、さらに、配
線回路基板の製造も容易に行えるという効果が得られ
る。
【００２４】そして、請求項３記載の発明によれば、ダ
ミーチップをエッチングが可能な銅板等の板材から構成
し、この板材の一面に全面あるいは部分的に金めっきを
施して仮想電極部を形成するため、上記効果に加えて、
ダミーチップをエッチングにより除去して製造をより容
易に行え、また、ワイヤの接続もワイヤーボンディング
装置等を用いて容易かつ確実に行うことができるように
なるという効果が得られる。
【図面の簡単な説明】
【図１】ａ，ｂ，ｃ，ｄがこの発明の一実施例にかかる
チップ状半導体素子装着用の配線回路基板の模式断面図
であり、その製造過程をａ，ｂ，ｃ，ｄの順序で時系列
的に示す。
【図２】同チップ状半導体素子装着用の配線回路基板の
半導体素子を装着した状態の模式断面図である。
【図３】同チップ状半導体素子装着用の配線回路基板の
他の態様を示す模式断面図である。
【図４】この発明の他の実施例にかかるチップ状半導体
素子装着用の配線回路基板の一部を拡大した模式断面図
である。
【符号の説明】
１０ 配線回路基板 １１ 電極 １２ キャビティ部（装填穴） １３ ボンディングワイヤ １３ａ 端子部 １４ 封止樹脂 １４ａ 弾性層 １９ 基板本体 ２０ ダミーチップ ２１ 仮想電極部 ２９ 枠部材 ３０ ＩＣダイ（チップ状半導体素子） ３１ バンプ（電極） ３７ ランド（電極）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｆ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電極を一面に備える配線回路基板にチッ
    プ状半導体素子が着脱自在に装填可能な装填穴を形成す
    るとともに、前記配線回路基板の電極にワイヤを接続し
    て該ワイヤの端部に端子部を形成し、該ワイヤの端子部
    を前記装填穴の開口に前記チップ状半導体素子の電極と
    接触可能に臨ませるとともに、前記ワイヤを封止樹脂に
    より被覆したことを特徴とするチップ状半導体素子装着
    用の配線回路基板。
  2. 【請求項２】 配線回路基板にチップ状半導体素子を装
    填可能な装填穴を形成し、該装填穴に前記チップ状半導
    体素子の電極と対応した仮想電極部が設けられたダミー
    チップを装填した後、該ダミーチップの仮想電極部と前
    記配線回路基板の電極とをワイヤで接続して該ワイヤを
    樹脂により封止し、次に、前記ダミーチップを除去する
    ことを特徴とするチップ状半導体素子装着用の配線回路
    基板のの製造方法。
  3. 【請求項３】 前記ダミーチップがエッチング可能な板
    材からなり、該板材一面に金めっきを施して前記仮想電
    極部を形成した請求項２記載のチップ状半導体素子装着
    用の配線回路基板のの製造方法。
JP7185042A 1995-06-29 1995-06-29 チップ状半導体素子装着用の配線回路基板およびその製造方法 Expired - Fee Related JP2844558B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7185042A JP2844558B2 (ja) 1995-06-29 1995-06-29 チップ状半導体素子装着用の配線回路基板およびその製造方法
DE69627931T DE69627931T2 (de) 1995-06-29 1996-06-15 Schaltungsleiterplatte zur Halbleiterchipmontage und Vorbereitungsverfahren dafür
EP96109637A EP0751557B1 (en) 1995-06-29 1996-06-15 Wiring circuit board for mounting of semiconductor chip and method for the preparation thereof
KR1019960022617A KR100275975B1 (ko) 1995-06-29 1996-06-20 반도체칩 장착용 배선회로기판 및 그 제조방법
US08/940,363 US5960536A (en) 1995-06-29 1997-09-30 Method for the preparation of a wiring circuit board for mounting of a semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7185042A JP2844558B2 (ja) 1995-06-29 1995-06-29 チップ状半導体素子装着用の配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0917902A true JPH0917902A (ja) 1997-01-17
JP2844558B2 JP2844558B2 (ja) 1999-01-06

Family

ID=16163786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7185042A Expired - Fee Related JP2844558B2 (ja) 1995-06-29 1995-06-29 チップ状半導体素子装着用の配線回路基板およびその製造方法

Country Status (5)

Country Link
US (1) US5960536A (ja)
EP (1) EP0751557B1 (ja)
JP (1) JP2844558B2 (ja)
KR (1) KR100275975B1 (ja)
DE (1) DE69627931T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
JP2009231636A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子装置の製造方法
KR20140062607A (ko) * 2012-11-13 2014-05-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3652488B2 (ja) * 1997-12-18 2005-05-25 Ｔｄｋ株式会社 樹脂パッケージの製造方法
KR100510556B1 (ko) * 2003-11-11 2005-08-26 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법
US20090151828A1 (en) * 2007-12-15 2009-06-18 Junling Zhao Tire with antenna encapsulated with rubber compound containing thermoplastic
JP5280079B2 (ja) * 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218701A (en) * 1978-07-24 1980-08-19 Citizen Watch Co., Ltd. Package for an integrated circuit having a container with support bars
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US4731693A (en) * 1986-09-29 1988-03-15 Tektronix, Inc. Connection apparatus for integrated circuit
JPS63187639A (ja) * 1987-01-30 1988-08-03 Hitachi Ltd 半導体装置
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
US5206794A (en) * 1991-12-20 1993-04-27 Vlsi Technology, Inc. Integrated circuit package with device and wire coat assembly
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
KR0129119B1 (ko) * 1992-11-27 1998-04-07 모리시다 요이찌 반도체칩의 제거방법 및 제거장치
US5617294A (en) * 1995-09-29 1997-04-01 Intel Corporation Apparatus for removing heat from an integrated circuit package that is attached to a printed circuit board
US5825625A (en) * 1996-05-20 1998-10-20 Hewlett-Packard Company Heat conductive substrate mounted in PC board for transferring heat from IC to heat sink

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
JP2009231636A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子装置の製造方法
KR20140062607A (ko) * 2012-11-13 2014-05-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판

Also Published As

Publication number Publication date
EP0751557B1 (en) 2003-05-07
DE69627931D1 (de) 2003-06-12
EP0751557A2 (en) 1997-01-02
DE69627931T2 (de) 2004-03-11
JP2844558B2 (ja) 1999-01-06
KR100275975B1 (ko) 2001-01-15
EP0751557A3 (en) 1999-02-10
US5960536A (en) 1999-10-05

Similar Documents

Publication Publication Date Title
US5045914A (en) Plastic pad array electronic AC device
US5767528A (en) Semiconductor device including pad portion for testing
KR100270888B1 (ko) 노운 굿 다이 제조장치
JPH10261753A (ja) 樹脂封止型半導体装置
JPH06268101A (ja) 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JP2003017518A (ja) 混成集積回路装置の製造方法
US6353326B2 (en) Test carrier with molded interconnect for testing semiconductor components
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
US6672882B2 (en) Socket structure for grid array (GA) packages
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP3584470B2 (ja) フィルムキャリアテープの製造方法及び半導体装置の製造方法
JP2000216203A (ja) Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置
JPH0917902A (ja) チップ状半導体素子装着用の配線回路基板およびその製造方法
JPWO1998018163A1 (ja) フィルムキャリアテープ、テープキャリア半導体装置アッセンブリ、半導体装置及びこれらの製造方法、実装基板並びに電子機器
JP4081309B2 (ja) 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造
JP2002176069A (ja) 電気的接続端子の構造とその製造方法
JPH0964080A (ja) 半導体装置及びその製造方法
US7028398B2 (en) Contactor, a method of manufacturing the contactor and a device and method of testing electronic component using the contactor
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH0936167A (ja) 半導体装置
JPH10189792A (ja) 半導体パッケージ
JPH0878554A (ja) Ｂｇａ型半導体装置
JP3024046B2 (ja) 半導体パッケージ
JP2505359Y2 (ja) 半導体搭載用基板
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101030

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees