JPH06268101A - 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 - Google Patents

半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板

Info

Publication number
JPH06268101A
JPH06268101A JP5680593A JP5680593A JPH06268101A JP H06268101 A JPH06268101 A JP H06268101A JP 5680593 A JP5680593 A JP 5680593A JP 5680593 A JP5680593 A JP 5680593A JP H06268101 A JPH06268101 A JP H06268101A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
package
hole
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5680593A
Other languages
English (en)
Inventor
Makoto Kitano
誠 北野
Asao Nishimura
朝雄 西村
Akihiro Yaguchi
昭弘 矢口
Nae Yoneda
奈柄 米田
Ryuji Kono
竜治 河野
Tadayoshi Tanaka
直敬 田中
Tetsuo Kumazawa
鉄雄 熊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5680593A priority Critical patent/JPH06268101A/ja
Priority to MYPI94000517A priority patent/MY111086A/en
Priority to KR1019940004332A priority patent/KR0121735B1/ko
Priority to US08/207,697 priority patent/US5608265A/en
Publication of JPH06268101A publication Critical patent/JPH06268101A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10818—Flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10931—Exposed leads, i.e. encapsulation of component partly removed for exposing a part of lead, e.g. for soldering purposes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は、大量生産が可能で、製造コストが低
く、信頼性に優れた多ピンパッケ−ジの構造と製造方法
を提供することを目的とする。 【構成】本発明による半導体装置は、製造工程におい
て、上型、下型両方のパッケ−ジ形成表面に突起を設け
た金型を用い、これらの突起でリ−ドフレ−ムをはさみ
込み、樹脂封止することにより、各内部リ−ド４の所定
の位置において、パッケ−ジの上面と下面に達する１対
の穴７を設けている。リ−ドフレ−ム表面が樹脂６で覆
われたり、汚染されることないので、一般のクリ−ム半
田を用いることにより、リ−ドフレ−ムに接合した半田
バンプ５をパッケ−ジ表面に２次元配列することができ
る。 【効果】本発明により、量産性に優れた多ピンパッケ−
ジを提供することができるので、電子部品の高密度化を
達成する効果を奏する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置とその製造方
法、電子装置、リ−ドフレ−ム並びに実装基板に係り、
特に高密度実装に好適な樹脂封止型半導体装置とその製
造方法、これを実装したプリント基板である実装基板、
半導体装置を組み合わせた電子装置並びに半導体装置に
用いるリ−ドフレ−ムに関する。
【０００２】
【従来の技術】従来の半導体装置のパッケ−ジではパッ
ケ−ジの側面にリ−ドを配置したパッケ−ジが主流であ
る。このパッケ−ジは製造コストが低いという利点があ
る反面、リ−ドが１次元配列であるため、リ−ド本数と
パッケ−ジ寸法が比例し、リ−ド本数の増大と共にパッ
ケ−ジが大型化するという欠点があり、多ピン化による
高密度実装には限界があった。
【０００３】この欠点を克服した多ピン化に適するパッ
ケ−ジとして、ピングリッドアレイ型半導体装置が実用
化されている。このパッケ−ジは、パッケ−ジの裏面に
格子状の２次元配列のピンを設け、多ピン化を達成した
ものである。
【０００４】しかしこのパッケ−ジは、製造コストがか
かる、実装するプリント基板に穴あけ加工（スル−ホ−
ル）を必要とする、ピンピッチを細かくできない、等の
欠点があった。
【０００５】そこで更に進んで、パッケ−ジ表面に直接
半田付けが可能な電極を２次元に配列する構造が提案さ
れており、例えば、特開昭６２−１４７７５１号公報、
特開平１−１０５５６６号公報、特開平１−２４４６５
５号公報、特開平３−９４４５９号公報等に開示されて
いる。
【０００６】また上記の先行技術のうち、特開昭６２−
１４７７５１号公報記載のパッケ−ジでは、樹脂封止パ
ッケ−ジの下面からリ−ド下面に達する小孔があけら
れ、この小孔に半田を充填することにより外部導電接続
をとる構造となっており、最も具体性がある。
【０００７】
【発明が解決しようとする課題】前記先行技術は、半導
体チップとパッケ−ジ表面の電極との接続方法等、具体
的構造の検討がなされておらず、いずれも実用化には至
っていない。◆また特開昭６２−１４７７５１号公報記
載の例でも、小孔を形成する方法、特に大量生産に適し
た方法の検討がなく、更にリ−ドと半田の接続技術に対
する検討がなされていない。
【０００８】本発明は、これら従来技術の欠点の克服
し、大量生産が可能で、製造コストが低く、信頼性に優
れた多ピンパッケ−ジの構造と製造方法を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】上記目的は、樹脂封止型
半導体パッケ−ジの各内部リ−ドの所定の位置におい
て、パッケ−ジの上面と下面に達する１対の穴を設ける
ことにより達成される。 （半導体装置）本発明の半導体装置は、半導体チップ
と、リ−ドフレ−ムと、両者を電気的に接続する手段と
を有し、これらを樹脂で封止することによりパッケ−ジ
を構成したタイプであって次のいずれかの構成を特徴と
する。
【００１０】（１）：パッケ−ジの片方の面からパッケ
−ジ内部のリ−ドフレ−ムの表面に至る穴を設け、更に
パッケ−ジの反対面の穴に対応する位置にも、パッケ−
ジの反対面からリ−ドフレ−ムの表面に対する裏面に至
る穴を設け、これら対となる２つの穴を複数組設ける。
【００１１】（２）：パッケ−ジの少なくとも片方の面
に、パッケ−ジ内部のリ−ドフレ−ムの表面に至る穴を
パッケ−ジ内部に向かって狭くなるようなテ−パ状に設
ける。
【００１２】（３）：リ−ドフレ−ムがパッケ−ジ外に
突出しておらず、導電性部材の一端がインナ−リ−ドの
複数箇所に接合され、かつ各導電性部材の他端は封止樹
脂部を突き抜けてパッケ−ジ表面に突出し、各導電性部
材の周囲は樹脂部との間に間隙が形成されている。
【００１３】（４）：パッケ−ジの片方の面から反対面
に複数の貫通穴が有り、この貫通穴がパッケ−ジ内部に
おいてリ−ドフレ−ムにより遮断されている。◆ （５）：（１）または（２）において、一部或いは全部
の穴の内部に、リ−ドフレ−ムに接合した導電性材料の
バンプを設ける。◆ （６）：（５）において、導電性材料のバンプがパッケ
−ジ表面より突出する。 （７）：（１）において、パッケ−ジ表面における穴の
面積がリ−ド表面における穴の面積よりも大きい。
【００１４】（８）：（１）において、穴がパッケ−ジ
内部に向かって狭くなるようなテ−パ状である。◆ （９）：（１）において、リ−ドフレ−ム表面における
穴の内周がリ−ドフレ−ムの表面の範囲以内にある。◆ （１０）：（９）において、穴の位置におけるリ−ドフ
レ−ムの幅が他の部分のリ−ドフレ−ムの幅よりも広
い。◆ （１１）：（１）において、パッケ−ジ表面からリ−ド
フレ−ム表面に至る穴の深さ寸法がパッケ−ジ表面にお
ける穴の開口寸法より小さいことを特徴とする半導体装
置。
【００１５】（１２）：（１）、（２）、（３）または
（４）において、半導体チップとリ−ドフレ−ムとを電
気的に接続する手段として、金属ワイヤを用いる。◆ （１３）：（１）、（２）、（３）または（４）におい
て、半導体チップとリ−ドフレ−ムとを電気的に接続す
る手段として、導電性材料のバンプを用いる。◆ （１４）：（１）、（２）、（３）または（４）におい
て、リ−ドフレ−ムとして樹脂フィルムに金属箔を接合
したテ−プを用い、半導体チップとリ−ドフレ−ムとを
電気的に接続する手段として、テ−プオ−トメイテッド
ボンディングを用いる。
【００１６】（１５）：（１）乃至（１４）のいずれか
において、半導体チップをタブに搭載する。◆ （１６）：（１）乃至（１４）のいずれかにおいて、半
導体チップの回路形成面を絶縁フィルムを介してリ−ド
フレ−ムに接着する。◆ （１７）：（１）乃至（１４）のいずれかにおいて、半
導体チップの回路形成面の反対面を絶縁フィルムを介し
てリ−ドフレ−ムに接着する。
【００１７】（１８）：（１５）において、パッケ−ジ
の表面からタブに至る穴を設ける。◆ （１９）：（１８）において、パッケ−ジの表面からタ
ブに至る穴の内部に、タブに接続する導電性材料のバン
プを設ける。◆ （２０）：（１）乃至（１９）のいずれかにおいて、パ
ッケ−ジの表面に封止樹脂製の突起を設ける。
【００１８】（２１）：（１）乃至（２０）のいずれか
において、リ−ドフレ−ムには、そのパッケ−ジに設け
られた穴により露出している部分に貫通穴を設ける。◆ （２２）：（２１）において、一部或いは全部の穴の内
部に、リ−ドフレ−ムに接合した導電性材料のバンプを
設け、この導電性材料が貫通穴の内部に充填されてい
る。◆ （２３）：（３）における導電性部材、または（４）、
（５）、（１２）、（１８）または（２２）における前
記導電性材料が半田である。
【００１９】（電子装置）本発明の電子装置は半導体装
置（パッケ−ジ）を複数積み重ねたものであって、次の
いずれかの構成を特徴とする。
【００２０】（２４）：（１）乃至（２３）のいずれか
に記載の半導体装置を複数個積み重ね、夫々の半導体装
置に設けた穴の内部に設けた導電性材料により、夫々の
半導体装置のリ−ドフレ−ム同士を電気的に接続する。
◆ （２５）：（１）乃至（２３）のいずれかに記載の半導
体装置の片面に電子部品を設け、この電子部品の外部端
子と半導体装置のリ−ドフレ−ムとを導電性材料にて電
気的に接続する。
【００２１】（２６）：（２４）において、積み重ねた
半導体装置の少なくとも一つは演算処理機能を有する半
導体チップを搭載するものであり、かつ積み重ねた半導
体装置の他の一つはメモリチップを搭載するものであ
る。◆ （２７）：（２５）において、半導体装置は演算処理機
能を有する半導体チップを搭載するものであり、かつ電
子部品はメモリチップを搭載する半導体装置である。
【００２２】（半導体装置の製造方法）本発明の半導体
装置の製造方法は樹脂封止型であるので金型成型するこ
とになるが、以下のいずれかのプロセスを特徴とする。
【００２３】（２８）：樹脂を封止する金型の上型、下
型両方のキャビティ−内に半導体チップを避けるように
して夫々複数の突起を上下対応するように形成し、これ
らの突起でリ−ドフレ−ムをはさみ込み、封止樹脂を金
型内に流し込む。◆ （２９）：（２３）の半導体装置におけるパッケ−ジ表
面に設けられた穴にクリ−ム半田を充填し、次いで加熱
することにより半田バンプを形成する。
【００２４】（リ−ドフレ−ム）本発明のリ−ドフレ−
ムは半導体装置の封止樹脂にてコ−ティングされ、その
端部は半導体装置の外部には突出しておらず、以下のい
ずれかの構成を特徴とする。
【００２５】（３０）：複数のリ−ドと、これらのリ−
ドを支持するための外枠からなるリ−ドフレ−ムにおい
て、一部または全てのリ−ドに、他の部分より幅が広い
部分を、１本のリ−ドにつき１ヵ所づつ設ける。◆ （３１）：複数のリ−ドと、半導体チップを搭載するた
めのタブ及びタブを支持するタブ吊りリ−ドと、これら
を支持するための外枠からなるリ−ドフレ−ムにおい
て、一部または全てのリ−ドに、他の部分より幅が広い
部分を、１本のリ−ドにつき１ヵ所づつ設ける。
【００２６】（３２）：（３０）または（３１）におい
て、リ−ドの他の部分より幅の広い部分に貫通穴を設け
る。◆ （３３）：（３０）または（３１）において、リ−ドの
他の部分より幅が広い部分に、半田のぬれを促進する表
面処理を施す。◆ （３４）：（３１）において、タブに対向する側の各リ
−ド端部の間隔が周期性を有する。
【００２７】（実装基板）本発明の実装基板とは半導体
装置を基板に搭載した全体の構造であり、以下のいずれ
かの構成を特徴とする。
【００２８】（３５）：半導体装置の樹脂中にあるリ−
ドフレ−ムと基板とを直接導電性部材で接続し、各接続
部は側面が樹脂で覆われ、半導体装置の反基板側（基板
側とは反対面になる側）には導電性部材に対応する位置
にリ−ドフレ−ムに至る穴が設けられている。◆ （３６）：（１）乃至（２３）のいずれかの半導体装置
を基板に実装する。
【００２９】（３７）：（１９）の半導体装置をプリン
ト基板に実装した実装基板において、タブに接合した導
電性材料を半田とし、プリント基板に設けたパタ−ンに
半導体装置を半田接合する。◆ （３８）：（２０）の半導体装置をプリント基板に実装
した実装基板において、突起とプリント基板が接触する
ように実装する。
【００３０】
【作用】本発明による半導体装置は、製造工程におい
て、上型、下型両方のパッケ−ジ形成表面に突起を設け
た金型を用い、これらの突起でリ−ドフレ−ムをはさみ
込み、樹脂封止されるので、上記の半田バンプを設ける
穴を容易に形成することができる。また、リ−ドフレ−
ム表面が樹脂で覆われたり、汚染されることないので、
一般のクリ−ム半田を用いることにより、リ−ドフレ−
ムに接合した半田バンプを容易に形成することができ
る。
【００３１】
【実施例】以下、本発明の実施例を図を用いて説明す
る。◆本発明の第１実施例による半導体装置の斜視図を
図１に示す。本図では構造の理解を助けるため、パッケ
−ジの封止樹脂の一部を取り去って示した。
【００３２】リ−ド４と同一の材料で作られたタブ２の
上に半導体チップ１が搭載され、チップ１の電極とリ−
ド４が金属ワイヤ３により電気的に接続されている。リ
−ド４には、幅が他の部分より広い部分４−１、４−
２、４−３等がリ−ド１本につき１ヶ所づつ設けられて
いる。以下この部分を半田パッドと呼ぶ。
【００３３】図では隠れて見えないが、封止樹脂６に
は、半田パッドから両方のパッケ−ジ表面に至る穴が設
けられており、更に穴の内部には、半田パッドに接合し
た半田バンプ５が設けられている。半田バンプの先端５
−ａは、パッケ−ジ表面から突出している。
【００３４】第１実施例による半導体装置を基板に実装
した場合の断面図を図２に示す。穴７の内部に設けられ
た、半田パッド４−１、４−２、４−３に接合する半田
バンプ５は、プリント基板９に設けられた配線パタ−ン
８に接合されている。
【００３５】このように、本実施例の半導体装置は、チ
ップ１がワイヤ３、リ−ド４、半田バンプ５を経てプリ
ント基板８の配線パタ−ン９に電気的に接続されてい
る。これらの接合法は、いずれも現在確立された技術で
あるので、本実施例の半導体装置の信頼性は高い。
【００３６】更に、図１に示すように、半導体装置の外
部電極となる半田バンプ５はパッケ−ジ表面に２次元配
列されているので、多ピン化に適したパッケ−ジとなっ
ている。◆図１、図２に示した実施例では、チップ１は
半田バンプ５と同じ向きに設けられているが、図３に示
すように反対向きに設けても良い。
【００３７】図２に示した実施例では、穴７がテ−パ状
になっているが、穴の形状は図４に示すように半球状で
も良い。穴の開口寸法Ｄと深さＨの関係は、図５に示す
ように、開口寸法Ｄが深さＨより大きいことが望まし
い。半田バンプを設けるには、半田を一旦融解し、半田
バンプ４−１に接合しなければならないが、このとき半
田は表面張力により球形になる。この為、図６に示すよ
うに開口寸法Ｄが深さＨより小さいと、半田バンプが穴
７の内部に埋没する恐れがある。
【００３８】本発明の第２実施例によるリ−ドフレ−ム
を図７に示す。リ−ドフレ−ムの外枠１９にすべてのリ
−ド４、タブ吊りリ−ド２０が接続されている。タブ２
はタブ吊りリ−ド１９を介して外枠２に接続されてい
る。夫々のリ−ド４には、１ヵ所づつ他の部分より幅の
広い部分４−１などが設けられており、この部分は外枠
１９の外形線から見て３段になるように配置されてい
る。
【００３９】このように第２実施例によるリ−ドフレ−
ムは、幅の広い部分４−１が設けられているので、この
部分を半田バンプを接合する半田パッドとして用いるこ
とができ、第１実施例の半導体装置に用いるのに好適な
リ−ドフレ−ムとなる。◆また本実施例によるリ−ドフ
レ−ムは、幅の広い部分４−１を設けたことを除いて従
来のリ−ドフレ−ムと同じ構造であり、このリ−ドフレ
−ム自体の製造、このリ−ドフレ−ムを用いた半導体装
置の製造において、従来技術をそのまま用いることがで
きるので、製造コストの増大、信頼性の低下を招くこと
が無い。
【００４０】本実施例の幅の広い部分４−１などは、半
田パッドとして用いるので、半田接合を行う面に半田の
濡れを向上させる表面処理を施しておくことが望まし
い。このような表面処理としては、半田メッキ、錫メッ
キ、金などの貴金属メッキ、パラジウムメッキ等が挙げ
られる。
【００４１】尚、外枠１９はパッケ−ジ形成後には除去
される部分である。また図示の通りタブに対向する側の
各リ−ド端部の配列は、各タブの辺ごとに周期性を持っ
ている（規則的に配置されている）ことが好ましい。
【００４２】本発明の第３実施例によるリ−ドフレ−ム
を図８に示す。本実施例では、幅の広い部分４−１、４
−２、４−３が第２実施例のように矩形ではなく、リ−
ド間の隙間を最小にするように設けられている。このよ
うに幅の広い部分を設けることにより、リ−ド１本１本
の断面積が大きくなるので、リ−ドの平坦度が保持され
やすいという利点が有る。
【００４３】本発明の第４実施例では半導体装置の製造
方法を図９に示す。本実施例では、先ず第２実施例のリ
−ドフレ−ムのタブ２に半導体チップ１を搭載し、チッ
プ１とリ−ド４を金属ワイヤ３により電気的に接続す
る。これを封止金型の上型１０−ａと下型１０−ｂでク
ランプしたのが図９（ａ）である。◆上型１０−ａと下
型１０−ｂのパッケ−ジ形成表面には、リ−ドの幅の広
い部分４−１、４−２、４−３に対応した部分に突起１
１−１、１１−２、１１−３が設けられており、上型と
下型の突起はリ−ドの幅の広い部分をはさみ込んでい
る。
【００４４】この状態で樹脂をモ−ルドし、リ−ドフレ
−ムの外枠など不要な部分を切り取ると、図９（ｂ）に
示す半導体装置ができる。金型の突起の部分は樹脂が入
り込まないので、封止樹脂６には穴７−１、７−２、７
−３などが形成される。しかも、モ−ルド時には、リ−
ドの幅の広い部分は突起１１−１などの先端に密着して
いたので、樹脂６で覆われたり、汚染されたりすること
が無い。
【００４５】若し、突起が金型の片方だけに設けられ、
穴がパッケ−ジの片面のみに形成される構造であれば、
突起の先端をリ−ドに強く密着することができないので
リ−ドの幅の広い部分は薄い樹脂の層で覆われてしま
い、半田接合ができなくなる。
【００４６】この後、図９（ｃ）に示すように、クリ−
ム半田１２−１、１２−２、１２−３等を穴７−１など
に充填し、加熱すると、リ−ドの幅の広い部分は樹脂で
汚染されていないので、容易に半田接合が行われ、図９
（ｄ）に示すような半田バンプ５−１、５−２、５−３
等が形成された半導体装置を得ることができる。
【００４７】本発明の第５実施例による半導体装置をプ
リント基板に実装した断面図を図１０に示す。本実施例
では、パッケ−ジの下面に樹脂製の突起１３を設けた。
この突起によりパッケ−ジと基板の間隔を制御すること
ができるので、半田接合部の信頼性を向上させることが
できる。更にこの突起をパッケ−ジのプリントに対する
位置決めに用いることもできる。尚、この突起は封止金
型に凹部を設けておくことにより、容易に形成すること
ができる。
【００４８】本発明の第６実施例による電子装置の断面
図を図１１に示す。本実施例では、第１実施例で示した
半導体装置を４個積み重ね、夫々のリ−ド４を半田バン
プ５により接続した。このようにパッケ−ジを構成し、
１番下のパッケ−ジ１４−ｄをプリント基板に実装する
ことにより、実装密度を４倍にすることができる。
【００４９】本発明の第７実施例による半導体装置の断
面図を図１２に示す。本実施例では、タブ２の裏側の樹
脂にも穴を設け、タブ２とプリント基板８を半田１５で
接続した。このように構成することにより、チップ１で
発生した熱を熱伝導率の高い半田１５でプリント基板８
に逃がすことができるので、パッケ−ジの低熱抵抗化を
達成することができる。
【００５０】本発明の第８実施例による半導体装置の断
面図を図１３に示す。本実施例は、チップ１の回路形成
面の反対面に絶縁物（図では省略）を介してリ−ド４を
接着したチップオンリ−ド構造パッケ−ジに本発明を適
用した例を示す。◆本発明の第９実施例による半導体装
置の断面図を図１４に示す。本実施例は、チップ１の回
路形成面に絶縁物（図では省略）を介してリ−ド４を接
着したリ−ドオンチップ構造パッケ−ジに本発明を適用
した例を示す。
【００５１】本発明の第１０実施例による半導体装置の
断面図を図１５に示す。本実施例では、チップ１の電極
とリ−ド４の接続に半田バンプ１６を用いている。◆本
発明の第１１実施例による半導体装置の断面図を図１６
に示す。本実施例では、リ−ドフレ−ムとして樹脂フィ
ルム１７に金属箔４を接合したテ−プを用い、半導体チ
ップ１とリ−ドフレ−ムを電気的に接続する手段とし
て、テ−プオ−トメイテッドボンディング１８を用い
た。このように構成することで、パッケ−ジを薄くする
ことができる。
【００５２】本発明の第１２実施例による半導体装置の
断面図を図１７に示す。本実施例では、半田バンプ５を
接合した半田パッド４に貫通穴２１を設けた。◆若し半
田バンプ５と半田バンプ４の接合が良好であれば、半田
は貫通穴２１を吸い上がり、図１７に示したように反対
側の穴７の方向から半田が見えるようになる。
【００５３】このようにリ−ドフレ−ムを構成すること
により、半田バンプ５が良好に形成されたかどうかを、
パッケ−ジ上面からの目視検査により調べることができ
る。勿論この検査は、画像処理技術により自動化するこ
とも可能である。更に、半田バンプ５が半田パッド４に
機械的に食い付くので、接合が更に強固になるというメ
リットがある。
【００５４】本発明の第１３実施例によるリ−ドフレ−
ムの平面図を図１８に示す。このリ−ドフレ−ムは、第
１２実施例の半導体装置に用いるもので、半田パッド４
に貫通穴２１が設けられている。
【００５５】本発明の第１４実施例による電子装置の断
面図を図１９に示す。本実施例では第１実施例による半
導体装置を３個用い、半導体装置２２は演算処理機能を
有する半導体チップを搭載した半導体装置であり、この
上に設けられた半導体装置２３−１と２３−２はメモリ
チップを搭載した半導体装置である。
【００５６】これらの半導体装置は、半田バンプ５−１
により互いに電気的に接合されており、更に半導体装置
２２は、半田バンプ５−２により、基板８に実装されて
いる。このように構成することにより、非常に高集積化
したコンピュ−タを構成することが可能となる。
【００５７】本発明の第１５実施例による電子装置の断
面図を図２０に示す。本実施例では、第１実施例による
半導体装置２２の上面に、従来構造の半導体装置２４、
チップ２５、チップコンデンサ２６、トランス２７等の
従来の電子部品を搭載し、半田バンプ５−１により電気
的に接続している。このように構成することで、電子装
置を大幅に小型化することが可能となる。
【００５８】以上の実施例では、いずれも半田バンプ５
を用いているが、この材質は半田に限らず、例えば銀ペ
−ストや異方性導電ペ−スト等の導電性材料を用いるこ
とも有効である。
【００５９】
【発明の効果】以上説明したように、本発明により大量
生産および多ピン化に適し、信頼性に優れたパッケ−ジ
を提供することができるので、電子装置の高密度化を達
成する効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の斜視図
である。
【図２】本発明の第１実施例による半導体装置の断面図
である。
【図３】本発明の第１実施例による半導体装置の変形例
の断面図である。
【図４】本発明の第１実施例による半導体装置の穴の変
形例の断面図である。
【図５】本発明の第１実施例による半導体装置の穴の好
ましい形状を表わす断面図である。
【図６】本発明の第１実施例による半導体装置の穴の好
ましくない形状を表わす断面図である。
【図７】本発明の第２実施例によるリ−ドフレ−ムの平
面図である。
【図８】本発明の第３実施例によるリ−ドフレ−ムの平
面図である。
【図９】本発明の第４実施例による半導体装置の製造方
法を示す断面図である。
【図１０】本発明の第５実施例による半導体装置を示す
断面図である。
【図１１】本発明の第６実施例による電子装置を示す断
面図である。
【図１２】本発明の第７実施例による半導体装置を示す
断面図である。
【図１３】本発明の第８実施例による半導体装置を示す
断面図である。
【図１４】本発明の第９実施例による半導体装置を示す
断面図である。
【図１５】本発明の第１０実施例による半導体装置を示
す断面図である。
【図１６】本発明の第１１実施例による半導体装置を示
す断面図である。
【図１７】本発明の第１２実施例による半導体装置を示
す断面図である。
【図１８】本発明の第１３実施例によるリ−ドフレ−ム
を示す平面図である。
【図１９】本発明の第１４実施例による電子装置を示す
断面図である。
【図２０】本発明の第１５実施例による電子装置を示す
断面図である。
【符号の説明】
１…半導体チップ、２…タブ、３…金属ワイヤ、４…リ
−ド、４−１、４−２、４−３…リ−ドの幅が広い部分
（半田パッド）、５、５−１、５−２、５−３…半田バ
ンプ、５−ａ…半田バンプのパッケ−ジ外部突出部分、
６…封止樹脂、７…穴、８…プリント基板、９…プリン
ト基板の配線パタ−ン、１０−ａ…封止金型の上型、１
０−ｂ…封止金型の下型、１１−１、１１−２、１１−
３…金型の突起、１２−１、１２−２、１２−３…クリ
−ム半田、１３…パッケ−ジの突起、１４−ａ，１４−
ｂ，１４−ｃ，１４−ｄ…第１実施例の半導体装置、１
５…タブ下面に設けた半田バンプ、１６…半導体チップ
の電極とリ−ドを接続する半田バンプ、１７…樹脂フィ
ルム、１８…テ−プオ−トメイテッドボンディング、１
９…リ−ドフレ−ムの外枠、２０…タブ吊りリ−ド、２
１…半田パッドの貫通穴、２２…演算処理機能を有する
チップを搭載した半導体装置、２３…メモリチップを搭
載した半導体装置、２４…従来構造の半導体装置、２５
…チップ抵抗、２６…チップコンデンサ、２７…トラン
ス。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/10 25/11 25/18 (72)発明者 米田 奈柄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 河野 竜治 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 田中 直敬 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 熊沢 鉄雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】半導体チップと、リ−ドフレ−ムと、両者
    を電気的に接続する手段とを有し、これらを樹脂で封止
    することによりパッケ−ジを構成した半導体装置におい
    て、前記パッケ−ジの片方の面から該パッケ−ジ内部の
    前記リ−ドフレ−ムの表面に至る穴を設け、更に該パッ
    ケ−ジの反対面の前記穴に対応する位置にも、該パッケ
    −ジの反対面から前記リ−ドフレ−ムの前記表面に対す
    る裏面に至る穴を設け、これら対となる２つの穴を複数
    組設けることを特徴とする半導体装置。
  2. 【請求項２】半導体チップと、リ−ドフレ−ムと、両者
    を電気的に接続する手段とを有し、これらを樹脂で封止
    することによりパッケ−ジを構成した半導体装置におい
    て、前記パッケ−ジの少なくとも片方の面に、該パッケ
    −ジ内部の前記リ−ドフレ−ムの表面に至る穴を該パッ
    ケ−ジ内部に向かって狭くなるようなテ−パ状に設ける
    ことを特徴とする半導体装置。
  3. 【請求項３】半導体チップと、リ−ドフレ−ムと、両者
    を電気的に接続する手段とを有し、これらを樹脂で封止
    することによりパッケ−ジを構成した半導体装置におい
    て、前記リ−ドフレ−ムが前記パッケ−ジ外に突出して
    おらず、導電性部材の一端がインナ−リ−ドの複数箇所
    に接合され、かつ各該導電性部材の他端は封止樹脂部を
    突き抜けて前記パッケ−ジ表面に突出し、該各導電性部
    材の周囲は前記樹脂部との間に間隙が形成されているこ
    とを特徴とする半導体装置。
  4. 【請求項４】半導体チップと、リ−ドフレ−ムと、両者
    を電気的に接続する手段とを有し、これらを樹脂で封止
    することによりパッケ−ジを構成した半導体装置におい
    て、前記パッケ−ジの片方の面から反対面に複数の貫通
    穴が有り、この貫通穴が該パッケ−ジ内部において前記
    リ−ドフレ−ムにより遮断されていることを特徴とする
    半導体装置。
  5. 【請求項５】請求項１または２において、一部或いは全
    部の前記穴の内部に、前記リ−ドフレ−ムに接合した導
    電性材料のバンプを設けることを特徴とする半導体装
    置。
  6. 【請求項６】請求項５において、前記導電性材料のバン
    プが前記パッケ−ジ表面より突出していることを特徴と
    する半導体装置。
  7. 【請求項７】請求項１において、前記パッケ−ジ表面に
    おける前記穴の面積がリ−ド表面における前記穴の面積
    よりも大きいことを特徴とする半導体装置。
  8. 【請求項８】請求項１において、前記穴が前記パッケ−
    ジ内部に向かって狭くなるようなテ−パ状であることを
    特徴とする半導体装置。
  9. 【請求項９】請求項１において、前記リ−ドフレ−ム表
    面における前記穴の内周が前記リ−ドフレ−ムの表面の
    範囲以内にあることを特徴とする半導体装置。
  10. 【請求項１０】請求項９において、前記穴の位置におけ
    る前記リ−ドフレ−ムの幅が他の部分の前記リ−ドフレ
    −ムの幅よりも広いことを特徴とする半導体装置。
  11. 【請求項１１】請求項１において、前記パッケ−ジ表面
    から前記リ−ドフレ−ム表面に至る穴の深さ寸法が該パ
    ッケ−ジ表面における前記穴の開口寸法より小さいこと
    を特徴とする半導体装置。
  12. 【請求項１２】請求項１、２、３または４において、前
    記半導体チップと前記リ−ドフレ−ムとを電気的に接続
    する手段として、金属ワイヤを用いることを特徴とする
    半導体装置。
  13. 【請求項１３】請求項１、２、３または４において、前
    記半導体チップと前記リ−ドフレ−ムとを電気的に接続
    する手段として、前記導電性材料のバンプを用いること
    を特徴とする半導体装置。
  14. 【請求項１４】請求項１、２、３または４において、前
    記リ−ドフレ−ムとして樹脂フィルムに金属箔を接合し
    たテ−プを用い、前記半導体チップと前記リ−ドフレ−
    ムとを電気的に接続する手段として、テ−プオ−トメイ
    テッドボンディングを用いることを特徴とする半導体装
    置。
  15. 【請求項１５】請求項１乃至１４のいずれかにおいて、
    前記半導体チップをタブに搭載することを特徴とする半
    導体装置。
  16. 【請求項１６】請求項１乃至１４のいずれかにおいて、
    前記半導体チップの回路形成面を絶縁フィルムを介して
    前記リ−ドフレ−ムに接着することを特徴とする半導体
    装置。
  17. 【請求項１７】請求項１乃至１４のいずれかにおいて、
    前記半導体チップの回路形成面の反対面を絶縁フィルム
    を介して前記リ−ドフレ−ムに接着することを特徴とす
    る半導体装置。
  18. 【請求項１８】請求項１５において、前記パッケ−ジの
    表面からタブに至る穴を設けることを特徴とする半導体
    装置。
  19. 【請求項１９】請求項１８において、前記パッケ−ジの
    表面からタブに至る穴の内部に、該タブに接続する導電
    性材料のバンプを設けることを特徴とする半導体装置。
  20. 【請求項２０】請求項１乃至１９のいずれかにおいて、
    前記パッケ−ジの表面に封止樹脂製の突起を設けること
    を特徴とする半導体装置。
  21. 【請求項２１】請求項１乃至２０のいずれかにおいて、
    前記リ−ドフレ−ムには、そのパッケ−ジに設けられた
    穴により露出している部分に貫通穴を設けることを特徴
    とする半導体装置。
  22. 【請求項２２】請求項２１において、一部或いは全部の
    前記穴の内部に、前記リ−ドフレ−ムに接合した導電性
    材料のバンプを設け、この導電性材料が前記貫通穴の内
    部に充填されていることを特徴とする半導体装置。
  23. 【請求項２３】請求項３における前記導電性部材、また
    は請求項４、５、１２、１８または２２における前記導
    電性材料が半田であることを特徴とする半導体装置。
  24. 【請求項２４】請求項１乃至２３のいずれかに記載の半
    導体装置を複数個積み重ね、夫々の半導体装置に設けた
    穴の内部に設けた前記導電性材料により、夫々の半導体
    装置のリ−ドフレ−ム同士を電気的に接続することを特
    徴とする電子装置。
  25. 【請求項２５】請求項１乃至２３のいずれかに記載の半
    導体装置の片面に電子部品を設け、この電子部品の外部
    端子と前記半導体装置の前記リ−ドフレ−ムとを導電性
    材料にて電気的に接続することを特徴とする電子装置。
  26. 【請求項２６】請求項２４において、積み重ねた半導体
    装置の少なくとも一つは演算処理機能を有する半導体チ
    ップを搭載するものであり、かつ積み重ねた半導体装置
    の他の一つはメモリチップを搭載するものであることを
    特徴とする電子装置。
  27. 【請求項２７】請求項２５において、前記半導体装置は
    演算処理機能を有する半導体チップを搭載するものであ
    り、かつ前記電子部品はメモリチップを搭載する半導体
    装置であることを特徴とする電子装置。
  28. 【請求項２８】樹脂を封止する金型の上型、下型両方の
    キャビティ−内に半導体チップを避けるようにして夫々
    複数の突起を上下対応するように形成し、これらの突起
    でリ−ドフレ−ムをはさみ込み、封止樹脂を金型内に流
    し込むことを特徴とする半導体装置の製造方法。
  29. 【請求項２９】請求項２３の半導体装置におけるパッケ
    −ジ表面に設けられた穴にクリ−ム半田を充填し、次い
    で加熱することにより半田バンプを形成することを特徴
    とする半導体装置の製造方法。
  30. 【請求項３０】複数のリ−ドと、これらのリ−ドを支持
    するための外枠からなるリ−ドフレ−ムにおいて、一部
    または全てのリ−ドに、他の部分より幅が広い部分を、
    １本のリ−ドにつき１ヵ所づつ設けることを特徴とする
    リ−ドフレ−ム。
  31. 【請求項３１】複数のリ−ドと、半導体チップを搭載す
    るためのタブ及びタブを支持するタブ吊りリ−ドと、こ
    れらを支持するための外枠からなるリ−ドフレ−ムにお
    いて、一部または全てのリ−ドに、他の部分より幅が広
    い部分を、１本のリ−ドにつき１ヵ所づつ設けることを
    特徴とするリ−ドフレ−ム。
  32. 【請求項３２】請求項３０または３１において、リ−ド
    の他の部分より幅の広い部分に貫通穴を設けることを特
    徴とするリ−ドフレ−ム。
  33. 【請求項３３】請求項３０または３１において、リ−ド
    の他の部分より幅が広い部分に、半田のぬれを促進する
    表面処理を施すことを特徴とするリ−ドフレ−ム。
  34. 【請求項３４】請求項３１において、タブに対向する側
    の各リ−ド端部の間隔が周期性を有することを特徴とす
    るリ−ドフレ−ム。
  35. 【請求項３５】半導体装置の樹脂中にあるリ−ドフレ−
    ムと基板とを直接導電性部材で接続し、該各接続部は側
    面が樹脂で覆われ、前記半導体装置の反基板側には前記
    導電性部材に対応する位置に前記リ−ドフレ−ムに至る
    穴が設けられていることを特徴とする実装基板。
  36. 【請求項３６】請求項１乃至２３のいずれかに記載の半
    導体装置を基板に実装することを特徴とする実装基板。
  37. 【請求項３７】請求項１９の半導体装置をプリント基板
    に実装した実装基板において、タブに接合した導電性材
    料を半田とし、プリント基板に設けたパタ−ンに前記半
    導体装置を半田接合することを特徴とする実装基板。
  38. 【請求項３８】請求項２０の半導体装置をプリント基板
    に実装した実装基板において、前記突起とプリント基板
    が接触するように実装することを特徴とする実装基板。
JP5680593A 1993-03-17 1993-03-17 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 Pending JPH06268101A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5680593A JPH06268101A (ja) 1993-03-17 1993-03-17 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
MYPI94000517A MY111086A (en) 1993-03-17 1994-03-04 A semiconductor device, a method of producing the same, a lead frame and a mounting board therefor
KR1019940004332A KR0121735B1 (ko) 1993-03-17 1994-03-07 반도체 디바이스 및 그 제조방법과 리이드 프레임 및 탑재기판
US08/207,697 US5608265A (en) 1993-03-17 1994-03-09 Encapsulated semiconductor device package having holes for electrically conductive material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5680593A JPH06268101A (ja) 1993-03-17 1993-03-17 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板

Publications (1)

Publication Number Publication Date
JPH06268101A true JPH06268101A (ja) 1994-09-22

Family

ID=13037616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5680593A Pending JPH06268101A (ja) 1993-03-17 1993-03-17 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板

Country Status (4)

Country Link
US (1) US5608265A (ja)
JP (1) JPH06268101A (ja)
KR (1) KR0121735B1 (ja)
MY (1) MY111086A (ja)

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316361A (ja) * 1995-05-24 1996-11-29 Nec Kyushu Ltd 半導体装置
WO1997001865A1 (en) * 1995-06-28 1997-01-16 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
EP0704897A3 (en) * 1994-09-30 1997-07-16 Nec Corp Semiconductor device
EP0702404A3 (en) * 1994-09-14 1997-11-05 Nec Corporation Semiconductor device
EP0704896A3 (en) * 1994-09-22 1998-04-08 Nec Corporation Tape automated bonding type semiconductor device
KR19980044250A (ko) * 1996-12-06 1998-09-05 황인길 리드 프레임의 제조 방법 및 이를 이용한 칩 스케일 반도체 패키지
EP0780896A3 (en) * 1995-12-19 1999-04-14 Texas Instruments Incorporated Improvements in or relating to electronic packages
EP0854513A3 (en) * 1997-01-21 2000-04-05 Texas Instruments Incorporated Improvements in or relating to semiconductor device packaging
KR100260994B1 (ko) * 1996-12-06 2000-07-01 마이클 디. 오브라이언 원 사이드 몰딩 초박형 반도체 패키지
KR20020024653A (ko) * 2000-09-26 2002-04-01 이중구 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지
US6433415B2 (en) 2000-07-10 2002-08-13 Shinko Electric Industries Co., Ltd. Assembly of plurality of semiconductor devices
KR20040069788A (ko) * 2003-01-30 2004-08-06 아남반도체 주식회사 모듈의 적층형 패키지 구조
US6847109B2 (en) 2002-09-25 2005-01-25 Samsung Electronics Co., Ltd. Area array semiconductor package and 3-dimensional stack thereof
KR100608327B1 (ko) * 2002-12-26 2006-08-04 매그나칩 반도체 유한회사 비지에이 패키지의 적층 방법
JP2006303079A (ja) * 2005-04-19 2006-11-02 Akita Denshi Systems:Kk 積層型半導体装置及びその製造方法
JP2007115789A (ja) * 2005-10-19 2007-05-10 Matsushita Electric Ind Co Ltd 積層型半導体装置および積層型半導体装置の製造方法
JP2007123705A (ja) * 2005-10-31 2007-05-17 Elpida Memory Inc 積層型半導体装置及びその製造方法
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
US7435910B2 (en) 2000-02-25 2008-10-14 Ibiden Co., Ltd. Multilayer printed circuit board
USRE41478E1 (en) 1994-12-20 2010-08-10 Renesas Electronics Corporation Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
CN101814463A (zh) * 2009-02-20 2010-08-25 雅马哈株式会社 半导体封装结构及其制造方法
US7852634B2 (en) 2000-09-25 2010-12-14 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP2011166096A (ja) * 2009-03-06 2011-08-25 Panasonic Corp 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体
JP2012015554A (ja) * 2011-10-17 2012-01-19 Renesas Electronics Corp 半導体装置の製造方法、および積層型半導体装置の製造方法
JP2013012758A (ja) * 2012-08-22 2013-01-17 Renesas Electronics Corp 電子装置
US8823174B2 (en) 2006-10-02 2014-09-02 Renesas Electronics Corporation Electronic device
JP2018026584A (ja) * 2010-07-19 2018-02-15 テッセラ，インコーポレイテッド 積層可能なモールディングされたマイクロ電子パッケージ
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
JP2021190576A (ja) * 2020-05-29 2021-12-13 旭化成エレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (254)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139694B1 (ko) * 1994-05-11 1998-06-01 문정환 솔더 볼을 이용한 반도체 패키지 및 그 제조방법
US5464794A (en) * 1994-05-11 1995-11-07 United Microelectronics Corporation Method of forming contact openings having concavo-concave shape
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5925928A (en) * 1994-09-30 1999-07-20 Siemens Aktiengesellschaft Data carrier card, assembly of at least two data carrier cards and method of accessing at least one of the data carrier cards
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5877561A (en) * 1995-07-28 1999-03-02 Lg Semicon Co., Ltd. Plate and column type semiconductor package having heat sink
US5963796A (en) 1996-07-29 1999-10-05 Lg Semicon Co., Ltd. Fabrication method for semiconductor package substrate and semiconductor package
KR0179834B1 (ko) * 1995-07-28 1999-03-20 문정환 컬럼형 패키지
US5847455A (en) * 1995-11-07 1998-12-08 Vlsi Technology, Inc. Molded leadframe ball grid array
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
JP3080579B2 (ja) * 1996-03-06 2000-08-28 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージの製造方法
US5844315A (en) * 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
TW411537B (en) * 1998-07-31 2000-11-11 Siliconware Precision Industries Co Ltd Semiconductor package with CSP-BGA structure
US6051887A (en) * 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6504241B1 (en) * 1998-10-15 2003-01-07 Sony Corporation Stackable semiconductor device and method for manufacturing the same
US6190425B1 (en) 1998-11-03 2001-02-20 Zomaya Group, Inc. Memory bar and related circuits and methods
US6295220B1 (en) 1998-11-03 2001-09-25 Zomaya Group, Inc. Memory bar and related circuits and methods
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6122187A (en) 1998-11-23 2000-09-19 Micron Technology, Inc. Stacked integrated circuits
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100324333B1 (ko) * 2000-01-04 2002-02-16 박종섭 적층형 패키지 및 그 제조 방법
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6380632B1 (en) * 2000-05-15 2002-04-30 Micron Technology, Inc. Center bond flip-chip semiconductor device and method of making it
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
DE10110203B4 (de) * 2001-03-02 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6686664B2 (en) * 2001-04-30 2004-02-03 International Business Machines Corporation Structure to accommodate increase in volume expansion during solder reflow
JP3925615B2 (ja) * 2001-07-04 2007-06-06 ソニー株式会社 半導体モジュール
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
DE10147375B4 (de) * 2001-09-26 2006-06-08 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6897565B2 (en) 2001-10-09 2005-05-24 Tessera, Inc. Stacked packages
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
US6646336B1 (en) * 2002-06-28 2003-11-11 Koninkl Philips Electronics Nv Wearable silicon chip
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
EP1579477A2 (en) * 2002-10-11 2005-09-28 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
KR100498470B1 (ko) * 2002-12-26 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US20040262728A1 (en) * 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7202112B2 (en) * 2004-10-22 2007-04-10 Tessera, Inc. Micro lead frame packages and methods of manufacturing the same
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
JP4199724B2 (ja) * 2004-12-03 2008-12-17 エルピーダメモリ株式会社 積層型半導体パッケージ
KR100657158B1 (ko) * 2004-12-31 2006-12-12 동부일렉트로닉스 주식회사 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법
US7262494B2 (en) * 2005-03-16 2007-08-28 Freescale Semiconductor, Inc. Three-dimensional package
US7675152B2 (en) * 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US7667473B1 (en) * 2005-09-28 2010-02-23 Xilinx, Inc Flip-chip package having thermal expansion posts
US7582951B2 (en) 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US20070096269A1 (en) * 2005-10-31 2007-05-03 Mediatek Inc. Leadframe for semiconductor packages
FR2893764B1 (fr) * 2005-11-21 2008-06-13 St Microelectronics Sa Boitier semi-conducteur empilable et procede pour sa fabrication
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8409921B2 (en) * 2006-01-12 2013-04-02 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
US7737539B2 (en) * 2006-01-12 2010-06-15 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8344487B2 (en) * 2006-06-29 2013-01-01 Analog Devices, Inc. Stress mitigation in packaged microchips
DE102006033864B4 (de) * 2006-07-21 2009-04-16 Infineon Technologies Ag Elektronische Schaltung in einer Package-in-Package-Konfiguration und Herstellungsverfahren für eine solche Schaltung
US7667338B2 (en) * 2006-08-08 2010-02-23 Lin Paul T Package with solder-filled via holes in molding layers
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
KR100776210B1 (ko) * 2006-10-10 2007-11-16 주식회사 비에스이 마이크로폰 조립체의 제조장치 및 그 제조방법
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US20080157327A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Package on package structure for semiconductor devices and method of the same
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US20080182434A1 (en) * 2007-01-25 2008-07-31 Analog Devices, Inc. Low Cost Stacked Package
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US7763493B2 (en) * 2007-06-26 2010-07-27 Stats Chippac Ltd. Integrated circuit package system with top and bottom terminals
JP4986738B2 (ja) * 2007-06-27 2012-07-25 新光電気工業株式会社 半導体パッケージおよびこれを用いた半導体装置
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
JP5273956B2 (ja) * 2007-07-02 2013-08-28 スパンション エルエルシー 半導体装置の製造方法
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
KR101329355B1 (ko) * 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US8390107B2 (en) 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
JP5341337B2 (ja) 2007-10-25 2013-11-13 スパンション エルエルシー 半導体装置及びその製造方法
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
TWI473553B (zh) * 2008-07-03 2015-02-11 日月光半導體製造股份有限公司 晶片封裝結構
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
DE102008045615C5 (de) 2008-09-03 2018-01-04 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
TWI499024B (zh) * 2009-01-07 2015-09-01 日月光半導體製造股份有限公司 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
CN101789383B (zh) * 2009-01-23 2012-03-21 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US20100276793A1 (en) * 2009-04-29 2010-11-04 Manolito Galera High pin density semiconductor system-in-a-package
TWI469283B (zh) * 2009-08-31 2015-01-11 日月光半導體製造股份有限公司 封裝結構以及封裝製程
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US20110147908A1 (en) * 2009-12-17 2011-06-23 Peng Sun Module for Use in a Multi Package Assembly and a Method of Making the Module and the Multi Package Assembly
TWI408785B (zh) * 2009-12-31 2013-09-11 日月光半導體製造股份有限公司 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) * 2010-02-10 2013-12-11 日月光半導體製造股份有限公司 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
TWI451546B (zh) 2010-10-29 2014-09-01 日月光半導體製造股份有限公司 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
TWI445155B (zh) 2011-01-06 2014-07-11 日月光半導體製造股份有限公司 堆疊式封裝結構及其製造方法
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
KR101828386B1 (ko) * 2011-02-15 2018-02-13 삼성전자주식회사 스택 패키지 및 그의 제조 방법
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
NL2007074C2 (nl) * 2011-07-08 2013-01-09 Fico Bv Werkwijze voor het gestapeld verbinden van elektronische componenten, drager met elektronische component voor gestapelde verbinding, en dragersamenstel.
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
WO2013118415A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9676614B2 (en) 2013-02-01 2017-06-13 Analog Devices, Inc. MEMS device with stress relief structures
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8853849B2 (en) * 2013-03-06 2014-10-07 Infineon Technologies Austria Ag Package arrangement and a method of manufacturing a package arrangement
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
JP6216157B2 (ja) * 2013-05-27 2017-10-18 新光電気工業株式会社 電子部品装置及びその製造方法
KR102067155B1 (ko) * 2013-06-03 2020-01-16 삼성전자주식회사 연결단자를 갖는 반도체 장치 및 그의 제조방법
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9484278B2 (en) 2013-11-27 2016-11-01 Infineon Technologies Ag Semiconductor package and method for producing the same
KR20150094185A (ko) * 2014-02-10 2015-08-19 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US10167189B2 (en) 2014-09-30 2019-01-01 Analog Devices, Inc. Stress isolation platform for MEMS devices
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
KR101780541B1 (ko) * 2015-03-24 2017-09-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10131538B2 (en) 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
SG11201811721UA (en) * 2016-07-07 2019-01-30 Agency Science Tech & Res Semiconductor packaging structure and method of forming the same
US9972558B1 (en) * 2017-04-04 2018-05-15 Stmicroelectronics, Inc. Leadframe package with side solder ball contact and method of manufacturing
US11862983B1 (en) 2019-03-28 2024-01-02 Roger W. Graham Earth energy systems and devices
US11417611B2 (en) 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components
US11981560B2 (en) 2020-06-09 2024-05-14 Analog Devices, Inc. Stress-isolated MEMS device comprising substrate having cavity and method of manufacture
US20250118715A1 (en) 2022-01-25 2025-04-10 Analog Devices, Inc. Microelectromechanical systems (mems) and related packages

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6354753A (ja) * 1986-08-25 1988-03-09 Nec Ic Microcomput Syst Ltd パツケ−ジ
JPH01191455A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH01196153A (ja) * 1988-02-01 1989-08-07 Oki Electric Ind Co Ltd 樹脂封止半導体装置
JPH039538A (ja) * 1989-06-07 1991-01-17 Nec Corp 半導体装置用樹脂封止金型
JPH0430561A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置およびその実装構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173353A (ja) * 1984-09-19 1986-04-15 Hitachi Ltd 半導体装置
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5045914A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Plastic pad array electronic AC device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6354753A (ja) * 1986-08-25 1988-03-09 Nec Ic Microcomput Syst Ltd パツケ−ジ
JPH01191455A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH01196153A (ja) * 1988-02-01 1989-08-07 Oki Electric Ind Co Ltd 樹脂封止半導体装置
JPH039538A (ja) * 1989-06-07 1991-01-17 Nec Corp 半導体装置用樹脂封止金型
JPH0430561A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置およびその実装構造

Cited By (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702404A3 (en) * 1994-09-14 1997-11-05 Nec Corporation Semiconductor device
EP0704896A3 (en) * 1994-09-22 1998-04-08 Nec Corporation Tape automated bonding type semiconductor device
EP0704897A3 (en) * 1994-09-30 1997-07-16 Nec Corp Semiconductor device
US5763939A (en) * 1994-09-30 1998-06-09 Nec Corporation Semiconductor device having a perforated base film sheet
USRE41722E1 (en) 1994-12-20 2010-09-21 Renesas Electronics Corp. Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
USRE41478E1 (en) 1994-12-20 2010-08-10 Renesas Electronics Corporation Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
USRE42972E1 (en) 1994-12-20 2011-11-29 Renesas Electronics Corporation Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
USRE43444E1 (en) 1994-12-20 2012-06-05 Renesas Electronics Corporation Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes
USRE41721E1 (en) 1994-12-20 2010-09-21 Renesas Electronics Corporation Semiconductor device having an improved connected arrangement between a semiconductor pellet and base substrate electrodes
JPH08316361A (ja) * 1995-05-24 1996-11-29 Nec Kyushu Ltd 半導体装置
WO1997001865A1 (en) * 1995-06-28 1997-01-16 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
EP0780896A3 (en) * 1995-12-19 1999-04-14 Texas Instruments Incorporated Improvements in or relating to electronic packages
KR19980044250A (ko) * 1996-12-06 1998-09-05 황인길 리드 프레임의 제조 방법 및 이를 이용한 칩 스케일 반도체 패키지
KR100260994B1 (ko) * 1996-12-06 2000-07-01 마이클 디. 오브라이언 원 사이드 몰딩 초박형 반도체 패키지
EP0854513A3 (en) * 1997-01-21 2000-04-05 Texas Instruments Incorporated Improvements in or relating to semiconductor device packaging
US8186045B2 (en) 2000-02-25 2012-05-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7842887B2 (en) 2000-02-25 2010-11-30 Ibiden Co., Ltd. Multilayer printed circuit board
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7435910B2 (en) 2000-02-25 2008-10-14 Ibiden Co., Ltd. Multilayer printed circuit board
US6433415B2 (en) 2000-07-10 2002-08-13 Shinko Electric Industries Co., Ltd. Assembly of plurality of semiconductor devices
US7852634B2 (en) 2000-09-25 2010-12-14 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
US9245838B2 (en) 2000-09-25 2016-01-26 Ibiden Co., Ltd. Semiconductor element
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7893360B2 (en) 2000-09-25 2011-02-22 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
KR20020024653A (ko) * 2000-09-26 2002-04-01 이중구 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지
US6847109B2 (en) 2002-09-25 2005-01-25 Samsung Electronics Co., Ltd. Area array semiconductor package and 3-dimensional stack thereof
KR100608327B1 (ko) * 2002-12-26 2006-08-04 매그나칩 반도체 유한회사 비지에이 패키지의 적층 방법
KR20040069788A (ko) * 2003-01-30 2004-08-06 아남반도체 주식회사 모듈의 적층형 패키지 구조
JP2006303079A (ja) * 2005-04-19 2006-11-02 Akita Denshi Systems:Kk 積層型半導体装置及びその製造方法
JP2007115789A (ja) * 2005-10-19 2007-05-10 Matsushita Electric Ind Co Ltd 積層型半導体装置および積層型半導体装置の製造方法
JP2007123705A (ja) * 2005-10-31 2007-05-17 Elpida Memory Inc 積層型半導体装置及びその製造方法
US8975750B2 (en) 2006-10-02 2015-03-10 Renesas Electronics Corporation Electronic device
US9406602B2 (en) 2006-10-02 2016-08-02 Renesas Electronics Corporation Electronic device
US10879227B2 (en) 2006-10-02 2020-12-29 Renesas Electronics Corporation Electronic device
US10580763B2 (en) 2006-10-02 2020-03-03 Renesas Electronics Corporation Electronic device
US10224318B2 (en) 2006-10-02 2019-03-05 Renesas Electronics Corporation Electronic device
US8823174B2 (en) 2006-10-02 2014-09-02 Renesas Electronics Corporation Electronic device
US9847325B2 (en) 2006-10-02 2017-12-19 Renesas Electronics Corporation Electronic device
US20160307875A1 (en) 2006-10-02 2016-10-20 Renesas Electronics Corporation Electronic device
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
US7816183B2 (en) 2006-12-27 2010-10-19 Nec Electronics Corporation Method of making a multi-layered semiconductor device
CN101814463A (zh) * 2009-02-20 2010-08-25 雅马哈株式会社 半导体封装结构及其制造方法
JP2010192848A (ja) * 2009-02-20 2010-09-02 Yamaha Corp 半導体パッケージ及びその製造方法
JP2011166096A (ja) * 2009-03-06 2011-08-25 Panasonic Corp 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体
JP2018026584A (ja) * 2010-07-19 2018-02-15 テッセラ，インコーポレイテッド 積層可能なモールディングされたマイクロ電子パッケージ
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
JP2012015554A (ja) * 2011-10-17 2012-01-19 Renesas Electronics Corp 半導体装置の製造方法、および積層型半導体装置の製造方法
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
JP2013012758A (ja) * 2012-08-22 2013-01-17 Renesas Electronics Corp 電子装置
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
USRE49987E1 (en) 2013-11-22 2024-05-28 Invensas Llc Multiple plated via arrays of different wire heights on a same substrate
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US11990382B2 (en) 2014-01-17 2024-05-21 Adeia Semiconductor Technologies Llc Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP2021190576A (ja) * 2020-05-29 2021-12-13 旭化成エレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
MY111086A (en) 1999-08-30
KR940022808A (ko) 1994-10-21
US5608265A (en) 1997-03-04
KR0121735B1 (ko) 1997-11-15

Similar Documents

Publication Publication Date Title
US5608265A (en) Encapsulated semiconductor device package having holes for electrically conductive material
US6441495B1 (en) Semiconductor device of stacked chips
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US6028358A (en) Package for a semiconductor device and a semiconductor device
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JP2738568B2 (ja) 半導体チップモジュール
KR19990083550A (ko) 수지밀봉형반도체장치및그제조방법,리드프레임
JPH10173324A (ja) 表面実装型パッケージ及びその実装方法
US20010015286A1 (en) Method of surface- mounting electronic components
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPH07321244A (ja) 電子部品および電子部品の製造方法
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
JPH0936174A (ja) 半導体装置とその実装方法
JPH0258793B2 (ja)
JP2844058B2 (ja) 半導体パッケージ
JP4081309B2 (ja) 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造
JP4038021B2 (ja) 半導体装置の製造方法
JPH10313170A (ja) 配線基板
JP3174238B2 (ja) 半導体装置およびその製造方法
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JP2641912B2 (ja) 格子配列形半導体素子パッケージ
JP2670505B2 (ja) 電子部品搭載用基板
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム
JP3398556B2 (ja) 半導体装置の製造方法
JP3024046B2 (ja) 半導体パッケージ