JPH09184905A - 遮光膜、遮光膜形成方法および液晶表示装置 - Google Patents

遮光膜、遮光膜形成方法および液晶表示装置

Info

Publication number
JPH09184905A
JPH09184905A JP34398695A JP34398695A JPH09184905A JP H09184905 A JPH09184905 A JP H09184905A JP 34398695 A JP34398695 A JP 34398695A JP 34398695 A JP34398695 A JP 34398695A JP H09184905 A JPH09184905 A JP H09184905A
Authority
JP
Japan
Prior art keywords
light
film
shielding film
substrate
fine particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34398695A
Other languages
English (en)
Inventor
Hideo Hirayama
秀雄 平山
Nobuo Imai
信雄 今井
Koji Hidaka
浩二 日高
Tomoyuki Sakaguchi
智之 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34398695A priority Critical patent/JPH09184905A/ja
Publication of JPH09184905A publication Critical patent/JPH09184905A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Optical Filters (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Optical Elements Other Than Lenses (AREA)

Abstract

(57)【要約】 【課題】 遮光膜2の膜表面上にプラズマCVD装置に
よって成膜される積層膜の異常成長を抑制する。 【解決手段】 基板1上に、少なくとも金属微粒子およ
び半金属微粒子のうちの1種類の微粒子が絶縁体中に分
散された遮光膜2を形成する。絶縁体中の微粒子の膜厚
方向の堆積濃度は、基板1側で高いとともに基板1とは
反対の膜表面側で低い。これにより、遮光膜2の膜表面
上にプラズマCVD装置によって成膜する場合、成膜プ
ロセス中に微粒子が遮光膜2の膜表面に拡散しない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁体中に金属微
粒子または半金属微粒子が分散されて形成された遮光
膜、この遮光膜の形成方法、およびこの遮光膜が形成さ
れた液晶表示装置に関する。
【0002】
【従来の技術】一般に、液晶表示装置にはブラックマト
リクスと呼ばれる遮光膜が使用されている。
【0003】この遮光膜は、例えば、特開昭63−64
023号公報に記載されているように、アレイ基板上の
表示画素電極を除いた領域にマトリクス状に配置され
る。この場合の遮光膜は、ポリマーに黒色染料または補
色関係にある2色以上の染科を配合して黒色化したもの
を使用している。
【0004】ところで、スイッチング素子が配置された
アレイ基板とカラーフィルタ上に形成された遮光膜を有
する対向基板との合わせ精度が通常4〜8μmであるた
め、遮光膜の開ロパターンは前後合わせ精度分の余裕を
見込んで設計しなければならない。
【0005】しかし、アレイ基板に遮光膜を設けること
により、アレイ基板と対向基板との合わせ精度は300
mm角以上の大基板においても従来に比べて1/2程度
以下であるため、合わせずれによる開口率の低下を抑え
ることができ、バックライト光が回り込んでオフ抵抗が
低下するのを避けることが可能となる。
【0006】また、他の遮光膜として、遮光膜をレジス
トとして用い、このレジストとしてポリマーに染料、顔
料を分散させたものが実用化されている。
【0007】また、他の遮光膜として、スイッチング素
子内の金属配線が併用している場合あるいはパッシベー
ション層内に金属の遮光膜を設ける場合などがある。こ
の場合、導電性の金属を遮光膜として使用しているた
め、画素電極と信号線の間の容量カップリングに基づく
画素電極の変動等の問題や、例えばこれを回避するため
にパッシベーション層を2層設ける必要があり、その製
造工程が煩雑になってしまう。
【0008】このため、近年、例えば、特開昭61−2
44068号公報に記載されているように、非晶質炭素
薄膜を用いた遮光膜が提案されている。この方法によれ
ば、製造工程が簡単かつ容易となるとともに、パッシベ
ーション層を兼用することが可能となる。
【0009】
【発明が解決しようとする課題】まず、ポリマーに染料
あるいは顔料を配合することにより得られる遮光膜にお
いては、十分な吸光度を得るためには膜厚を約2μm以
上と厚くする必要がある。このような厚い遮光膜は、例
えば表示画素電極と遮光膜との間に大きな段差が生じ、
液晶にかかる電場が不均一となり、液晶の配向欠陥、リ
バースが現れる問題がある。
【0010】その対策として、リバース部分を隠すため
に、信号線あるいは走査線の幅を広くして表示画素電極
の一部を遮光する方法があるが、結果として開口率を低
下させてしまうという問題がある。すなわち、本来、開
口率を向上するためにアレイ基板側に設けられた遮光膜
も、その厚さが厚すぎるために生じる欠陥のために、開
口率を犠牲にしてもそれを覆い隠す必要がある。
【0011】また、染料あるいは顔料を分散させたポリ
マーよりなるレジストでは、可能なかぎりそれらの濃度
を上げて遮光性能を向上させようとすると、フォトリソ
グラフィでのパターン性能が劣り、合わせ精度が低下し
たり、あるいは製造プロセス面でもエッチング残渣を除
去するスクラブ洗浄がパターンを崩すこともあるなどの
問題が残されている。
【0012】さらに、有機物は一般に蒸気圧が高いもの
が多く、アレイ基板の下層にこのような遮光膜を配置し
てしまうと、その後の工程で高温の処埋が必要となる場
合に不都合である。すなわち、下層から蒸気が発生し、
上層の膜のモフォロジーなどを悪化させるという問題が
ある。
【0013】また、非晶質シリコン薄膜トランジスタ
(a−SiTFΤ)を遮光するための遮光膜として提案
されている非晶質炭素薄膜は、i−carbonとして
知られている一種である。すなわち、ダイヤモンドライ
クな構造とグラフィトライクな構造との混合物である。
【0014】これは成膜条件に大きく依存してその物性
が変化することが知られており、条件によっては、ダイ
ヤモンドライクな部分で絶縁性を受け持ち、またグラフ
ァイトライクな部分で遮光特性を受け持った膜を作成す
ることができると報告されている。
【0015】しかし、この遮光膜は光の反射が大きく、
液晶表示装置においては、映り込みが大きいという問題
がある。これは遮光膜の屈折率が高いことに起因し、ダ
イヤモンドが非常に高い屈折率2.5程度を有するのと
同様に物質によって決まる特性である。
【0016】このため、ダイヤモンドライクな膜におい
ては、この映り込みの問題を炭素の膜で解決することは
できない。
【0017】また、金属微粒子のプラズマ共鳴吸収を使
ったサーメット膜による遮光膜が提案されている。この
場合、金属微粒子が膜表面に分散している系では、その
上に堆積すべき積層膜をプラズマCVD装置で形成する
際、これら金属微粒子を核として積層膜が異常成長し、
積層膜は平坦性に乏しく、場合によっては薄い連続膜を
形成することが殆どできないこともある。平坦性に乏し
い積層膜では、第一に上層の積層膜のカバーレージが悪
く、細い配線が段差部で切れやすい等の不都合があっ
て、製造の歩留まりを著しく低下せしめるという不都合
がある。
【0018】本発明は、このような問題点に鑑みなされ
たもので、遮光膜の膜表面上にプラズマCVD装置によ
って成膜される積層膜の異常成長を抑制することができ
る遮光膜、この遮光膜の形成方法、およびこの遮光膜を
有する液晶表示装置を提供することを目的とする。
【0019】
【課題を解決するための手段】本発明は、基板上に形成
され、絶縁体中に、少なくとも金属微粒子および半金属
微粒子のうちの1種類の微粒子が分散された遮光膜にお
いて、前記絶縁体中の前記微粒子の膜厚方向の堆積濃度
が、前記基板側で高いとともに基板とは反対の膜表面側
で低いことにより、遮光膜の膜表面上にプラズマCVD
装置によって成膜する場合、プラズマCVD装置による
成膜プロセス中に微粒子が遮光膜の膜表面に拡散してき
たとしてもその微粒子が遮光膜の膜表面に達することは
なく、遮光膜の膜表面上にプラズマCVD装置によって
成膜される積層膜が異常成長するのが抑制される。
【0020】また、遮光膜を形成する絶縁体材料カソー
ドおよび微粒子材料カソードに対して異なるアーク電力
を与えることにより、絶縁体中の微粒子の膜厚方向の堆
積濃度が基板側で高いとともに基板とは反対の膜表面側
で低くなる遮光膜がスパッタ成膜が形成される。異なる
アーク電力とは、スパッタ成膜過程において、微粒子材
料カソードに与えるアーク電力の大から小への変化、お
よび絶縁体材料カソードに与えるアーク電力の小から大
への変化の少なくとも一方を含む。
【0021】また、アレイ基板と、このアレイ基板に対
向して設けられた対向基板と、これらアレイ基板と対向
基板との間に挟持された液晶とを備えた液晶表示装置に
おいて、アレイ基板または対向基板に前記遮光膜が形成
されるものである。
【0022】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して説明する。
【0023】図1は遮光膜の断面図を示し、1は透明ガ
ラス製の基板で、この基板1上に遮光膜2が形成されて
いる。遮光膜2は、例えばシリコン(Si)などの絶縁
体中に、金属微粒子または半金属微粒子のうちの1種類
の例えばビスマス(Bi)などの微粒子が分散されてお
り、絶縁体中の微粒子の膜厚方向の堆積濃度が基板1側
で高いとともに基板1とは反対の膜表面側で低いように
形成されている。
【0024】そして、図2に示す成膜装置の斜視図を参
照して、遮光膜2の形成方法を説明する。
【0025】例えば、長さ440mm、幅810mm、
厚さ10mmのホウ素(B)をドープした多結晶シリコ
ンを二枚銅製バッキングプレートにインジウム(In)
半田で接合した平板状の絶縁体材料カソード11を準備す
る。また、直径10mm、肉厚2mm、長さ900mm
の金属製の水冷管をインジウム−ビスマス浴に5秒浸漬
した後に、ビスマス浴に3分問浸漬して作成したパイプ
状の微粒子材料カソード12を10本準備する。
【0026】スパッタ装置の成膜室に配置されたステー
ジ13の上方に平板状の絶縁体材料カソード11を配置する
とともに、この絶縁体材料カソード11の下に例えば25
mm離して等間隔に10本の微粒子材料カソード12を設
置する。絶縁体材料カソード11にはRF電源を接続し、
微粒子材料カソード12にDC電源を接続する。絶縁体材
料カソード11の上方には磁石14を配置する。
【0027】そして、縦300mm、横400mm、厚
さ1.1mmの例えばコーニング社の品番7059のガ
ラス製の基板1をスパッタ装置の成膜室のステージ13上
に載置する。
【0028】スパッタ装置により、成膜室を室温のま
ま、成膜室のベース圧力0.2Paまで真空引きした
後、窒素ガス(N2 )を50SCCM流して成膜室の圧
力を0.3Paに調整する。微粒子材料カソード12内に
は冷媒を流す。
【0029】絶縁体材料カソード11に6KWのRF電源
を印加するとともに、微粒子材料カソード12に0.4K
WのDC電源を印加し、各カソード11,12を同時に放電
させる。これにより、基板1上には、シリコン中にビス
マスの微粒子が分散された膜が基板側(下層域)に成膜
されていく。
【0030】電源の印加開始から約10分後、DC電源
のみをオフにして微粒子材料カソード12の放電を停止さ
せ、絶縁体材料カソード11だけを放電させて2分間成膜
する。これにより、基板1上に既に成膜されたビスマス
の微粒子とシリコンの膜上には、ビスマスの微粒子がほ
とんど0あるいは極端に少ないシリコンの膜が成膜され
る。
【0031】成膜室から取り出した基板1を、窒素ガス
雰囲気中、200℃で、熱処理する。
【0032】このようにして成膜された遮光膜2は、シ
リコン中のビスマスの微粒子の膜厚方向の堆積濃度が、
基板1側で高いとともに基板1とは反対の膜表面側でほ
とんど0あるいは極端に低いように形成される。ビスマ
スの微粒子の堆積濃度が低い膜表面側の領域の膜表面か
らの深さは、後述する液晶表示装置の製造工程で作用す
る最高プロセス温度での最長処理時間においてビスマス
の微粒子の拡散が膜表面に到達しない深さである。絶縁
体が酸化シリコン(SiOx )で半金属微粒子がビスマ
スのとき、ビスマスの微粒子の堆積濃度が低い膜表面側
の領域の膜表面からの深さは、液晶表示装置の製造工程
で作用する最高プロセス温度が230℃で最長処理時間
が1時間のときにおいて1000オングストロームであ
る。
【0033】そして、成膜された遮光膜2の膜厚を接触
式段差計で測定したところ、4000オングストローム
の厚さの黒い膜が得られた。
【0034】遮光膜2の可視光領域における光透過スペ
クトルの透過率と反射スペクトルの反射率の測定結果を
図3に示す。なお、図3には、成膜圧力が0.5Pa、
0.6Pa、0.75Paの場合について、破線にて透
過率を、実線にて反射率を示す。図3に示すように、長
波長側で光の吸収力が低下しているが、全体的には光の
透過阻止能力としては約1%以下で、液晶表示装置に必
要とされる遮光能力は充分な値を示している。
【0035】また、2端子プローバで遮光膜2の膜表面
の抵抗の測定結果を図4に示す。図4はこのときの電流
−電圧特性で、例えば、電界強度0.1V/μmにおい
て、堆積抵抗換算で6×1010Ωcm以上の比較的高い
値を示すことが分かった。すなわち、この遮光膜2は充
分な遮光能力と高い比抵抗を有する膜であり、液晶表示
装置のアレイ基板側に使用することができる特性を持っ
ている。
【0036】なお、遮光膜2のスパッタ成膜過程におい
て、上記のように微粒子材料カソード12に与えるアーク
電力の大から小への変化によって成膜する他、絶縁体材
料カソード11に与えるアーク電力の小から大への変化に
よって成膜しても同様の膜を成膜でき、さらに、それら
両方を行なうことによっても同様の膜を成膜できる。ア
ーク電力の大から小への変化あるいは小から大への変化
は、オンオフでもよいし、連続的に可変するようにして
もよい。
【0037】次に、遮光膜2が成膜された基板1をアレ
イ基板として使用する液晶表示装置について説明する。
【0038】図5は液晶表示装置の断面図を示し、絶縁
基板であるたとえばコーニング社の品番1737のガラ
ス製の基板1の一主面上に前記遮光膜(ブラックマトリ
クス膜)2が形成され、この遮光膜2を含むガラス製の
基板1上に酸化シリコン(SiO)や窒化シリコン(S
iN)などの透明絶縁膜21が形成されている。
【0039】透明絶縁膜21上面の遮光膜2の一部を除い
た部分には、ITO(Indium Tin Oxide)の透明導電膜
22およびモリブデン・タングステン合金の金属膜23が積
層形成され、これら2層でソース電極24およびドレイン
電極25を形成するとともに、ソース電極24と一体の透明
導電膜22にて表示画素電極26を構成している。
【0040】ソース電極24およびドレイン電極25上に接
続されて、非晶質シリコンの半導体層27が形成されてい
る。
【0041】半導体層27上には、窒化シリコン(Si
N)の第1の窒化シリコン膜28、酸化シリコン(Si
O)の酸化シリコン膜29および第2の窒化シリコン膜30
が積層形成され、これら3層にてゲート絶縁膜31が形成
されている。
【0042】第2の窒化シリコン膜30上に、アルミニウ
ム(Al)膜およびモリブデン(Mo)膜が積層形成さ
れ、これら2層にてゲート電極32が形成され、これらに
て正スタガード型の薄膜トランジスタ33が形成されてい
る。
【0043】さらに、全面に亘り窒化シリコン(Si
N)の絶縁保護膜34が形成され、アレイ基板35が形成さ
れている。
【0044】一方、絶縁基板であるたとえばコーニング
社の品番1737のガラス製の基板36の一主面にITO
などの透明導電膜にて形成された対向電極37が形成さ
れ、対向基板38が形成されている。
【0045】また、アレイ基板35および対向基板38の対
向面側にはポリイミド膜39,40が形成され、反対面側に
は偏光板41,42が貼着され、アレイ基板35および対向基
板38間には、液晶43が封入挟持されている。
【0046】次に、液晶表示装置の製造方法を説明す
る。
【0047】図2に示すようにスパッタ装置により基板
1上に遮光膜2を形成する。成膜された遮光膜2は、シ
リコン中のビスマスの微粒子の膜厚方向の堆積濃度が、
基板1側で高いとともに基板1とは反対の膜表面側でほ
とんど0あるいは極端に低いように形成される。ビスマ
スの微粒子の堆積濃度が低い膜表面側の領域の膜表面か
らの深さは、後述する液晶表示装置の製造工程で作用す
る最高プロセス温度での最長処理時間においてビスマス
の微粒子の拡散が膜表面に到達しない深さである。絶縁
体が酸化シリコン(SiOx )で半金属微粒子がビスマ
スのとき、ビスマスの微粒子の堆積濃度が低い膜表面側
の領域の膜表面からの深さは、液晶表示装置の製造工程
で作用する最高プロセス温度が230℃で最長処理時間
が1時間のときにおいて1000オングストロームであ
る。
【0048】この基板1をPEP工程に流し、図6に示
すように、遮光膜2を所定のマトリクス形状にエッチン
グ加工する。すなわち、ジェット洗浄を行ない、まず、
ビスマスのみを選択的に脱色し、続いてシリコンをケミ
カルドライエッチング(CDE)で加工し、さらに残渣
処理として、酢酸/過酸化水素水系ウェットエッチング
(脱色)、四ふっ化炭素(CF4 )/炭酸ガス(O2 )
系ケミカルドライエッチング、酢酸/過酸化水素水系ウ
ェットエッチング(再脱色)を順に行なう。
【0049】ドライエッチングでは非脱色部はエッチン
グされず、脱色部のみがエッチングされる。断面形状は
脱色の入りかたに依存したテーパー形状を得ることがで
き、図7ないし図9には脱色部を示す。
【0050】続いて、図10に示すように、プラズマC
VD装置により、遮光膜2を覆うように基板1の全面に
透明絶縁膜21を形成する。透明絶縁膜21にはステップカ
バレージの優れた膜であることが望ましく、例えば、Τ
EOS(Tetraethylorthosi1icate:Si[OC2H5]4)と酸素
ガスの混合ガスを用いたプラズマCVD装置で形成する
酸化シリコン膜を用いる。混合ガス中に窒素ガスなどを
添加すると酸窒化シリコン膜となり、ステップカバレー
ジはやや劣るが、ナトリウム(Na)などの不純物イオ
ンの阻止や、耐水性に優れた膜が得られる。実際にはこ
れらの酸化膜、あるいは酸窒化膜の上に、さらに窒化シ
リコン膜をプラズマCVD装置で積層するとよい。これ
はチャネル部のa−Si層との良質な界面を得るためで
ある。
【0051】ところで、遮光膜2は、シリコン中のビス
マスの微粒子の膜厚方向の堆積濃度が、基板1側で高い
とともに基板1とは反対の膜表面側でほとんど0あるい
は極端に低いように形成され、そのビスマスの微粒子の
堆積濃度が低い膜表面側の領域の膜表面からの深さは、
液晶表示装置の製造工程で作用する最高プロセス温度で
の最長処理時間においてビスマスの微粒子の拡散が膜表
面に到達しない深さである。そのため、プラズマCVD
装置による透明絶縁膜21の成膜プロセス中にビスマスの
微粒子が遮光膜2の膜表面に拡散してきたとしても、透
明絶縁膜21の成膜の初期においてそれらビスマスの微粒
子が遮光膜2の膜表面に達することはなく、プラズマC
VD装置によって成膜される透明絶縁膜21が異常成長す
るのを十分に抑制することができる。したがって、透明
絶縁膜21は平坦性が確保され、薄い連続膜を形成するこ
とができる。
【0052】そして、スパッタリング装置によりITO
の透明導電膜22とモリブデン・タングステン合金の金属
膜23を積層成膜し、フォトリソグラフィによりエッチン
グ加工して、表示画素電極26と一体化したソース電極24
およびドレイン電極25を形成する。
【0053】続いて、図11に示すように、ソース電極
24、ドレイン電極25および表示画素電極26を覆うよう
に、非晶質シリコンの半導体層27、第1の窒化シリコン
膜28、酸化シリコン膜29、第2の窒化シリコン膜30を、
プラズマCVD装置により順次積層形成する。
【0054】続いて、図12に示すように、アルミニウ
ム膜およびモリブデン膜をスパッタリング装置により積
層し、フォトリソグラフィによるエッチング加工により
ゲート電極32を形成する。
【0055】さらに、図5に示すように、酸化シリコン
膜29、第1の窒化シリコン膜28、半導体層27、金属膜23
をフォトリソグラフィによりエッチング加工した後、た
とえばプラズマCVD装置により、窒化シリコンなどの
絶縁保護膜34で全面を被膜し、アレイ基板35を形成す
る。
【0056】一方、図5に示すように、ガラス製の基板
36にITOの対向電極37を形成して対向基板38を形成す
る。
【0057】そして、アレイ基板35および対向基板38の
対向面側にポリイミド膜39,40を形成するとともに、反
対面側に偏光板41,42を貼着する。また、アレイ基板35
および対向基板38を貼り合わせ、アレイ基板35および対
向基板38間に液晶43を封入させて液晶表示基板を形成す
る。
【0058】また、遮光膜には、例えば、窒化アルミニ
ウム中にビスマスの微粒子が分散したサーメット膜を用
いてもよい。これは、ビスマスと窒化アルミニウムをコ
・スパッタすることにより得られ、膜厚5000オング
ストロームで、抵抗率1E9Ωcm、光学濃度3の膜が
得られる。フォトリソグラフィーによってエッチング加
工して遮光膜を形成するが、エッチングにはCl系のガ
ス、例えばHClを用いたプラズマエッチングが適して
いる。
【0059】また、前記実施の形態では遮光膜をアレイ
基板に形成した液晶表示装置を示したが、遮光膜を対向
基板に形成する液晶表示装置に前記実施の形態の遮光膜
を適用しても同様の作用効果が得られる。
【0060】なお、これ発明の遮光膜は、アクティブマ
トリクス型液晶表示装置に限らず、a−Si密着センサ
などにも適用することが可能である。
【0061】
【発明の効果】本発明によれば、絶縁体中の微粒子の膜
厚方向の堆積濃度が、基板側で高いとともに基板とは反
対の膜表面側で低い遮光膜を形成することにより、この
遮光膜の膜表面上にプラズマCVD装置によって成膜さ
れる積層膜の異常成長を抑制することができ、製造の歩
留まり向上させることができる。
【0062】また、この遮光膜を液晶表示装置に使用す
ることにより、生産性の向上を図れる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す遮光膜の断面図で
ある。
【図2】同上実施の形態の成膜装置の斜視図である。
【図3】同上実施の形態の遮光膜の反射率、透過率特性
を示すグラフである。
【図4】同上実施の形態の遮光膜の抵抗特性を示すグラ
フである。
【図5】同上実施の形態の液晶表示装置の断面図であ
る。
【図6】同上実施の形態のアレイ基板の製造工程を示す
断面図である。
【図7】同上実施の形態の遮光膜の断面図である。
【図8】同上実施の形態の遮光膜の断面図である。
【図9】同上実施の形態の遮光膜の断面図である。
【図10】同上実施の形態の図6に続くアレイ基板の製
造工程を示す断面図である。
【図11】同上実施の形態の図10に続くアレイ基板の
製造工程を示す断面図である。
【図12】同上実施の形態の図11に続くアレイ基板の
製造工程を示す断面図である。
【符号の説明】
1 基板 2 遮光膜 11 絶縁体材料カソード 12 微粒子材料カソード 35 アレイ基板 38 対向基板 43 液晶
【手続補正書】
【提出日】平成8年3月12日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す遮光膜の断面図で
ある。
【図2】同上実施の形態の成膜装置の斜視図である。
【図3】同上実施の形態の遮光膜の反射率、透過率特性
を示すグラフである。
【図4】同上実施の形態の遮光膜の抵抗特性を示すグラ
フである。
【図5】同上実施の形態の液晶表示装置の断面図であ
る。
【図6】同上実施の形態のアレイ基板の製造工程を示す
断面図である。
【図7】同上実施の形態の遮光膜の脱色部のSEM写真
である。
【図8】同上実施の形態の遮光膜の脱色部のSEM写真
である。
【図9】同上実施の形態の遮光膜の脱色部のSEM写真
である。
【図10】同上実施の形態の図6に続くアレイ基板の製
造工程を示す断面図である。
【図11】同上実施の形態の図10に続くアレイ基板の
製造工程を示す断面図である。
【図12】同上実施の形態の図11に続くアレイ基板の
製造工程を示す断面図である。
【符号の説明】 1 基板 2 遮光膜 11 絶縁体材料カソード 12 微粒子材料カソード 35 アレイ基板 38 対向基板 43 液晶
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂口 智之 神奈川県横浜市磯子区新杉田町8 株式会 社東芝横浜事業所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成され、絶縁体中に、少なく
    とも金属微粒子および半金属微粒子のうちの1種類の微
    粒子が分散された遮光膜において、 前記絶縁体中の前記微粒子の膜厚方向の堆積濃度が、前
    記基板側で高いとともに基板とは反対の膜表面側で低い
    ことを特徴とする遮光膜。
  2. 【請求項2】 微粒子の堆積濃度が低い膜表面側の領域
    の膜表面からの深さは、製造工程で作用する最高プロセ
    ス温度での最長処理時間において微粒子の拡散が膜表面
    に到達しない深さであることを特徴とする請求項1記載
    の遮光膜。
  3. 【請求項3】 絶縁体が酸化シリコンで半金属微粒子が
    ビスマスのとき、微粒子の堆積濃度が低い膜表面側の領
    域の膜表面からの深さは、製造工程で作用する最高プロ
    セス温度が230℃で最長処理時間が1時間のときにお
    いて1000オングストロームであることを特徴とする
    請求項2項の遮光膜。
  4. 【請求項4】 基板上に、少なくとも金属微粒子および
    半金属微粒子のうちの1種類の微粒子が絶縁体中に分散
    された遮光膜を形成する遮光膜形成方法において、 前記遮光膜を形成する絶縁体材料カソードおよび微粒子
    材料カソードに対して異なるアーク電力を与え、絶縁体
    中の微粒子の膜厚方向の堆積濃度が基板側で高いととも
    に基板とは反対の膜表面側で低くなる遮光膜をスパッタ
    成膜することを特徴とする遮光膜形成方法。
  5. 【請求項5】 スパッタ成膜過程において、微粒子材料
    カソードに与えるアーク電力の大から小への変化、およ
    び絶縁体材料カソードに与えるアーク電力の小から大へ
    の変化の少なくとも一方により遮光膜をスパッタ成膜す
    ることを特徴とする請求項4記載の遮光膜形成方法。
  6. 【請求項6】 絶縁体材料カソードは平板であり、微粒
    子材料カソードは冷媒を流す金属管の外周に微粒子材料
    が接合された構造であることを特徴とする請求項5記載
    の遮光膜形成方法。
  7. 【請求項7】 請求項1記載の遮光膜が形成されたアレ
    イ基板と、 このアレイ基板に対向して設けられた対向基板と、 これらアレイ基板と対向基板との間に挟持された液晶
    と、 を具備していることを特徴とする液晶表示装置。
  8. 【請求項8】 アレイ基板と、 このアレイ基板に対向して設けられ、請求項1記載の遮
    光膜が形成された対向基板と、 これらアレイ基板と対向基板との間に挟持された液晶と
    を具備していることを特徴とする液晶表示装置。
JP34398695A 1995-12-28 1995-12-28 遮光膜、遮光膜形成方法および液晶表示装置 Pending JPH09184905A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34398695A JPH09184905A (ja) 1995-12-28 1995-12-28 遮光膜、遮光膜形成方法および液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34398695A JPH09184905A (ja) 1995-12-28 1995-12-28 遮光膜、遮光膜形成方法および液晶表示装置

Publications (1)

Publication Number Publication Date
JPH09184905A true JPH09184905A (ja) 1997-07-15

Family

ID=18365771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34398695A Pending JPH09184905A (ja) 1995-12-28 1995-12-28 遮光膜、遮光膜形成方法および液晶表示装置

Country Status (1)

Country Link
JP (1) JPH09184905A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005326608A (ja) * 2004-05-14 2005-11-24 Sony Corp 液晶表示装置
KR100768176B1 (ko) * 2001-02-07 2007-10-17 삼성에스디아이 주식회사 광학적 전기적 특성을 지닌 기능성 박막
CN101150041B (zh) 2007-11-13 2011-03-23 上海宏力半导体制造有限公司 一种定点沉积介质颗粒的方法
JPWO2013183315A1 (ja) * 2012-06-04 2016-01-28 日立金属株式会社 シールリングおよびシールリングの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768176B1 (ko) * 2001-02-07 2007-10-17 삼성에스디아이 주식회사 광학적 전기적 특성을 지닌 기능성 박막
JP2005326608A (ja) * 2004-05-14 2005-11-24 Sony Corp 液晶表示装置
CN101150041B (zh) 2007-11-13 2011-03-23 上海宏力半导体制造有限公司 一种定点沉积介质颗粒的方法
JPWO2013183315A1 (ja) * 2012-06-04 2016-01-28 日立金属株式会社 シールリングおよびシールリングの製造方法
US9961791B2 (en) 2012-06-04 2018-05-01 Hitachi Metals, Ltd. Seal ring and method for manufacturing seal ring
US10188010B2 (en) 2012-06-04 2019-01-22 Hitachi Metals, Ltd. Seal ring and method for manufacturing seal ring

Similar Documents

Publication Publication Date Title
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
US5831283A (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
JP4170367B2 (ja) 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット
US7400365B2 (en) Method for manufacturing a thin film transistor array substrate for a liquid crystal display device
US6800502B2 (en) Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus
US20050158926A1 (en) Methods of forming thin-film transistor display devices
US6753550B2 (en) Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer
JP2000077669A (ja) 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2798066B2 (ja) 薄膜トランジスター、その製造方法および表示装置
JPH1039334A (ja) アレイ基板および液晶表示装置
JPH08194230A (ja) 液晶表示装置及びその製造方法
EP1154308A1 (en) Liquid crystal display device
JPH09184905A (ja) 遮光膜、遮光膜形成方法および液晶表示装置
KR100403931B1 (ko) 박막트랜지스터
JP2008304830A (ja) 表示デバイスの製造方法
JP2685086B2 (ja) アクティブマトリックス液晶ディスプレイの下基板の製造方法
JPH0961836A (ja) 液晶ディスプレイ
JPS58192375A (ja) 薄膜トランジスタの製造方法
JPH09199728A (ja) 薄膜トランジスタおよび液晶表示装置
JP3482073B2 (ja) 薄膜トランジスタアレイの製造方法
JPH1195239A (ja) 液晶表示装置の製造方法
JPH103091A (ja) 液晶表示素子
JPH09258200A (ja) 液晶表示装置、およびその製造方法
JPH03116778A (ja) アクティブマトリクス基板の製造方法と表示装置の製造方法
JP2001223217A (ja) 銅配線基板及びその製造方法並びに液晶表示装置