JPH09190407A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH09190407A JPH09190407A JP261796A JP261796A JPH09190407A JP H09190407 A JPH09190407 A JP H09190407A JP 261796 A JP261796 A JP 261796A JP 261796 A JP261796 A JP 261796A JP H09190407 A JPH09190407 A JP H09190407A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- upper limit
- limit value
- unit
- cpu unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control By Computers (AREA)
- Programmable Controllers (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 マルチバスマスタ機能を搭載した装置におい
て、サイクリック処理時間のバラツキを減少させるよう
にする。 【解決手段】 ＣＰＵユニット２は、高頻度でバスアク
セス処理を行う場合には、この一連の処理を終了するま
でシステムバス４を確保し、バスアクセス頻度が低いと
きには、周辺ユニットのバス要求に応じてバスを解放す
る。一方、周辺ユニット２は、転送データ量の上限値を
設定し、転送データ量を上限値以上であると判断した場
合には、この転送データをこの上限値ごとに、複数サイ
クルに分けて転送する。
て、サイクリック処理時間のバラツキを減少させるよう
にする。 【解決手段】 ＣＰＵユニット２は、高頻度でバスアク
セス処理を行う場合には、この一連の処理を終了するま
でシステムバス４を確保し、バスアクセス頻度が低いと
きには、周辺ユニットのバス要求に応じてバスを解放す
る。一方、周辺ユニット２は、転送データ量の上限値を
設定し、転送データ量を上限値以上であると判断した場
合には、この転送データをこの上限値ごとに、複数サイ
クルに分けて転送する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＰＬＣ（プ
ログラマブルコントローラ）等に用いられる制御装置に
関し、特にＣＰＵユニットと、バスマスタとなり得る複
数の周辺ユニットと、アービタ回路とを備え、ＣＰＵユ
ニットがサイクリック処理を行う制御装置に関する。
ログラマブルコントローラ）等に用いられる制御装置に
関し、特にＣＰＵユニットと、バスマスタとなり得る複
数の周辺ユニットと、アービタ回路とを備え、ＣＰＵユ
ニットがサイクリック処理を行う制御装置に関する。
【０００２】
【従来の技術】従来、マルチバスマスタ構成でなる制御
装置には、例えば、図６に示すように、マイクロプロセ
ッサを内蔵し、バスマスタとなり得る複数の周辺ユニッ
ト１と、これらの周辺ユニット１からのバス要求を制御
するアービタ回路２とを有し、周辺ユニット１とアービ
タ回路２とを単一のバス１０で接続したものがある。
装置には、例えば、図６に示すように、マイクロプロセ
ッサを内蔵し、バスマスタとなり得る複数の周辺ユニッ
ト１と、これらの周辺ユニット１からのバス要求を制御
するアービタ回路２とを有し、周辺ユニット１とアービ
タ回路２とを単一のバス１０で接続したものがある。
【０００３】このマルチバスマスタ構成でなる制御装置
は、図７に示すような処理を行っている。
は、図７に示すような処理を行っている。
【０００４】すなわち、あるバスマスタとしての地位、
すなわち単一バス１０を支配し得る権利（以下、単にバ
ス権という）を有する地位にある周辺ユニット１が、メ
モリ，入出力装置等（図示せず）にアクセスする場合に
は、バス１０を使用するための要求をアービタ回路２に
出力し（ステップ７１０）、アービタ回路２からのバス
許可を確認すると（ステップ７２０）、アクセス対象で
あるメモリ，入出力装置等とバス１を介して接続し（ス
テップ７３０）、その後、このメモリ，入出力装置等に
対する処理が終了すと、アービタ回路２にバス要求を取
り下げ（ステップ７４０）、バス権を放棄するような処
理を行っている。
すなわち単一バス１０を支配し得る権利（以下、単にバ
ス権という）を有する地位にある周辺ユニット１が、メ
モリ，入出力装置等（図示せず）にアクセスする場合に
は、バス１０を使用するための要求をアービタ回路２に
出力し（ステップ７１０）、アービタ回路２からのバス
許可を確認すると（ステップ７２０）、アクセス対象で
あるメモリ，入出力装置等とバス１を介して接続し（ス
テップ７３０）、その後、このメモリ，入出力装置等に
対する処理が終了すと、アービタ回路２にバス要求を取
り下げ（ステップ７４０）、バス権を放棄するような処
理を行っている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなマルチバスマスタ構成でなる制御装置のうち、ＣＰ
Ｕユニットが定期的にサイクリック処理を行っており、
そのサイクリック処理時間が重要な処理である場合に
は、単にアービタ回路がバス要求を調停するだけでは、
サイクリック処理の途中に処理されるデータ転送時間等
のバラツキにより、サイクリック処理時間にバラツキが
発生するという問題点があった。
うなマルチバスマスタ構成でなる制御装置のうち、ＣＰ
Ｕユニットが定期的にサイクリック処理を行っており、
そのサイクリック処理時間が重要な処理である場合に
は、単にアービタ回路がバス要求を調停するだけでは、
サイクリック処理の途中に処理されるデータ転送時間等
のバラツキにより、サイクリック処理時間にバラツキが
発生するという問題点があった。
【０００６】特に、サイクル処理を所定時間以内に実行
しなければならないという制限がある場合には、時には
この制限以内に処理できない場合が発生し、大きな問題
となっていた。
しなければならないという制限がある場合には、時には
この制限以内に処理できない場合が発生し、大きな問題
となっていた。
【０００７】そこで、本発明は上述の問題点に鑑み、Ｃ
ＰＵユニットがサイクリック処理を行っている場合、サ
イクリック処理時間のバラツキを減少させる制御装置を
提供することを目的とする。
ＰＵユニットがサイクリック処理を行っている場合、サ
イクリック処理時間のバラツキを減少させる制御装置を
提供することを目的とする。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
め、請求項１記載の発明は、ＣＰＵユニットと、バスマ
スタとなり得る複数の周辺ユニットと、アービタ回路と
を備え、上記ＣＰＵユニットがサイクリック処理を行う
制御装置において、上記ＣＰＵユニットが、高頻度でバ
スアクセス処理を行う場合には、この一連の処理を終了
するまでバスを確保するバス権確保手段と、上記周辺ユ
ニットが、転送データ量の上限値を設定する第２の上限
値設定手段と、転送データ量が上記第２の上限値設定手
段で設定された上限値より大きいか否かを判断する第２
のデータ量判断手段と、この第２のデータ量判断手段
が、上記転送データ量を上記第２の上限値設定手段で設
定された上限値以上であると判断した場合には、この転
送データをこの上限値ごとに、複数サイクルに分けて転
送する一方、上記転送データ量を上記第２の上限値設定
手段で設定された上限値未満であると判断した場合に
は、このデータをそのまま転送する第２のデータ転送手
段とを具備することを特徴する。
め、請求項１記載の発明は、ＣＰＵユニットと、バスマ
スタとなり得る複数の周辺ユニットと、アービタ回路と
を備え、上記ＣＰＵユニットがサイクリック処理を行う
制御装置において、上記ＣＰＵユニットが、高頻度でバ
スアクセス処理を行う場合には、この一連の処理を終了
するまでバスを確保するバス権確保手段と、上記周辺ユ
ニットが、転送データ量の上限値を設定する第２の上限
値設定手段と、転送データ量が上記第２の上限値設定手
段で設定された上限値より大きいか否かを判断する第２
のデータ量判断手段と、この第２のデータ量判断手段
が、上記転送データ量を上記第２の上限値設定手段で設
定された上限値以上であると判断した場合には、この転
送データをこの上限値ごとに、複数サイクルに分けて転
送する一方、上記転送データ量を上記第２の上限値設定
手段で設定された上限値未満であると判断した場合に
は、このデータをそのまま転送する第２のデータ転送手
段とを具備することを特徴する。
【０００９】請求項２記載の発明は、請求項１記載の発
明において、上記アービタ回路が、ＣＰＵユニットと周
辺ユニットとがバス使用要求発生時が競合した場合に
は、ＣＰＵユニットがバス権を獲得するようにしたこと
を特徴とする。
明において、上記アービタ回路が、ＣＰＵユニットと周
辺ユニットとがバス使用要求発生時が競合した場合に
は、ＣＰＵユニットがバス権を獲得するようにしたこと
を特徴とする。
【００１０】請求項３記載の発明は、請求項１記載の発
明において、上記アービタ回路が、上記周辺ユニットか
らのバス使用要求発生時が競合した場合には、ＣＰＵユ
ニットに近い位置に接続されている周辺ユニットにバス
権を獲得させるようにしたことを特徴とする。
明において、上記アービタ回路が、上記周辺ユニットか
らのバス使用要求発生時が競合した場合には、ＣＰＵユ
ニットに近い位置に接続されている周辺ユニットにバス
権を獲得させるようにしたことを特徴とする。
【００１１】本発明によれば、ＣＰＵユニットが、高頻
度でバスアクセス処理を行う場合には、この一連の処理
を終了するまでバスを確保しており、そして、周辺ユニ
ットが、転送データ量が設定された所定の上限値より大
きいか否かを判断し、設定された上限値以上であると判
断した場合には、この転送データをこの上限値ごとに、
複数サイクルに分けて転送する一方、設定された上限値
未満であると判断した場合には、このデータをそのまま
転送する。
度でバスアクセス処理を行う場合には、この一連の処理
を終了するまでバスを確保しており、そして、周辺ユニ
ットが、転送データ量が設定された所定の上限値より大
きいか否かを判断し、設定された上限値以上であると判
断した場合には、この転送データをこの上限値ごとに、
複数サイクルに分けて転送する一方、設定された上限値
未満であると判断した場合には、このデータをそのまま
転送する。
【００１２】
【発明の実施の形態】以下、本発明に係る制御装置の一
実施形態を図面に基づいて説明する。
実施形態を図面に基づいて説明する。
【００１３】図１はこの実施形態の制御装置の構成を示
すブロック図である。
すブロック図である。
【００１４】この実施形態の制御装置は、ビルディング
ブロック型のプログラマブルコントローラ（ＰＬＣ）の
構成を示すものであって、ベースユニット１と、所定の
サイクリック処理を行うＣＰＵユニット２と、バスマス
タとなり得る複数の周辺ユニット３とで構成されてお
り、ＣＰＵユニット２および各周辺ユニット３がデータ
バス等でなるシステムバス４を介して互いに接続されて
いる。
ブロック型のプログラマブルコントローラ（ＰＬＣ）の
構成を示すものであって、ベースユニット１と、所定の
サイクリック処理を行うＣＰＵユニット２と、バスマス
タとなり得る複数の周辺ユニット３とで構成されてお
り、ＣＰＵユニット２および各周辺ユニット３がデータ
バス等でなるシステムバス４を介して互いに接続されて
いる。
【００１５】ベースユニット１は、ＣＰＵユニット２お
よび周辺ユニット３をスロット内に収納して実装するも
ので、アービタ回路１１を備えており、このアービタ回
路１１がＣＰＵユニット２および周辺ユニット３間のバ
ス権を調停するよに構成されている。
よび周辺ユニット３をスロット内に収納して実装するも
ので、アービタ回路１１を備えており、このアービタ回
路１１がＣＰＵユニット２および周辺ユニット３間のバ
ス権を調停するよに構成されている。
【００１６】このアービタ回路１１は、ＣＰＵユニット
２と周辺ユニット３とがバス使用要求発生時が競合した
場合には、ＣＰＵユニット２がバス権の獲得を高く設定
するようになっている。また、アービタ回路１１は、周
辺ユニット３からのバス使用要求発生時が競合した場合
には、ＣＰＵユニット２に近い位置に接続されている周
辺ユニット２ほどバス権の獲得を高く設定するようにな
っている。
２と周辺ユニット３とがバス使用要求発生時が競合した
場合には、ＣＰＵユニット２がバス権の獲得を高く設定
するようになっている。また、アービタ回路１１は、周
辺ユニット３からのバス使用要求発生時が競合した場合
には、ＣＰＵユニット２に近い位置に接続されている周
辺ユニット２ほどバス権の獲得を高く設定するようにな
っている。
【００１７】ＣＰＵユニット２は、所定のサイクリック
処理を実行しており、制御処理，演算処理等の制御処理
を行うＭＰＵ２１，システムバス４にデータを転送する
際のインターフェースであるバスＩ／Ｆ２２および共有
メモリ２３から主に構成されている。
処理を実行しており、制御処理，演算処理等の制御処理
を行うＭＰＵ２１，システムバス４にデータを転送する
際のインターフェースであるバスＩ／Ｆ２２および共有
メモリ２３から主に構成されている。
【００１８】さらに、ＣＰＵユニット２は、高頻度でバ
スアクセス処理を行う場合には、この一連の処理を終了
するまで、アービタ回路１１にバス使用要求し続けるよ
うに構成されている。
スアクセス処理を行う場合には、この一連の処理を終了
するまで、アービタ回路１１にバス使用要求し続けるよ
うに構成されている。
【００１９】周辺ユニット３は、例えばＩ／Ｏユニット
でなり、ＣＰＵユニット２と同様、制御処理，演算処理
等の制御処理を行うＭＰＵ３１，システムバス４にデー
タを転送する際のインターフェースであるバスＩ／Ｆ３
２および共有メモリ３３から主に構成されている。
でなり、ＣＰＵユニット２と同様、制御処理，演算処理
等の制御処理を行うＭＰＵ３１，システムバス４にデー
タを転送する際のインターフェースであるバスＩ／Ｆ３
２および共有メモリ３３から主に構成されている。
【００２０】また、周辺ユニット３は、ＣＰＵユニット
２と同様、転送データの転送量が所定の上限値以上にな
った場合には、この転送データをこの上限値ごとに分割
し、複数のサイクルに分けて転送するように構成されて
いる。
２と同様、転送データの転送量が所定の上限値以上にな
った場合には、この転送データをこの上限値ごとに分割
し、複数のサイクルに分けて転送するように構成されて
いる。
【００２１】ここで、このＰＬＣが行うサイクル処理に
ついて説明する。
ついて説明する。
【００２２】このＰＬＣが行うサイクリック処理には、
図２に示すように、ＣＰＵユニット２がシステムバス４
の使用頻度が低い期間（ａ）と、使用頻度が高い期間
（ｂ）とを有している。
図２に示すように、ＣＰＵユニット２がシステムバス４
の使用頻度が低い期間（ａ）と、使用頻度が高い期間
（ｂ）とを有している。
【００２３】ＣＰＵユニット２のシステムバス４に対す
る使用頻度が低い期間（ａ）は、例えばＣＰＵユニット
２内部のハードチェック等に要する期間，ツールサービ
スに要する期間，上位リンクサービスに要する期間およ
びＣＰＵのユーザプログラムを実行するのに要する期間
でなりたっている。
る使用頻度が低い期間（ａ）は、例えばＣＰＵユニット
２内部のハードチェック等に要する期間，ツールサービ
スに要する期間，上位リンクサービスに要する期間およ
びＣＰＵのユーザプログラムを実行するのに要する期間
でなりたっている。
【００２４】また、ＣＰＵユニット２のシステムバス４
に対する使用頻度が高い期間（ｂ）は、この間ＣＰＵユ
ニット２がバス権を常時確保している。
に対する使用頻度が高い期間（ｂ）は、この間ＣＰＵユ
ニット２がバス権を常時確保している。
【００２５】つまり、ＣＰＵユニット２は、期間（ａ）
の終了時点においてバス権を常時確保し、期間（ｂ）の
終了時点でバス権を開放するようになっているのに対
し、周辺ユニット３は、期間（ｂ）においては、バス権
を確保できないようになっている。
の終了時点においてバス権を常時確保し、期間（ｂ）の
終了時点でバス権を開放するようになっているのに対
し、周辺ユニット３は、期間（ｂ）においては、バス権
を確保できないようになっている。
【００２６】次に、この実施例に係る制御装置の動作
を、通常のバスアクセス処理，ＣＰＵユニットが一括し
てバスを確保する処理、バス要求が同時に発生した場合
の処理に分けて説明する。
を、通常のバスアクセス処理，ＣＰＵユニットが一括し
てバスを確保する処理、バス要求が同時に発生した場合
の処理に分けて説明する。
【００２７】（１）通常のバスアクセス処理について 図３はバスマスタとなった周辺ユニット３の処理を示す
フローチャートである。
フローチャートである。
【００２８】周辺ユニット３は、ＣＰＵユニットまたは
他の周辺ユニット３にデータを転送するに際し、データ
転送量が所定の上限値より大きいか否かを判断する（ス
テップ３１０）。
他の周辺ユニット３にデータを転送するに際し、データ
転送量が所定の上限値より大きいか否かを判断する（ス
テップ３１０）。
【００２９】周辺ユニット３は、データ転送量が所定の
上限値より大きい場合には（ステップ３１０；ｙ）、転
送データを上限値以下の大きさに分割し、この分割した
データを共有メモリに格納し（ステップ３２０）、シス
テムバス４の使用をアービタ回路１１に要求する（ステ
ップ３３０）一方、上限値より小さい場合には（ステッ
プ３１０；ｎ）、直ちにバス要求をアービタ回路１１に
要求する（ステップ３３０）。
上限値より大きい場合には（ステップ３１０；ｙ）、転
送データを上限値以下の大きさに分割し、この分割した
データを共有メモリに格納し（ステップ３２０）、シス
テムバス４の使用をアービタ回路１１に要求する（ステ
ップ３３０）一方、上限値より小さい場合には（ステッ
プ３１０；ｎ）、直ちにバス要求をアービタ回路１１に
要求する（ステップ３３０）。
【００３０】その後、周辺ユニット３は、アービタ回路
１１からシステムバス４の使用許可を受けたか否かを判
断する（ステップ３４０）。その結果、周辺ユニット３
は、アービタ回路１１からシステムバス４の使用許可が
なかったと判断した場合には（ステップ３４０；ｎ）、
ステップ３３０に戻し同様な処理を行う一方、アービタ
回路１１からシステムバス４の使用許可があったと判断
した場合には（ステップ３４０；ｙ）、システムバス４
を介してＣＰＵユニット２または該当する周辺ユニット
３にデータを転送する（ステップ３５０）。
１１からシステムバス４の使用許可を受けたか否かを判
断する（ステップ３４０）。その結果、周辺ユニット３
は、アービタ回路１１からシステムバス４の使用許可が
なかったと判断した場合には（ステップ３４０；ｎ）、
ステップ３３０に戻し同様な処理を行う一方、アービタ
回路１１からシステムバス４の使用許可があったと判断
した場合には（ステップ３４０；ｙ）、システムバス４
を介してＣＰＵユニット２または該当する周辺ユニット
３にデータを転送する（ステップ３５０）。
【００３１】ここで、この転送データは、転送量が上限
値未満の場合には、そのまま転送し、転送量が上限値以
上の場合には、上述したように共有メモリ２３に格納さ
れている上限値の大きさに分割されたデータである。
値未満の場合には、そのまま転送し、転送量が上限値以
上の場合には、上述したように共有メモリ２３に格納さ
れている上限値の大きさに分割されたデータである。
【００３２】この周辺ユニット３がデータを転送し終わ
ると、アービタ回路１１にシステムバス４の使用要求を
取り下げ、バスを開放する（ステップ３６０）。
ると、アービタ回路１１にシステムバス４の使用要求を
取り下げ、バスを開放する（ステップ３６０）。
【００３３】続いて、周辺ユニット３は、次のサイクル
において共有メモリ２３に格納されている転送データの
すべてを転送し終えたか否かを判断する（ステップ３７
０）。
において共有メモリ２３に格納されている転送データの
すべてを転送し終えたか否かを判断する（ステップ３７
０）。
【００３４】周辺ユニット３は、転送データをすべて転
送し終えていない場合には（ステップ３７０；ｎ）、ス
テップ３３０に処理を戻し上述と同様な処理を行う一
方、転送データをすべて転送し終えた場合には（ステッ
プ３７０；ｙ）、この通常のバスアクセス処理の実行を
終了する。
送し終えていない場合には（ステップ３７０；ｎ）、ス
テップ３３０に処理を戻し上述と同様な処理を行う一
方、転送データをすべて転送し終えた場合には（ステッ
プ３７０；ｙ）、この通常のバスアクセス処理の実行を
終了する。
【００３５】なお、上述したように、バスマスタとして
ＣＰＵユニット２の場合には、上記ステップ３１０およ
びステップ３２０の処理を除いて、同様な処理を行うた
め、その処理の説明を省略する。
ＣＰＵユニット２の場合には、上記ステップ３１０およ
びステップ３２０の処理を除いて、同様な処理を行うた
め、その処理の説明を省略する。
【００３６】このように、周辺ユニット３が転送するデ
ータの転送量が所定の上限値より大きい場合には、上限
値に分割して数回分に分けて転送することになるので、
周辺ユニットからのデータ転送時間が均一になり、その
結果、ＣＰＵユニット２の１サイクルに要する時間も均
一になり、サイクル処理時間のバラツキをなくすること
ができる。
ータの転送量が所定の上限値より大きい場合には、上限
値に分割して数回分に分けて転送することになるので、
周辺ユニットからのデータ転送時間が均一になり、その
結果、ＣＰＵユニット２の１サイクルに要する時間も均
一になり、サイクル処理時間のバラツキをなくすること
ができる。
【００３７】（２）ＣＰＵユニットが一括してバスを確
保する処理について 図４はＣＰＵユニットが一括してバスを確保する処理を
示すフローチャートである。
保する処理について 図４はＣＰＵユニットが一括してバスを確保する処理を
示すフローチャートである。
【００３８】この処理は、ＣＰＵユニット２処理中で非
常に高い頻度でシステムバス４を使用する期間（周辺ユ
ニットサービス実行期間）において実行される処理であ
る。
常に高い頻度でシステムバス４を使用する期間（周辺ユ
ニットサービス実行期間）において実行される処理であ
る。
【００３９】ＣＰＵユニット２は、ＣＰＵユーザプログ
ラムを実行し終わると（ステップ４１０）、アービタ回
路１１にシステムバス４の使用要求を出し（ステップ４
２０）、所定期間中アービタ回路１１からのバス使用許
可を得たか否かを判断する（ステップ４３０）。
ラムを実行し終わると（ステップ４１０）、アービタ回
路１１にシステムバス４の使用要求を出し（ステップ４
２０）、所定期間中アービタ回路１１からのバス使用許
可を得たか否かを判断する（ステップ４３０）。
【００４０】ＣＰＵユニット２は、アービタ回路１１か
らのバス使用許可を得ない場合には（ステップ４３０；
ｎ）、ステップ４２０に戻し、再度アービタ回路１１に
バス使用要求を行う一方、バス使用許可を得た場合には
（ステップ４３０；ｙ）、必要な一連のバスアクセス処
理（ステップ４４０）、例えば、周辺ユニット３にその
実行命令等を出力する。
らのバス使用許可を得ない場合には（ステップ４３０；
ｎ）、ステップ４２０に戻し、再度アービタ回路１１に
バス使用要求を行う一方、バス使用許可を得た場合には
（ステップ４３０；ｙ）、必要な一連のバスアクセス処
理（ステップ４４０）、例えば、周辺ユニット３にその
実行命令等を出力する。
【００４１】その後、ＣＰＵユニット２は、アービタ回
路１１に対してバス使用要求を取下げてバス開放する
（ステップ４５０）。
路１１に対してバス使用要求を取下げてバス開放する
（ステップ４５０）。
【００４２】このように、ＣＰＵユニット２が非常に高
い頻度で使用する期間では、この一連の処理を終了する
まで、アービタ回路１１にバス使用を要求し続けるよう
に構成されているので、バスアクセス処理毎にバス獲得
処理が必要なくなり、処理が効率化され、サイクル処理
時間を低減することができる。
い頻度で使用する期間では、この一連の処理を終了する
まで、アービタ回路１１にバス使用を要求し続けるよう
に構成されているので、バスアクセス処理毎にバス獲得
処理が必要なくなり、処理が効率化され、サイクル処理
時間を低減することができる。
【００４３】（３）バス要求が同時に発生した場合の処
理について 図５はバス要求が同時に発生した場合の処理を示すフロ
ーチャートである。
理について 図５はバス要求が同時に発生した場合の処理を示すフロ
ーチャートである。
【００４４】このタイミングチャートは、ＣＰＵユニッ
ト２のバス要求の有無により期間を大別している。例え
ば、（ａ）期間および（ｃ）期間は、ＣＰＵユニット２
のバス要求がＯＦＦの期間であり、（ｂ）期間および
（ｄ）期間は、ＯＮの期間である。
ト２のバス要求の有無により期間を大別している。例え
ば、（ａ）期間および（ｃ）期間は、ＣＰＵユニット２
のバス要求がＯＦＦの期間であり、（ｂ）期間および
（ｄ）期間は、ＯＮの期間である。
【００４５】始めに、＃１の周辺ユニット１と＃２の周
辺ユニット２とがバス要求をアービタ回路１１に同時に
出力すると（および参照）、＃１の周辺ユニット３
は、＃２の周辺ユニット３より優先度の高い周辺ユニッ
ト３は、アービタ回路１１からバスの使用許可を受けて
バス権を獲得し、所定の処理を実行する（参照）。
辺ユニット２とがバス要求をアービタ回路１１に同時に
出力すると（および参照）、＃１の周辺ユニット３
は、＃２の周辺ユニット３より優先度の高い周辺ユニッ
ト３は、アービタ回路１１からバスの使用許可を受けて
バス権を獲得し、所定の処理を実行する（参照）。
【００４６】その後、＃１の周辺ユニット１がバス要求
を開放すると、アービタ回路１１からバス使用許可を受
けた、＃２の周辺ユニット３は、バス権を獲得し（参
照）、所定の処理を実行する。
を開放すると、アービタ回路１１からバス使用許可を受
けた、＃２の周辺ユニット３は、バス権を獲得し（参
照）、所定の処理を実行する。
【００４７】続いて、ＣＰＵユニット２は、アービタ回
路１１にバス要求を行い（参照）、アービタ回路１１
からバス使用許可を受けて（参照）、バス権を獲得し
（参照）所定の処理を実行し、その処理をし終わると
バス要求を取下げる（参照）。
路１１にバス要求を行い（参照）、アービタ回路１１
からバス使用許可を受けて（参照）、バス権を獲得し
（参照）所定の処理を実行し、その処理をし終わると
バス要求を取下げる（参照）。
【００４８】ここで、＃１の周辺ユニット３は、ＣＰＵ
ユニット２がバス使用許可中、すなわちバス権を保有し
ている最中に、バス要求を行った場合には（参照）、
ＣＰＵユニット２がバス権を放棄した後、バス権を獲得
して所定の処理を実行し、バス権を放棄する（ａおよび
ｂ参照）。
ユニット２がバス使用許可中、すなわちバス権を保有し
ている最中に、バス要求を行った場合には（参照）、
ＣＰＵユニット２がバス権を放棄した後、バス権を獲得
して所定の処理を実行し、バス権を放棄する（ａおよび
ｂ参照）。
【００４９】その後、ＣＰＵユニット２がバス使用をア
ービタ回路１１に要求する前に、＃２の周辺ユニット３
は、バス要求をアービタ回路１１に要求すると（ｃ参
照）、アービタ回路１１からのバス使用許可を受けてバ
ス権を得、所定の処理を実行しバス権を放棄する（ｄお
よびｅ参照）。
ービタ回路１１に要求する前に、＃２の周辺ユニット３
は、バス要求をアービタ回路１１に要求すると（ｃ参
照）、アービタ回路１１からのバス使用許可を受けてバ
ス権を得、所定の処理を実行しバス権を放棄する（ｄお
よびｅ参照）。
【００５０】ここで、ＣＰＵユニット２は、＃２の周辺
ユニット２がバス権を保有中に、バス使用をアービタ回
路１１に要求しても（ｆ参照）、＃２の周辺ユニット３
がバス権を放棄するまで、バス使用許可を得ず、従って
バス権を獲得することができない（ｇおよびｈ参照）。
ユニット２がバス権を保有中に、バス使用をアービタ回
路１１に要求しても（ｆ参照）、＃２の周辺ユニット３
がバス権を放棄するまで、バス使用許可を得ず、従って
バス権を獲得することができない（ｇおよびｈ参照）。
【００５１】このように、ＣＰＵユニット２は、周辺ユ
ニットがバスを開放するまでの待ち時間が発生するが、
周辺ユニットのバスアクセス処理時間がデータ転送量の
上限値が一定であるので、サイクルタイムのバラツキを
一定にすることができる。
ニットがバスを開放するまでの待ち時間が発生するが、
周辺ユニットのバスアクセス処理時間がデータ転送量の
上限値が一定であるので、サイクルタイムのバラツキを
一定にすることができる。
【００５２】
【発明の効果】上述のように本発明によれば、ＣＰＵユ
ニットまたは周辺ユニットが、それぞれの転送データ量
が上限値以上であると判断した場合には、転送データを
それぞれの上限値ごとに複数サイクルかけて転送するた
め、データ転送処理時間が均一になり、サイクリック処
理のバラツキを減少させることができる。
ニットまたは周辺ユニットが、それぞれの転送データ量
が上限値以上であると判断した場合には、転送データを
それぞれの上限値ごとに複数サイクルかけて転送するた
め、データ転送処理時間が均一になり、サイクリック処
理のバラツキを減少させることができる。
【００５３】また、ＣＰＵユニットが、高頻度でバスア
クセス処理を行う場合には、この一連の処理を終了する
までバス権を確保するため、逐次バスアクセス処理を行
わなくてよくなり、サイクル処理時間を低減することが
できる。
クセス処理を行う場合には、この一連の処理を終了する
までバス権を確保するため、逐次バスアクセス処理を行
わなくてよくなり、サイクル処理時間を低減することが
できる。
【図面の簡単な説明】
【図１】本発明に係る制御装置の一実施形態の構成を示
すブロック図。
すブロック図。
【図２】この実施形態の制御装置のサイクリック処理を
説明する説明図。
説明する説明図。
【図３】この実施形態のサイクリック処理中のバスアク
セス処理を示すフローチャート。
セス処理を示すフローチャート。
【図４】この実施形態のサイクリック処理中の一括して
バス確保する処理を示すフローチャート。
バス確保する処理を示すフローチャート。
【図５】この実施形態の制御装置の処理タイミングを示
すタイミングチャート。
すタイミングチャート。
【図６】従来にマルチバスマスタ構成でなる制御装置の
構成を示すブロック図。
構成を示すブロック図。
【図７】従来にマルチバスマスタ構成でなる制御装置の
処理を示すフローチャート。
処理を示すフローチャート。
１ ベースユニット ２ ＣＰＵユニット ３ 周辺ユニット（Ｉ／Ｏユニット） ４ システムバス １１ アービタ回路 ２１，３１ ＭＰＵ ２２，３２ バスＩ／Ｆ ２３，３３ 共有メモリ
Claims (3)
- 【請求項１】 ＣＰＵユニットと、バスマスタとなり得
る複数の周辺ユニットと、アービタ回路とを備え、上記
ＣＰＵユニットがサイクリック処理を行う制御装置にお
いて、 上記ＣＰＵユニットは、 高頻度でバスアクセス処理を行う場合には、この一連の
処理を終了するまでバスを確保するバス権確保手段と、 上記周辺ユニットは、 転送データ量の上限値を設定する第２の上限値設定手段
と、 転送データ量が上記第２の上限値設定手段で設定された
上限値より大きいか否かを判断する第２のデータ量判断
手段と、 この第２のデータ量判断手段が、上記転送データ量を上
記第２の上限値設定手段で設定された上限値以上である
と判断した場合には、この転送データをこの上限値ごと
に、複数サイクルに分けて転送する一方、上記転送デー
タ量を上記第２の上限値設定手段で設定された上限値未
満であると判断した場合には、このデータをそのまま転
送する第２のデータ転送手段と、 を具備することを特徴する制御装置。 - 【請求項２】 上記アービタ回路は、ＣＰＵユニットと
周辺ユニットとがバス使用要求発生時が競合した場合に
は、ＣＰＵユニットがバス権を獲得するようにしたこと
を特徴とする請求項１記載の制御装置。 - 【請求項３】 上記アービタ回路は、上記周辺ユニット
からのバス使用要求発生時が競合した場合には、ＣＰＵ
ユニットに近い位置に接続されている周辺ユニットにバ
ス権を獲得させるようにしたことを特徴とする請求項１
記載の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP261796A JPH09190407A (ja) | 1996-01-10 | 1996-01-10 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP261796A JPH09190407A (ja) | 1996-01-10 | 1996-01-10 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09190407A true JPH09190407A (ja) | 1997-07-22 |
Family
ID=11534376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP261796A Withdrawn JPH09190407A (ja) | 1996-01-10 | 1996-01-10 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09190407A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005352668A (ja) * | 2004-06-09 | 2005-12-22 | Mitsubishi Electric Corp | バス装置 |
| JP2007249597A (ja) * | 2006-03-15 | 2007-09-27 | Omron Corp | データ転送制御装置 |
| JP2012168635A (ja) * | 2011-02-10 | 2012-09-06 | Toshiba Corp | 二重化制御装置 |
| JP2014075086A (ja) * | 2012-10-05 | 2014-04-24 | Fuji Xerox Co Ltd | 情報処理装置、画像形成装置およびプログラム |
-
1996
- 1996-01-10 JP JP261796A patent/JPH09190407A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005352668A (ja) * | 2004-06-09 | 2005-12-22 | Mitsubishi Electric Corp | バス装置 |
| JP2007249597A (ja) * | 2006-03-15 | 2007-09-27 | Omron Corp | データ転送制御装置 |
| JP2012168635A (ja) * | 2011-02-10 | 2012-09-06 | Toshiba Corp | 二重化制御装置 |
| JP2014075086A (ja) * | 2012-10-05 | 2014-04-24 | Fuji Xerox Co Ltd | 情報処理装置、画像形成装置およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0867814B1 (en) | System and method for controlling a bus | |
| US4602327A (en) | Bus master capable of relinquishing bus on request and retrying bus cycle | |
| US5884051A (en) | System, methods and computer program products for flexibly controlling bus access based on fixed and dynamic priorities | |
| US7013357B2 (en) | Arbiter having programmable arbitration points for undefined length burst accesses and method | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| JP2996183B2 (ja) | Ｄｍａ機能を備えたデータ処理装置 | |
| EP1811393A1 (en) | Method and system for data transfer | |
| JPH09190407A (ja) | 制御装置 | |
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
| JP2005165508A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JPH0962640A (ja) | 共有メモリのアクセス制御方法 | |
| JPH0830549A (ja) | バス制御装置 | |
| KR100605867B1 (ko) | 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법 | |
| JPH06266657A (ja) | 情報処理装置 | |
| US5799160A (en) | Circuit and method for controlling bus arbitration | |
| JP2000040060A (ja) | マルチバスマスタ制御方法および装置 | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JP2823663B2 (ja) | マルチプロセッサシステム | |
| JPH0773136A (ja) | コンピュータシステムの動作方法 | |
| JPH09160868A (ja) | バス調停装置およびバス調停方法 | |
| JPH08137785A (ja) | Ｄｍａ制御装置 | |
| JPH11143823A (ja) | コンピュータ装置及び同装置に適用するバス制御方法 | |
| JP3677535B2 (ja) | データ転送制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030401 |