JPH09191077A - コンデンサ内蔵集積回路 - Google Patents
コンデンサ内蔵集積回路Info
- Publication number
- JPH09191077A JPH09191077A JP192296A JP192296A JPH09191077A JP H09191077 A JPH09191077 A JP H09191077A JP 192296 A JP192296 A JP 192296A JP 192296 A JP192296 A JP 192296A JP H09191077 A JPH09191077 A JP H09191077A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- integrated circuit
- polysilicon
- chip
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】論理回路等を含む集積回路の電源に含まれるノ
イズを吸収し、誤動作を防止するための外付けコンデン
サをなくし、部品点数、組立工数の減少、および信頼性
の向上を図る。 【解決手段】論理回路等を含む集積回路チップ１の空い
たスペース部分に、ポリシリコン３、酸化膜４、配線用
金属膜５からなるコンデンサ６を形成し、そのコンデン
サ６を電源に接続する。
イズを吸収し、誤動作を防止するための外付けコンデン
サをなくし、部品点数、組立工数の減少、および信頼性
の向上を図る。 【解決手段】論理回路等を含む集積回路チップ１の空い
たスペース部分に、ポリシリコン３、酸化膜４、配線用
金属膜５からなるコンデンサ６を形成し、そのコンデン
サ６を電源に接続する。
Description
【０００１】
【発明の属する技術分野】この発明は、電子回路の容量
部品であるコンデンサを内蔵した集積回路に関する。
部品であるコンデンサを内蔵した集積回路に関する。
【０００２】
【従来の技術】従来、半導体装置や集積回路を含んだ電
子回路に必要な容量成分は、コンデンサを外付けするの
が普通であった。
子回路に必要な容量成分は、コンデンサを外付けするの
が普通であった。
【０００３】
【発明が解決しようとする課題】最近の論理回路は、高
い周波数で動作するため、スイッチング時に発生するノ
イズによって、誤動作をすることがある。ノイズは、幅
が数〜数十ｎｓ、高さは数百ｍＶ程度である。この誤動
作を防止するため、従来は論理回路の電源にコンデンサ
を外付けしていた。しかし、外付けコンデンサ方式は、
部品点数が増え、組立工数を増す原因となるだけでな
く、そのため信頼性を低下させることになる。
い周波数で動作するため、スイッチング時に発生するノ
イズによって、誤動作をすることがある。ノイズは、幅
が数〜数十ｎｓ、高さは数百ｍＶ程度である。この誤動
作を防止するため、従来は論理回路の電源にコンデンサ
を外付けしていた。しかし、外付けコンデンサ方式は、
部品点数が増え、組立工数を増す原因となるだけでな
く、そのため信頼性を低下させることになる。
【０００４】以上の問題に鑑みて本発明の目的は、誤動
作を防止のためのコンデンサを外付けする必要の無い集
積回路を提供することにある。
作を防止のためのコンデンサを外付けする必要の無い集
積回路を提供することにある。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めに本発明の集積回路は、ポリシリコンを一方の電極と
し、絶縁膜を挟んで配線用金属膜を他方の電極とするコ
ンデンサをチップ内に形成し、そのコンデンサを同一チ
ップ上の論理回路の電源に接続するものとする。
めに本発明の集積回路は、ポリシリコンを一方の電極と
し、絶縁膜を挟んで配線用金属膜を他方の電極とするコ
ンデンサをチップ内に形成し、そのコンデンサを同一チ
ップ上の論理回路の電源に接続するものとする。
【０００６】そのようにすれば、ポリシリコンや、配線
用金属膜は集積回路の製造プロセスに用いられる一般的
な材料であるので、コンデンサの形成が容易である。ま
た、コンデンサを形成することにより、チップ上でのポ
リシリコンの面積を一定量確保することができ、コンデ
ンサは論理回路の電源に含まれるノイズを吸収する。特
に、絶縁膜がシリコン酸化膜であることがよい。
用金属膜は集積回路の製造プロセスに用いられる一般的
な材料であるので、コンデンサの形成が容易である。ま
た、コンデンサを形成することにより、チップ上でのポ
リシリコンの面積を一定量確保することができ、コンデ
ンサは論理回路の電源に含まれるノイズを吸収する。特
に、絶縁膜がシリコン酸化膜であることがよい。
【０００７】そのようにすれば、シリコン酸化膜は集積
回路の製造プロセスに用いられる一般的な材料であるの
で、コンデンサの形成が容易である。
回路の製造プロセスに用いられる一般的な材料であるの
で、コンデンサの形成が容易である。
【０００８】
【発明の実施の形態】図２に本発明を実施した集積回路
の平面図を示す。シリコンチップ１上に、論理回路２等
のパターンが配置されている。このシリコンチップ１の
空き領域にコンデンサ６を形成する。そしてこのコンデ
ンサ６を、論理回路２の電源に接続する。
の平面図を示す。シリコンチップ１上に、論理回路２等
のパターンが配置されている。このシリコンチップ１の
空き領域にコンデンサ６を形成する。そしてこのコンデ
ンサ６を、論理回路２の電源に接続する。
【０００９】図１は、コンデンサ６の構造を示す部分斜
視断面図である。コンデンサ６はシリコンチップ１上に
形成されたポリシリコン３、絶縁膜４、配線用金属膜５
からなっている。コンデンサ６の静電容量Ｃは、配線用
金属膜５とポリシリコン３の重なっている面積Ｓと、絶
縁膜４の厚さＴOXに依存し、次式によって決まる。
視断面図である。コンデンサ６はシリコンチップ１上に
形成されたポリシリコン３、絶縁膜４、配線用金属膜５
からなっている。コンデンサ６の静電容量Ｃは、配線用
金属膜５とポリシリコン３の重なっている面積Ｓと、絶
縁膜４の厚さＴOXに依存し、次式によって決まる。
【００１０】Ｃ＝Ｓ・εOX・εO ／ＴOX ここで、εOXは絶縁膜の誘電率、εO は真空の誘電定数
である。図３は、コンデンサと配線接続方法を示す部分
平面図である。平行に配置されている配線用金属膜５に
よる電源のプラス側パターン７の部分に、コンデンサを
形成した例である。図のプラス側パターン７、マイナス
側パターン８と、ポリシリコン３との間に絶縁膜４が挟
まれている。コンタクト孔９は、マイナス側パターン８
をポリシリコン３に接続するため、中間の絶縁膜４にあ
けられた孔である。
である。図３は、コンデンサと配線接続方法を示す部分
平面図である。平行に配置されている配線用金属膜５に
よる電源のプラス側パターン７の部分に、コンデンサを
形成した例である。図のプラス側パターン７、マイナス
側パターン８と、ポリシリコン３との間に絶縁膜４が挟
まれている。コンタクト孔９は、マイナス側パターン８
をポリシリコン３に接続するため、中間の絶縁膜４にあ
けられた孔である。
【００１１】
【実施例】チップサイズが３×６．５ｍｍ2 の論理集積
回路チップ内に、０．０５ｍｍ角、０．１ｍｍ角、０．
３ｍｍ×０．４ｍｍ等のコンデンサを形成した。ポリシ
リコン３は減圧ＣＶＤ法により形成したもので厚さ０．
５μｍ、絶縁膜４はプラズマＣＶＤ法により形成した酸
化膜で厚さ２５ｎｍ、金属膜５はスパッタ蒸着法による
Ａｌ合金膜で厚さ０．５μｍである。
回路チップ内に、０．０５ｍｍ角、０．１ｍｍ角、０．
３ｍｍ×０．４ｍｍ等のコンデンサを形成した。ポリシ
リコン３は減圧ＣＶＤ法により形成したもので厚さ０．
５μｍ、絶縁膜４はプラズマＣＶＤ法により形成した酸
化膜で厚さ２５ｎｍ、金属膜５はスパッタ蒸着法による
Ａｌ合金膜で厚さ０．５μｍである。
【００１２】このとき、例えば上記の０．１ｍｍ角のコ
ンデンサの容量は、先の式から、
ンデンサの容量は、先の式から、
【００１３】
【数１】 である。
【００１４】このコンデンサを、論理回路の電源に接続
したところ、ノイズによる誤動作が起きなくなった。ま
た、集積回路製造プロセス上、ポリシリコンのエッチン
グの際に、ポリシリコンの面積が少ない場合、いわゆる
枚数効果のようにエッチング反応が急速に進み、ポリシ
リコンのパターンが細くなってしまうことがあるが、ポ
リシリコンを利用したコンデンサをチップ内に設け、ポ
リシリコンの面積を増やすことによって、そのような問
題も解決できる。
したところ、ノイズによる誤動作が起きなくなった。ま
た、集積回路製造プロセス上、ポリシリコンのエッチン
グの際に、ポリシリコンの面積が少ない場合、いわゆる
枚数効果のようにエッチング反応が急速に進み、ポリシ
リコンのパターンが細くなってしまうことがあるが、ポ
リシリコンを利用したコンデンサをチップ内に設け、ポ
リシリコンの面積を増やすことによって、そのような問
題も解決できる。
【００１５】
【発明の効果】以上説明したように、本発明によりチッ
プ上の空いたスペースを利用して、ポリシリコン、絶縁
膜、配線用金属膜によって、コンデンサを形成し、その
コンデンサを、例えば論理回路の電源に接続すれば、論
理回路の電源に含まれるノイズを吸収し、論理回路の誤
動作を防止することができる。
プ上の空いたスペースを利用して、ポリシリコン、絶縁
膜、配線用金属膜によって、コンデンサを形成し、その
コンデンサを、例えば論理回路の電源に接続すれば、論
理回路の電源に含まれるノイズを吸収し、論理回路の誤
動作を防止することができる。
【００１６】また、コンデンサを形成することにより、
チップ上でのポリシリコンの面積を、一定量確保するこ
とができるため、ポリシリコンのパターンの不均一を防
止することができる。
チップ上でのポリシリコンの面積を、一定量確保するこ
とができるため、ポリシリコンのパターンの不均一を防
止することができる。
【図１】本発明の実施例の集積回路チップのコンデンサ
部の部分斜視断面図
部の部分斜視断面図
【図２】本発明の実施例の集積回路チップの平面図
【図３】本発明の集積回路の配線接続方法を示す部分平
面図
面図
１ シリコンチップ ２ 論理回路 ３ ポリシリコン ４ 絶縁膜 ５ 配線用金属膜 ６ コンデンサ ７ 電源（＋）パターン ８ 電源（−）パターン ９ コンタクト孔
Claims (2)
- 【請求項１】ポリシリコンを一方の電極とし、絶縁膜を
挟んで配線用金属膜を他方の電極とするコンデンサをチ
ップ内に形成し、そのコンデンサを同一チップ上の論理
回路の電源に接続することを特徴とするコンデンサ内蔵
集積回路。 - 【請求項２】絶縁膜がシリコン酸化膜であることを特徴
とする請求項１に記載のコンデンサ内蔵集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP192296A JPH09191077A (ja) | 1996-01-10 | 1996-01-10 | コンデンサ内蔵集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP192296A JPH09191077A (ja) | 1996-01-10 | 1996-01-10 | コンデンサ内蔵集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09191077A true JPH09191077A (ja) | 1997-07-22 |
Family
ID=11515096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP192296A Pending JPH09191077A (ja) | 1996-01-10 | 1996-01-10 | コンデンサ内蔵集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09191077A (ja) |
-
1996
- 1996-01-10 JP JP192296A patent/JPH09191077A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373127B1 (en) | Integrated capacitor on the back of a chip | |
| US5872697A (en) | Integrated circuit having integral decoupling capacitor | |
| US6410370B1 (en) | Capacitor for a semiconductor device | |
| US7791169B2 (en) | Capacitor below the buried oxide of SOI CMOS technologies for protection against soft errors | |
| US6198153B1 (en) | Capacitors with silicized polysilicon shielding in digital CMOS process | |
| CN100403520C (zh) | 半导体器件制造方法 | |
| JPH08181211A (ja) | 半導体素子およびその製造方法 | |
| JPH09191077A (ja) | コンデンサ内蔵集積回路 | |
| JPS6173367A (ja) | 半導体装置 | |
| JPH05218302A (ja) | オンチップ反結合キャパシタの構成方法 | |
| JP2000286383A (ja) | 半導体装置およびその製造方法 | |
| EP0441374A1 (en) | Semiconductor device provided with capacitors | |
| US7368825B2 (en) | Power semiconductor device | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPS62104067A (ja) | 半導体装置 | |
| JPH0322470A (ja) | 半導体集積回路 | |
| JPH02260559A (ja) | 半導体集積回路装置 | |
| JPS5982753A (ja) | 半導体装置用パツケ−ジ | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPH10313095A (ja) | 半導体装置 | |
| JPS63237552A (ja) | 半導体装置 | |
| JPH07130951A (ja) | 半導体集積回路装置 | |
| JPH02264432A (ja) | 半導体装置 | |
| JPH09246476A (ja) | 半導体集積回路の電源線及びそのレイアウト方法 | |
| KR100272654B1 (ko) | 디램 소자의 캐패시터 형성방법 |