JPH0322470A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0322470A JPH0322470A JP15771489A JP15771489A JPH0322470A JP H0322470 A JPH0322470 A JP H0322470A JP 15771489 A JP15771489 A JP 15771489A JP 15771489 A JP15771489 A JP 15771489A JP H0322470 A JPH0322470 A JP H0322470A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- metal layer
- power source
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 abstract description 17
- 239000010409 thin film Substances 0.000 abstract description 4
- 230000007257 malfunction Effects 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- -1 Ta20 Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に関し、特に電源雑音吸収用
のコンデンサを内蔵する半導体集積回路に関する。
のコンデンサを内蔵する半導体集積回路に関する。
第２図（ａ）は、従来例を示す半導体チップの平面模式
図、第２図（ｂ）は第２図（ａ）のＡＡ線断面図である
。
図、第２図（ｂ）は第２図（ａ）のＡＡ線断面図である
。
従来の半導体集積回路の電源雑音吸収用のコンデンサは
、拡散層容量あるいはゲート酸化膜容量を用いていたが
、要領を形成するため大きな面積が必要とし、十分大き
な容量のコンデンサを設けることができないため、雑音
吸収の効果が低かった。
、拡散層容量あるいはゲート酸化膜容量を用いていたが
、要領を形成するため大きな面積が必要とし、十分大き
な容量のコンデンサを設けることができないため、雑音
吸収の効果が低かった。
前述した従来の半導体集積回路においては、電源雑音吸
収用のコンデンサを内蔵させる場合、拡散層容量やゲー
ト酸化膜容量を使用していたので十分大きな容量をもた
せることができないため、外部あるいは内部で発生した
電源雑音によって誤動作を引き起こすことがある。これ
を防ぐため外付けコンデンサを使用すると、回路基板へ
の実装密度が低下する。
収用のコンデンサを内蔵させる場合、拡散層容量やゲー
ト酸化膜容量を使用していたので十分大きな容量をもた
せることができないため、外部あるいは内部で発生した
電源雑音によって誤動作を引き起こすことがある。これ
を防ぐため外付けコンデンサを使用すると、回路基板へ
の実装密度が低下する。
本発明の目的は集積度を低下させることなく又電源雑音
吸収用の外付けコンデンサを必要としない半導体集積回
路を提供することにある。
吸収用の外付けコンデンサを必要としない半導体集積回
路を提供することにある。
本発明の半導体集積回路は、半導体チップの絶縁膜上に
、電源（又は接地）端子に接続された第１の金属層、誘
電体層及び接地（又は電源）端子に接続された第２の金
属層がらなる電源雑音吸収用のコンデンサを設けたとい
うものである。
、電源（又は接地）端子に接続された第１の金属層、誘
電体層及び接地（又は電源）端子に接続された第２の金
属層がらなる電源雑音吸収用のコンデンサを設けたとい
うものである。
次に本発明について、図面を参照して説明する。
第１図（ａ）は、本発明の一実施例を示す半導体チップ
の平面模式図、第１図（ｂ）は第１図（ａ＞のＡ−Ａ線
断面図である。
の平面模式図、第１図（ｂ）は第１図（ａ＞のＡ−Ａ線
断面図である。
半導体チップのカバー絶縁膜上に第１の金属層９、誘電
体層ｌＯ、第２の金属層ｌ１がらなるコンデンサを形威
し、その上を他のカバー絶縁膜１２で被覆してある。ま
た、第１の金属層つと接続されている電源パッド６、第
２の金属層１１と接続されている接地パッド７を介して
外部電源と接続される。
体層ｌＯ、第２の金属層ｌ１がらなるコンデンサを形威
し、その上を他のカバー絶縁膜１２で被覆してある。ま
た、第１の金属層つと接続されている電源パッド６、第
２の金属層１１と接続されている接地パッド７を介して
外部電源と接続される。
誘電体層の材質としては、Ｓｉｎ，Ｓｉ０２ ，Ｓｉ３
Ｎ４ ，Ｔａ２ ０，，Ｔｉ０２などを用いることが
できる。特にＴａ２０５薄膜は、反応性スパッタリング
法やＴａ膜の陽極酸化により比誘電率の高いものを形戒
でき、膜厚２００ＯＡで０．１μＦ ／ ｃ ｍ ２程
度の大きな静電容量が得られる。第１，第２の金属層と
してはＴａ膜やＭｏ膜を使用すればよい。
Ｎ４ ，Ｔａ２ ０，，Ｔｉ０２などを用いることが
できる。特にＴａ２０５薄膜は、反応性スパッタリング
法やＴａ膜の陽極酸化により比誘電率の高いものを形戒
でき、膜厚２００ＯＡで０．１μＦ ／ ｃ ｍ ２程
度の大きな静電容量が得られる。第１，第２の金属層と
してはＴａ膜やＭｏ膜を使用すればよい。
以上の構造を持つことにより、内部あるいは外部で発生
した電源雑音をこのコンデンザで吸収させることができ
る。また、このコンデンサは、半導体チップの絶縁膜上
に設けた薄膜コンデンサであり集積度を低下させず雑音
吸収に十分な容量のコンデンサを形或することができる
。
した電源雑音をこのコンデンザで吸収させることができ
る。また、このコンデンサは、半導体チップの絶縁膜上
に設けた薄膜コンデンサであり集積度を低下させず雑音
吸収に十分な容量のコンデンサを形或することができる
。
以上説明したように本発明は、電源雑音吸収用のコンデ
ンサを半導体チップの絶縁膜上に薄膜コンデンサとして
設けることにより、集積密度を低下させずに電源雑音に
よる誤動作のない半導体集積回路がえられる。又、電源
雑音吸収用のコンデンサを外付けする必要がないため、
回路基板への実装密度を向上させることができるという
効果がある。
ンサを半導体チップの絶縁膜上に薄膜コンデンサとして
設けることにより、集積密度を低下させずに電源雑音に
よる誤動作のない半導体集積回路がえられる。又、電源
雑音吸収用のコンデンサを外付けする必要がないため、
回路基板への実装密度を向上させることができるという
効果がある。
第１図（ａ）は、本発明の一実施例を示す半導体チップ
の平面模式図、第１図（ｂ）は第１図（ａ〉のＡ−Ａ線
断面図、第２図（ａ）は、従来例を示す半導体チップの
平面模式図、第２図（ｂ）は第２図（ａ）のＡ−Ａ線断
面図である。 １・・・ｐ型半導体基板、２・・・ｐ＋拡散層、３・・
・ｎウェル、４・・・ｎ＋拡散層、５・・・酸化シリコ
ン膜、６・・・電源パッド、７・・・接地パッド、８・
・・カバー絶縁膜、９・・・第１の金属層、１ｏ・・・
誘電体層、１１・・・第２の金属層、１２・・・他のカ
バー絶縁膜。
の平面模式図、第１図（ｂ）は第１図（ａ〉のＡ−Ａ線
断面図、第２図（ａ）は、従来例を示す半導体チップの
平面模式図、第２図（ｂ）は第２図（ａ）のＡ−Ａ線断
面図である。 １・・・ｐ型半導体基板、２・・・ｐ＋拡散層、３・・
・ｎウェル、４・・・ｎ＋拡散層、５・・・酸化シリコ
ン膜、６・・・電源パッド、７・・・接地パッド、８・
・・カバー絶縁膜、９・・・第１の金属層、１ｏ・・・
誘電体層、１１・・・第２の金属層、１２・・・他のカ
バー絶縁膜。
Claims (1)
- 半導体チップの絶縁膜上に、電源（又は接地）端子に接
続された第１の金属層、誘電体層及び接地（又は電源）
端子に接続された第２の金属層からなる電源雑音吸収用
のコンデンサを設けたことを特徴とする半導体集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15771489A JPH0322470A (ja) | 1989-06-19 | 1989-06-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15771489A JPH0322470A (ja) | 1989-06-19 | 1989-06-19 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322470A true JPH0322470A (ja) | 1991-01-30 |
Family
ID=15655773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15771489A Pending JPH0322470A (ja) | 1989-06-19 | 1989-06-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322470A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326838A (ja) * | 1992-04-08 | 1993-12-10 | Nec Corp | 半導体装置 |
| US5633785A (en) * | 1994-12-30 | 1997-05-27 | University Of Southern California | Integrated circuit component package with integral passive component |
| JP2007095965A (ja) * | 2005-09-28 | 2007-04-12 | Technology Alliance Group Inc | 半導体装置およびバイパスキャパシタモジュール |
| US8299518B2 (en) | 2008-03-17 | 2012-10-30 | Liquid Design Systems Inc. | Semiconductor device and bypass capacitor module |
-
1989
- 1989-06-19 JP JP15771489A patent/JPH0322470A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326838A (ja) * | 1992-04-08 | 1993-12-10 | Nec Corp | 半導体装置 |
| US5633785A (en) * | 1994-12-30 | 1997-05-27 | University Of Southern California | Integrated circuit component package with integral passive component |
| JP2007095965A (ja) * | 2005-09-28 | 2007-04-12 | Technology Alliance Group Inc | 半導体装置およびバイパスキャパシタモジュール |
| US8299518B2 (en) | 2008-03-17 | 2012-10-30 | Liquid Design Systems Inc. | Semiconductor device and bypass capacitor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2001252058A1 (en) | Distributed capacitor | |
| US6198153B1 (en) | Capacitors with silicized polysilicon shielding in digital CMOS process | |
| JPH0322470A (ja) | 半導体集積回路 | |
| EP1100096A4 (en) | ELECTRONIC DEVICE AND ITS MANUFACTURE | |
| JPH10326868A (ja) | 半導体装置 | |
| JPH0897367A (ja) | 半導体装置 | |
| JPH02231755A (ja) | Ｍｉｍ容量を備えたモノリシック集積回路 | |
| JP3909086B2 (ja) | 電子装置 | |
| JPH01100960A (ja) | 半導体集積回路装置 | |
| JPH04196583A (ja) | 半導体装置 | |
| JPS62104067A (ja) | 半導体装置 | |
| JPH01255262A (ja) | Ｍｏｓキャパシタ | |
| JPWO1996028848A1 (ja) | 低ｅｍｉデバイス回路と構造 | |
| JPH08298307A (ja) | 半導体装置 | |
| JPH03142864A (ja) | 半導体集積回路 | |
| JPS63185053A (ja) | 半導体装置 | |
| JPH0399461A (ja) | Ｍｉｍキャパシタを具備した半導体装置 | |
| JPH07130951A (ja) | 半導体集積回路装置 | |
| JPH09191077A (ja) | コンデンサ内蔵集積回路 | |
| JPS62130552A (ja) | 半導体集積回路装置 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPH04179126A (ja) | シールド構造をもつ半導体集積回路装置 | |
| JPH0362555A (ja) | 半導体装置 | |
| KR0133831B1 (ko) | 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법 | |
| JPH0648878Y2 (ja) | 半導体装置 |