JPH09198500A - イメージデータ画質改善回路 - Google Patents
イメージデータ画質改善回路Info
- Publication number
- JPH09198500A JPH09198500A JP8007705A JP770596A JPH09198500A JP H09198500 A JPH09198500 A JP H09198500A JP 8007705 A JP8007705 A JP 8007705A JP 770596 A JP770596 A JP 770596A JP H09198500 A JPH09198500 A JP H09198500A
- Authority
- JP
- Japan
- Prior art keywords
- line
- circuit
- input
- spatial filter
- line buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Record Information Processing For Printing (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】イメージデータの画質改善回路に関し、ライン
・バッファのライン数を１つ減らし、ハードウェア量を
少なくすることを目的とする。 【解決手段】イメージ・メモリから読み出したドット・
データを周囲のドット・データの値によって補正する回
路であって、イメージ・メモリの写しを保持するＮ−１
本のライン・バッファと、ライン・バッファの先頭ライ
ンを指定するライン指定回路と、Ｍビットのシフト・レ
ジスタ回路をＮ本と、その出力から所定の処理結果を出
す論理回路とよりなるＭ×Ｎ空間フィルタとを有し、ラ
イン・バッファの内容Ｎ−１ビットを読み出して、空間
フィルタのシフト・レジスタ回路の２番目の入力からＮ
−１個の入力に入力し、イメージ・メモリから読み出し
た内容をライン先頭指定回路が指定するライン・バッフ
ァと空間フィルタのシフト・レジスタ回路の先頭入力と
に入力するように構成する。
・バッファのライン数を１つ減らし、ハードウェア量を
少なくすることを目的とする。 【解決手段】イメージ・メモリから読み出したドット・
データを周囲のドット・データの値によって補正する回
路であって、イメージ・メモリの写しを保持するＮ−１
本のライン・バッファと、ライン・バッファの先頭ライ
ンを指定するライン指定回路と、Ｍビットのシフト・レ
ジスタ回路をＮ本と、その出力から所定の処理結果を出
す論理回路とよりなるＭ×Ｎ空間フィルタとを有し、ラ
イン・バッファの内容Ｎ−１ビットを読み出して、空間
フィルタのシフト・レジスタ回路の２番目の入力からＮ
−１個の入力に入力し、イメージ・メモリから読み出し
た内容をライン先頭指定回路が指定するライン・バッフ
ァと空間フィルタのシフト・レジスタ回路の先頭入力と
に入力するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明はプリンタや表示装置
等において、印刷、表示するイメージデータの画質改善
回路に関する。
等において、印刷、表示するイメージデータの画質改善
回路に関する。
【０００２】
【従来の技術】プリンタにおけるイメージ・データの印
刷における画質改善の例を以下に説明する。
刷における画質改善の例を以下に説明する。
【０００３】印刷するイメージ・データ（ドットで表し
たパターン）はイメージ・メモリ上に生成されている。
ところで、斜めの線や辺はイメージ・メモリ上では図２
（３）に示すように表現されている。これをそのまま印
刷すれば、図２（１）に示すようにぎざぎざの段ができ
てしまう。イメージデータ画質改善回路は、イメージ・
メモリにあるドット・パターンを印刷する段階でスムー
ズな線にするために使用する。例えば、印刷ドットの位
置をドット・ピッチの１／ｎ単位でシフトさせることに
より滑らかな線にすることができる。図２（２）は１／
４ドット・ピッチ単位でシフトさせた例である。このシ
フト量を画質改善回路によって算定し、印字機構（図示
していない）に与えることにより滑らかな直線としての
印刷結果を得る。
たパターン）はイメージ・メモリ上に生成されている。
ところで、斜めの線や辺はイメージ・メモリ上では図２
（３）に示すように表現されている。これをそのまま印
刷すれば、図２（１）に示すようにぎざぎざの段ができ
てしまう。イメージデータ画質改善回路は、イメージ・
メモリにあるドット・パターンを印刷する段階でスムー
ズな線にするために使用する。例えば、印刷ドットの位
置をドット・ピッチの１／ｎ単位でシフトさせることに
より滑らかな線にすることができる。図２（２）は１／
４ドット・ピッチ単位でシフトさせた例である。このシ
フト量を画質改善回路によって算定し、印字機構（図示
していない）に与えることにより滑らかな直線としての
印刷結果を得る。
【０００４】図３は従来のプリンタにおけるイメージデ
ータの画質改善回路回りの構成概念図である。印刷する
ための１ページ分のイメージデータを保持するイメージ
・メモリ１、その内容の写しを隣接する７ライン分保持
するライン・バッファ２、ライン・バッファの内容を並
列に読み出し、シフトレジスタにより構成される９×７
のマトリクスと、その出力９×７＝６３ビットの値によ
りその中心のドットの値に関連する値を出力する（すな
わち周囲のドットの値を考慮して中心のドットの印字位
置を補正する）フィルタ論理回路とからなる９×７空間
フィルタ３よりなる。
ータの画質改善回路回りの構成概念図である。印刷する
ための１ページ分のイメージデータを保持するイメージ
・メモリ１、その内容の写しを隣接する７ライン分保持
するライン・バッファ２、ライン・バッファの内容を並
列に読み出し、シフトレジスタにより構成される９×７
のマトリクスと、その出力９×７＝６３ビットの値によ
りその中心のドットの値に関連する値を出力する（すな
わち周囲のドットの値を考慮して中心のドットの印字位
置を補正する）フィルタ論理回路とからなる９×７空間
フィルタ３よりなる。
【０００５】イメージ・メモリ１からは横（ライン）方
向に1 ドットづつ読み出し、ライン・バッファ２に書き
込む。書き込むラインはライン先頭指定回路５により指
定する。このライン先頭指定回路５は７つのラインの１
つを先頭（最新ドットを保持する）としてサイクリック
に指定する。
向に1 ドットづつ読み出し、ライン・バッファ２に書き
込む。書き込むラインはライン先頭指定回路５により指
定する。このライン先頭指定回路５は７つのラインの１
つを先頭（最新ドットを保持する）としてサイクリック
に指定する。
【０００６】ライン・バッファ２からは並列に７ドット
を読み出し、ライン先頭指定回路５により指定されたラ
インが先頭になるようにライン対応変換回路４により並
びを揃えて空間フィルタのシフトレジスタに入力する。
を読み出し、ライン先頭指定回路５により指定されたラ
インが先頭になるようにライン対応変換回路４により並
びを揃えて空間フィルタのシフトレジスタに入力する。
【０００７】空間フィルタは９×７個のドットの値によ
って、中心のドットの印字シフト位置を決定し出力す
る。
って、中心のドットの印字シフト位置を決定し出力す
る。
【０００８】
【発明が解決しようとする課題】プリンタの印字品質
は、年々高解像度を求められ、ライン・バッファに必要
な容量が増大している。ライン・バッファは高速ＲＡＭ
を使用する必要があり、高価であるのでできるだけ小容
量であることが望ましい。
は、年々高解像度を求められ、ライン・バッファに必要
な容量が増大している。ライン・バッファは高速ＲＡＭ
を使用する必要があり、高価であるのでできるだけ小容
量であることが望ましい。
【０００９】本発明は、イメージデータ画質改善回路の
回路の構成を工夫することにより、ライン・バッファの
ライン数を１つ減らし、ハードウェア量を少なくするこ
とを目的としている。
回路の構成を工夫することにより、ライン・バッファの
ライン数を１つ減らし、ハードウェア量を少なくするこ
とを目的としている。
【００１０】
【課題を解決するための手段】本発明の対象は、イメー
ジデータを保持するイメージ・メモリから読み出したド
ット・データを周囲のドット・データの値によって補正
する、イメージデータ画質改善回路である。
ジデータを保持するイメージ・メモリから読み出したド
ット・データを周囲のドット・データの値によって補正
する、イメージデータ画質改善回路である。
【００１１】このイメージデータ画質改善回路は、イメ
ージ・メモリから順次読み出したデータをライン対応で
保持するＮ−１本のライン・バッファと、サイクリック
にライン・バッファの先頭ラインを指定するライン指定
回路と、Ｍビットのシフト・レジスタ回路をＮ本と、そ
の出力Ｍ×Ｎビットを入力として所定の出力を出す論理
回路とよりなるＭ×Ｎ空間フィルタとを有する。
ージ・メモリから順次読み出したデータをライン対応で
保持するＮ−１本のライン・バッファと、サイクリック
にライン・バッファの先頭ラインを指定するライン指定
回路と、Ｍビットのシフト・レジスタ回路をＮ本と、そ
の出力Ｍ×Ｎビットを入力として所定の出力を出す論理
回路とよりなるＭ×Ｎ空間フィルタとを有する。
【００１２】順次にライン・バッファの内容Ｎ−１ビッ
トを読み出して、ライン先頭指定回路の指定するライン
を先頭にして、空間フィルタのシフト・レジスタ回路の
２番目の入力からＮ−１個の入力に入力し、イメージ・
メモリから読み出した内容をライン先頭指定回路が指定
するライン・バッファと空間フィルタのシフト・レジス
タ回路の先頭入力とに入力するように構成する。
トを読み出して、ライン先頭指定回路の指定するライン
を先頭にして、空間フィルタのシフト・レジスタ回路の
２番目の入力からＮ−１個の入力に入力し、イメージ・
メモリから読み出した内容をライン先頭指定回路が指定
するライン・バッファと空間フィルタのシフト・レジス
タ回路の先頭入力とに入力するように構成する。
【００１３】すなわち、ライン・バッファの先頭ライン
の直前のデータは空間フィルタのシフト・レジスタ回路
に入るので、ライン・バッファから読み出した直後に新
しい値を入れることができる。このように構成すること
により、ライン・バッファはＮ−１本でありながら、Ｎ
本であるのと同等の機能を発揮する。
の直前のデータは空間フィルタのシフト・レジスタ回路
に入るので、ライン・バッファから読み出した直後に新
しい値を入れることができる。このように構成すること
により、ライン・バッファはＮ−１本でありながら、Ｎ
本であるのと同等の機能を発揮する。
【００１４】
【発明の実施の形態】図１は本発明をプリンタのドット
パターンのスムージング処理に適用した実施例の構成図
である。以下、図面を参照して説明する。
パターンのスムージング処理に適用した実施例の構成図
である。以下、図面を参照して説明する。
【００１５】基本的な構成は従来と同じである。イメー
ジ・メモリ10は従来と同じであり、空間フィルタ30も同
じく９×７ラインである。ライン・バッファ20は空間フ
ィルタの７ラインより１つ少ない６ライン分であり、ラ
イン対応変換回路40、ライン先頭指定回路50もそれに伴
って６ラインに対応する。ライン先頭指定回路50は、６
つのラインの１つを先頭としてサイクリックに指定す
る。
ジ・メモリ10は従来と同じであり、空間フィルタ30も同
じく９×７ラインである。ライン・バッファ20は空間フ
ィルタの７ラインより１つ少ない６ライン分であり、ラ
イン対応変換回路40、ライン先頭指定回路50もそれに伴
って６ラインに対応する。ライン先頭指定回路50は、６
つのラインの１つを先頭としてサイクリックに指定す
る。
【００１６】ライン・バッファ20からは並列に６ドット
を読み出し、ライン先頭指定回路50により指定されたラ
インが先頭になるようにライン対応変換回路40により並
びを揃えて空間フィルタ30のＬ６〜Ｌ１のシフトレジス
タに入力する。
を読み出し、ライン先頭指定回路50により指定されたラ
インが先頭になるようにライン対応変換回路40により並
びを揃えて空間フィルタ30のＬ６〜Ｌ１のシフトレジス
タに入力する。
【００１７】イメージ・メモリ１からは横（ライン）方
向に1 ドットづつ読み出し、ライン・バッファ２に書き
込む。書き込むラインはライン先頭指定回路５により指
定されたラインのドット位置である。この位置の元の内
容は既に読み出され、空間フィルタの所定の位置に入力
されているので、もう必要がない。従ってＬ７（先頭：
最新）のラインの内容が入れ代わりに入ることになる。
向に1 ドットづつ読み出し、ライン・バッファ２に書き
込む。書き込むラインはライン先頭指定回路５により指
定されたラインのドット位置である。この位置の元の内
容は既に読み出され、空間フィルタの所定の位置に入力
されているので、もう必要がない。従ってＬ７（先頭：
最新）のラインの内容が入れ代わりに入ることになる。
【００１８】それと同時に、イメージ・メモリ１から読
み出した同じ内容が空間フィルタの先頭ラインに入力さ
れる。これにより、空間フィルタには従来と同じ９×７
個のドットの値が揃うので、それによって、中心のドッ
トの印字のシフト位置を決定し出力する。
み出した同じ内容が空間フィルタの先頭ラインに入力さ
れる。これにより、空間フィルタには従来と同じ９×７
個のドットの値が揃うので、それによって、中心のドッ
トの印字のシフト位置を決定し出力する。
【００１９】なお、本発明の実施例をプリンタにおける
スムージング回路の例で説明したが、これに限らず、本
発明はいわゆる空間フィルタ処理を行う画像処理回路に
適用できる。
スムージング回路の例で説明したが、これに限らず、本
発明はいわゆる空間フィルタ処理を行う画像処理回路に
適用できる。
【００２０】
【発明の効果】以上説明したように、本発明によれば画
質改善回路において、高速なメモリを必要とするライン
・バッファのライン数を１つ削減することができ、コス
トを下げることに寄与する。
質改善回路において、高速なメモリを必要とするライン
・バッファのライン数を１つ削減することができ、コス
トを下げることに寄与する。
【図１】 本発明の実施例の構成図
【図２】 スムージング処理説明図
【図３】 画質改善回路の構成概念図
１,10 イメージ・メモリ ２,20 ライン・バッファ ３,30 空間フィルタ ４,40 ライン対応変換回路 ５,50 ライン先頭指定回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/409 Ｇ０６Ｆ 15/64 ４５０Ｄ // Ｇ０９Ｇ 5/28 ６１０ Ｈ０４Ｎ 1/40 １０１Ｄ
Claims (1)
- 【請求項１】 イメージデータを保持するイメージ・メ
モリから読み出したドット・データを周囲のドット・デ
ータの値によって補正する、イメージデータ画質改善回
路であって、 イメージ・メモリからライン方向に順次読み出したデー
タをライン対応で保持するＮ−１本のライン・バッファ
と、 サイクリックにライン・バッファの先頭ラインを指定す
るライン指定回路と、 Ｍビットのシフト・レジスタ回路をＮ本と、その出力Ｍ
×Ｎビットを入力として所定の出力を出す論理回路とよ
りなるＭ×Ｎ空間フィルタとを有し、 順次にライン・バッファの内容Ｎ−１ビットを読み出し
て、ライン先頭指定回路の指定するラインを先頭にし
て、空間フィルタのシフト・レジスタ回路の２番目の入
力からＮ−１個の入力に入力し、イメージ・メモリから
読み出した内容をライン先頭指定回路が指定するライン
・バッファと空間フィルタのシフト・レジスタ回路の先
頭入力とに入力するように構成したことを特徴とするイ
メージデータ画質改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8007705A JPH09198500A (ja) | 1996-01-19 | 1996-01-19 | イメージデータ画質改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8007705A JPH09198500A (ja) | 1996-01-19 | 1996-01-19 | イメージデータ画質改善回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09198500A true JPH09198500A (ja) | 1997-07-31 |
Family
ID=11673169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8007705A Pending JPH09198500A (ja) | 1996-01-19 | 1996-01-19 | イメージデータ画質改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09198500A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012063523A (ja) * | 2010-09-15 | 2012-03-29 | Ricoh Co Ltd | 画像処理装置、画像形成装置、画像処理方法及びスキュー補正制御プログラム |
-
1996
- 1996-01-19 JP JP8007705A patent/JPH09198500A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012063523A (ja) * | 2010-09-15 | 2012-03-29 | Ricoh Co Ltd | 画像処理装置、画像形成装置、画像処理方法及びスキュー補正制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63205257A (ja) | 印刷制御装置 | |
| JPH0281184A (ja) | 画像処理装置 | |
| JPH0535435B2 (ja) | ||
| JPH09198500A (ja) | イメージデータ画質改善回路 | |
| JPH0421472A (ja) | プリンタ制御装置 | |
| JP2669336B2 (ja) | 印刷装置 | |
| JP2614319B2 (ja) | 画素数変換方式 | |
| JPH05505502A (ja) | サーマルプリンタ等のイメージ拡大 | |
| JP2974498B2 (ja) | 印刷装置 | |
| JP3196788B2 (ja) | プリンタ、及び印刷制御方法 | |
| JP2532177B2 (ja) | 画像形成装置 | |
| JP2881924B2 (ja) | データ記憶装置 | |
| JP2884862B2 (ja) | データ処理装置 | |
| JP2872144B2 (ja) | 印刷装置 | |
| JP2955301B2 (ja) | 画像処理方法 | |
| JPH0570856B2 (ja) | ||
| JPH08183208A (ja) | ビットマップ記録方法および記録装置 | |
| JPH11249832A (ja) | 画像形成装置 | |
| JPS6364086A (ja) | 出力装置 | |
| JPH05159066A (ja) | 画像形成装置 | |
| JPH052643A (ja) | 画像処理装置 | |
| JPH05246075A (ja) | ビットマップデ−タ発生装置 | |
| JPH052642A (ja) | 画像処理装置 | |
| JPH05135164A (ja) | 座標変換方法及び座標変換装置 | |
| JPH05204367A (ja) | 文字信号等出力制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |