JPH09200621A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】低コストでＳ／Ｎ比を劣化させずにダイナミッ
クレンジを拡大することが出来る固体撮像装置を提供す
る。 【解決手段】固体撮像素子１は駆動パルス発生回路７に
より２倍速で駆動され、１フィールド期間に２画面が出
力されるとともに、うち１画面をシャッタ動作させ、ホ
ワイト・クリップ回路３を通して飽和むら成分を除去
し、Ａ／Ｄコンバータ４においてデジタル信号に変換し
た後、２画面の出力はそれぞれフィールドメモリ５およ
び６に記憶させる。このフィールドメモリ５および６の
出力を垂直同期パルスＶＤにより同期化し、加算器８で
加算することにより、２画面間のシャッタ時間比に相当
するダイナミックレンジの拡大が飽和むらが無く実現出
来る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像装置に係わ
り、時に電子シャッターを利用してダイナミックレンジ
を改善した固体撮像装置に関する。

【０００２】

【従来の技術】半導体技術の進歩により、固体撮像素子
は微細化および高感度化が進んでいるが、それに伴なっ
て感度および黒レベルから高輝度レベルまでを飽和する
ことなく増幅するためのダイナミックレンジが低下する
ので、その改善が開発の重要なポイントになってきた。

【０００３】このダイナミックレンジを改善する手法の
一つとして、固体撮像素子自体またはこの素子を用いた
撮像装置にＫＮＥＥ特性をもたせて、疑似的に拡大させ
る手法がある。その一つの例が特開昭４−１９６７７６
号公報に記載されている。

【０００４】同公報記載の撮像装置のブロック図を示し
た図６を参照すると、この撮像装置は、撮影レンズ３
１、入射する光の方向に対して同一直線上に傾斜して配
置されたハーフミラー３２、このハーフミラー３２で反
射、透過させた光をそれぞれ受光して電気信号に変換す
る任意のシャッタースピードを有する電子シャッタ付電
荷結合素子（ＣＣＤ）３３ａおよび７３ｂ、これらのＣ
ＣＤ３３ａおよび３３ｂの出力を加算する加算器３４
と、ダイナミックレンジ制御部３５を備え、撮影レンズ
３１を通過した入射光はハーフミラー３２によって透過
光と反射光の２系統に分岐し、反射光はＣＣＤ３３ａ
に、透過光はＣＣＤ３３ｂにそれぞれ入力される。

【０００５】これらのＣＣＤ３３ａおよび３３ｂの出力
は加算器３４で加算され、その加算された出力がダイナ
ミックレンジ制御部３５を介してビデオ信号として出力
されるので、Ｓ／Ｎ比が従来より少なくしてダイナミッ
クレンジを広げている。

【０００６】一方、他の例が特開平２−８７７８５号公
報に記載されている。同公報記載の撮像装置のうち撮像
素子のブロック図を示した図７（ａ）を参照すると、こ
の撮像装置は、固体撮像素子７１、受光量に応じた電荷
を発生する受光部７２、この受光部７２で発生した電荷
を垂直方向に転送する垂直転送部７３、この垂直転送部
７３からの電荷を水平方向に転送する水平転送部７４と
を備え、受光部７２で発生した電荷を受光部と垂直転送
部の容量に応じて複数回に分けて読み出し、垂直転送部
７３上加算して読み出すことにより、高輝度域でも固体
撮像素子７１のダイナミックレンジを十分に利用し、か
つ広い輝度範囲の光電変換出力を得ている。

【０００７】

【発明が解決しようとする課題】上述した従来の撮像装
置においては、例えば図６に示す撮像装置の場合はハー
フミラーを用いる２板式のため、装置として規模が大き
くなり、２つのＣＣＤ出力の画像を一致させるためのレ
ジストレーション調整等に要する工数が増えるのでコス
トが高くなる欠点がある。

【０００８】一方、図７（ａ）に示す撮像装置の場合は
フォトダイオードの出力を加算しているので、フォトダ
イオードと光量の関係を示した図７（ｂ）から分るよう
に、入射光量がｂ点以上の光量になると、垂直転送部の
レジスタからデータが溢れないようにフォトダイオード
出力がオーバーフロードレインにより飽和するが、その
構造上のバラツキから、ビットごとに飽和出力がばらつ
き飽和ムラとなって画面上に現われる（図７（ｂ）の斜
線部分Ｅ）。したがって、ｂ点以上ではＳ／Ｎ比が大き
く劣化してしまうことになり、実用的なダイナミックレ
ンジは従来通りｂ点で制限されてしまうという欠点があ
った。

【０００９】本発明の目的は、上述した欠点に鑑みなさ
れたものであり、低コストでＳ／Ｎ比を劣化させずにダ
イナミックレンジを拡大することが出来る固体撮像装置
を提供することにある。

【００１０】

【課題を解決するための手段】本発明の固体撮像装置の
特徴は、固体撮像素子から１フィールド期間に少なくと
も２画面の画像信号を出力させ、これら２画面のうちの
前の１画面はそのまま出力し、後の１画面はオーバーフ
ロードレインにより前記固体撮像素子の蓄積電化を引き
抜いた電子シャッタ機能による出力とし、前記１画面の
画像出力はホワイト・クリップして高輝度レベルの飽和
むらを除去するとともに、これらの２画面の画像出力を
それれぞれ異なる記憶手段に保持させ、これら記憶手段
に記憶された前記２画面の画像出力を垂直同期パルスで
同期化して加算することにより前記飽和むらが無く、か
つダイナミックレンジが拡がるようにしたダイナミック
レンジ拡大手段を有することにある。

【００１１】また、前記ダイナミックレンジ拡大手段
は、ｎ（ｎは自然数）画面の画像信号を出力する前記固
体撮像素子と、ｎ画面の前記画像信号の高輝度レベルを
所定の飽和レベルにそれぞれクリップするホワイト・ク
リップ回路と、前記デジタル画像信号を前記ｎ画面ごと
に１フイールド期間記憶するｎ個のフイールドメモリ
と、前記固体撮像素子の駆動および前記フイールドメモ
リの制御を行なう駆動パルス発生回路と、前記フイール
ドメモリのデジタル画像信号を加算する加算器とを有
し、前記駆動パルス発生回路が前記固体撮像素子をｎ倍
の速度で駆動させることによって、前記固体撮像素子は
１フイールド内のｎ画面の読み出し画像のうち最初の１
画面はそのまま前記通常出力として出力し残りのｎ−１
画面を外部から供給されるｎ−１個のシャッタ用高電圧
パルスにそれぞれ応答して前記所定の飽和レベルを越え
ないように蓄積電荷を引き抜いてシャッタ出力として出
力し、これらｎ画面の画像出力を前記ホワイト・クリッ
プ回路を通すことによって前記所定の飽和レベルを超過
した前記通常出力の１画面の高輝度レベルのみをクリッ
プするとともに、ｎ個の前記フィールドメモリのうち対
応するメモリにそれぞれ１画面ごとに記憶させ、前記駆
動パルス発生回路から供給される前記垂直同期パルスで
同期化して前記加算器で加算することによって前記ｎ画
面の画像出力を１フィールドの出力画像として合成出力
するように構成される。

【００１２】さらに、前記シャッタ用高電圧パルスをｎ
−１個供給することによって前記合成出力のうち前記所
定の飽和レベル以上の出力画像レベルを段階的に減少さ
せ、連続した階調の画像出力を得るようにした。

【００１３】さらにまた、前記加算器が、垂直同期パル
スで同期化された前記フィールドメモリ出力のみを加算
するようにした。

【００１４】また、前記駆動パルス発生回路が、垂直転
送パルスと水平転送パルスと読み出しゲートパルスとを
発生して前記固体撮像素子のｎ倍速読み出し動作を制御
し、前記垂直同期信号を発生して前記通常出力の画面と
前記シャッタ出力の画面との時間ずれを前記フィールド
メモリの読み出し時に一致させる同期化動作とを制御す
るようにした。

【００１５】

【発明の実施の形態】まず、本発明の実施の形態につい
て図面を参照しながら説明する。図１は本発明の固体撮
像装置１００の一実施の形態を示すブロック図であり、
図２は固体撮像素子１の内部構成の模式図である。図１
を参照すると、この固体撮像装置１００は、シャッタ機
能を有する固体撮像素子１と、この固体撮像素子１から
出力される信号２１を次段に送出するバッファ回路２
と、このバッファ回路２の出力２２の信号レベルをクリ
ップするホワイト・クリップ回路３と、クリップされた
出力信号２３をデジタル信号に変換するアナログデジタ
ル変換器（以下、Ａ／Ｄコンバータと称す）４と、変換
されたデジタル信号２４を時分割で記憶し保持するフィ
ールドメモリ５および６と、これらのフィールドメモリ
５および６から読み出された信号２６および２８を加算
し出力信号２７として出力する加算器８と、これらのフ
ィールドメモリ５および６に垂直同期パルスＶＤを、固
体撮像素子１に水平転送パルスＨＳと垂直転送パルスＶ
Ｓと読出しゲートパルスＶＧとをそれぞれ供給する駆動
パルス発生回路７とを備えてなる。

【００１６】固体撮像素子１は入射光量に比例した電荷
を蓄積するフォトダイオード１５と、フォトダイオード
１５の電荷を垂直転送パルスＶＳに応答して画像信号と
して一時的に保持する垂直転送レジスタ１０と、垂直転
送レジスタ１０から転送された画像信号を水平転送パル
スＨＳに応答して出力部１５へさらに転送する水平転送
レジスタ１１と、水平転送レジスタ１１から転送された
画像信号をバッファ回路２へ出力する出力部１４とから
なる。

【００１７】固体撮像素子１の半導体基板には、外部か
らシャッタ用高電圧パルス（以下、シャッタパルスと称
す）ＶＰが端子１７を介して供給されており、この撮像
素子のフォトダイオードには入射された光の強度に比例
した電荷が蓄積されているが、例えば縦型オーバーフロ
ードレインを使ったシャッタではこの蓄積された電荷を
高電圧パルスＶＰによって引き抜きシャッタ時間を制御
するのが一般的である。

【００１８】すなわち、シャッタパルスの供給間隔を短
かくすればフォトダイオードの電荷が空になる状態も頻
繁になるので、フォトダイオードがオーバーフローする
ことも少くすることができ、したがってシャッタ出力が
飽和するまでの光量が十分にとれてダイナミックレンジ
も広くなる。

【００１９】この固体撮像装置１００の動作を図１、図
２および動作説明用タイミングチャートを示した図３を
用いて説明する。フイールドメモリの個数をｎとする
と、ここでは一例としてｎ＝２個の場合の例を示してあ
り、それ以上であっても同様に動作する。

【００２０】フイールドメモリの個数が２個であるか
ら、１垂直走査期間（以下、１フィールドと称す）を２
分割し、それぞれの分割された期間を対応するフイール
ドメモリが走査する。この２分割走査に対応するため
に、固体撮像素子１の読み出しゲート電極９には読み出
しゲートパルスＶＧが１フィールドに２回、すなわち１
／２フィールドごとに供給される。

【００２１】入射光量に応じてフォトダイオード１５に
蓄積された電荷は、読み出しゲート電極９に供給される
読み出しゲートパルスＶＰによって活性化され直ちに画
像信号として垂直転送レジスタ１０に転送される。

【００２２】垂直転送レジスタ１０には連続パルスから
なる垂直転送パルスＶＳが駆動パルス発生回路７から垂
直転送パルスＶＳの入力端子１２を介して供給されてい
るが、このパルスには読み出しゲートパルスＶＧが正極
性で重畳されている。この重畳された読み出しゲートパ
ルスＶＧの後縁から１／２フィールド期間離れた次のゲ
ートパルスの前縁までの期間がフォトダイオード１５に
入射光量に応じた電荷が蓄積される通常蓄積期間とな
り、この期間内は連続パルスからなる垂直転送パルスＶ
Ｓが供給されるので、このパルスに応答してフォトレジ
スタ１５から読み出された信号を水平転送レジスタ１１
に転送する。

【００２３】水平転送レジスタ１１には正極性の水平転
送パルスＶＨが駆動パルス発生回路７から水平転送パル
スＨＳの入力端子１３を介して供給されているが、この
パルスには垂直転送パルスＶＳを挟んで所定幅の期間ロ
ウレベルになる休止期間がが存在し、この休止期間と次
の休止期間との間、すなわち垂直転送パルスＶＳがハイ
レベルの期間に垂直転送パルスＶＨよりも周波数が高い
データレートの連続パルスからなる水平転送パルスＶＨ
が発生するように設定されている。このパルスに応答し
て垂直転送レジスタ１０から転送された信号を高速に出
力部１４に転送する。

【００２４】したがってこの動作から分るように、垂直
転送レジスタ１０、水平転送レジスタ１１および出力部
１４は２倍速にて動作するべく駆動パルス発生回路７が
制御している。

【００２５】電子シャッタを制御するシャッタパルス
は、１フィールド内の後の１／２フィールド内のいずれ
かのタイミングに印加され、シャッタによる蓄積時間は
１／２フィールドから０まで可変することが出来る。

【００２６】ここで入射光量に対する固体撮像素子１の
出力レベルとの関係を、図７（ｂ）を再び用いて説明す
ると、この図はＸ軸に入射光量を、Ｙ軸に出力電圧をと
り、ａ点を標準光量およびｂ点を飽和点の入射光量と
し、対応するそれぞれの出力を標準出力おび飽和出力と
して示してある。飽和標準の入射光量ａのときは固体撮
像素子の１の電荷は入射光量が低いときは線形に増加す
るがｂ点において、過大入射光量により発生した各フォ
トダイオード１５の電荷は通常はオーバーフロードレイ
ン（図示せず）によりそれぞれ低き抜かれるので飽和特
性を示す。しかし、オーバーフロードレインの各フォト
ダイオード１５のばらつきにより、飽和むらが発生す
る。

【００２７】この場合のダイナミックレンジＤＬは、 ダイナミックレンジＤＬ＝（飽和点の入射光量ｂ）／
（標準光量ａ） で表わせる。

【００２８】一方、ホワイト・クリップをかける前の画
像出力と飽和出力との関係を示した図４、およびフィー
ルドメモリの画像出力を加算した後のシャッタ出力と飽
和出力との関係を示した図５を参照すると、図１に示し
た本実施の形態のブロック構成によるダイナミックレン
ジの特性は、ホワイト・クリップ回路３によってホワイ
ト・クリップをかける前の特性を示すホワイト・クリッ
プ前出力Ｃに示すように、飽和むらはあるもののホワイ
ト・クリップ後の通常期間に相当する通常出力Ａおよび
シャッタ期間に相当するシャッタ出力Ｂは、ともに飽和
むらが無く、これら２つの期間を同時化して加算すれ
ば、図５に示すようにｂ点において通常出力Ａが飽和し
ても、飽和むらの発生が無く、シャッタ出力Ｂによりｃ
点まで相似的に拡大した加算出力Ｄを得ることが出来る
ことを示している。

【００２９】ここでいう同時化とは、通常出力Ａとシャ
ッタ出力Ｂとは図３に示したタイミングチャートからも
分るようにタイミングが最大で１／２フィールドずれて
いるため、これら２つの画像信号を加算するためには、
通常出力Ａを最大１／２フィールドの時間を遅延させて
同じ画素の出力信号同志が同時に出力するように整合さ
せることを意味する。

【００３０】これら２つの画像信号の加算は、２つのフ
ィールドメモリ５および６を駆動パルス発生回路７から
供給される２つの画像信号のタイミングを合せるための
垂直同期パルスＶＤを用いて制御し同期化した後に、加
算器８で加算すればよい。

【００３１】ダイナミックレンジの拡大の割合は、通常
蓄積期間とシャッタ蓄積時間の割合で決るため、より広
いダイナミックレンジを必要とする場合にはシャッタ蓄
積期間を短くすればシャッタ出力が飽和するまでの光量
が十分とれるので、ダイナミックレンジも広くとれるよ
うになる。

【００３２】また、ＫＮＥＥ特性をもたせることにより
疑似的にダイナミックレンジを広くすることは従来から
行なわれているが、２つのシャッタ速度、すなわち通常
状態とシャッタ出力状態とでは折れ曲り点（ＫＮＥＥポ
イント）はｂ点とｃ点の２点しかなく、視覚的にはハイ
ライトで急激に画面のコントラストが低下するしたよう
な印象を与える。これを防ぐには、シャッタを２種類以
上設定し、きめ細かく制御することによってなだらかに
連続した諧調の画像が得られ、より自然な印象の画像を
が得られることになる。

【００３３】このＫＮＥＥポイントの制御を細かくする
ためには、フィールドメモリ５および６の数を３個以上
にし、それぞれのタイミングの整合をとる垂直同期パル
スＶＤをそれぞれ供給することにより容易に実現出来
る。

【００３４】すなわち、固体撮像素子は１フーィールド
でｎ画面の画像信号を出力するものとし、Ａ／Ｄコンバ
ータ４の出力するデジタル画像信号をｎ画面ごとに１フ
イールド期間記憶するｎ個のフイールドメモリを設け
る。

【００３５】駆動パルス発生回路７が固体撮像素子１を
ｎ倍の速度で駆動させることによって、固体撮像素子１
は１フイールド内のｎ画面の読み出し画像のうち最初の
１画面はそのまま通常出力Ａとして出力する。

【００３６】一方、異なるタイミングで外部から供給さ
れるｎ−１個のシャッタ用高電圧パルスＶＰにそれぞれ
応答して残りのｎ−１画面を前述した飽和レベルを越え
ないように蓄積電荷を引き抜いてシャッタ出力Ｂとして
出力する。

【００３７】これらｎ画面の出力画像をホワイト・クリ
ップ回路３を通すことによって飽和レベルを超過した通
常出力Ａの１画面の高輝度レベルのみをクリップしてホ
ワイト・クリップ前出力Ｃするとともに、Ａ／Ｄコンバ
ータ４を介してｎ個のフィールドメモリのうち対応する
メモリにそれぞれ１画面ごとに記憶させる。

【００３８】これらのフィールドメモリの出力を駆動パ
ルス発生回路７から供給される垂直同期パルスＶＤで同
期化して加算器８で加算することによってｎ画面の画像
出力を１フィールドの出力画像として合成出力するよう
に構成すればよい。

【００３９】

【発明の効果】以上説明したように、本発明の固体撮像
装置は、固体撮像素子を通常のｎ倍速で駆動させるとと
もに、１フィールド内にｎ個のシャッタパルスを供給し
てシャッタ蓄積期間をきめ細かく制御することによって
連続した諧調の画像出力が得られ、これらの画像出力を
ｎ個のフィールドメモリへホワイト・クリップをかけた
後記憶させ、垂直同期パルスＶＤに同期して出力させた
後に加算器により加算し合成出力するので、１つの固体
撮像素子を用いて安価に、飽和むらのないダイナミック
レンジの広い固体撮像装置を提供することが出来る。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示すブロック図であ
る。

【図２】本発明の実施の形態に適用する固体撮像素子の
模式的構成図である。

【図３】図１のブロック図の動作説明用タイミングチャ
ートである。

【図４】ホワイト・クリップをかける前のシャッタ出力
と飽和出力との関係を示した図である。

【図５】フィールドメモリの画像出力を加算した後のシ
ャッタ出力と飽和出力との関係を示した図である。

【図６】従来例の撮像装置の一例のブロック図である。

【図７】（ａ）他の従来例の撮像装置の一例のブロック
図である。 （ｂ）フォトダイオードと光量の関係を示した図であ
る。

【符号の説明】

１ 固体撮像素子 ２ バッファ回路 ３ ホワイト・クリップ回路 ４ Ａ／Ｄコンバータ ５，６ フィールドメモリ ７ 駆動パルス発生回路 ８ 加算器 ９ 読み出しゲート電極 １０ 垂直転送レジスタ １１ 水平転送レジスタ １２ 垂直転送パルスＶＳの入力端子 １３ 水平転送パルスＨＳの入力端子 １４ 出力部 １５ フォトダイオード １６ 出力端子 １７ シャッタ用高電圧パルスＶＰ ２１ 固体撮像素子出力 ２２ バッファ回路出力 ２３ ホワイト・クリップ回路出力 ２４ Ａ／Ｄコンバータ出力 ２５ 垂直同期パルスＶＤ ２６，２８ フィールドメモリ出力 ２７ 加算器出力 ３１ 撮像レンズ ３２ ハーフミラー ３３ａ，３３ｂ ＣＣＤ ３４ 加算器 ３５ ダイナミックレンジ制御部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 固体撮像素子から１フィールド期間に少
   なくとも２画面の画像信号を出力させ、これら２画面の
   うちの前の１画面はそのまま出力し、後の１画面はオー
   バーフロードレインにより前記固体撮像素子の蓄積電荷
   を引き抜いた電子シャッタ機能による出力とし、前記１
   画面の画像出力はホワイト・クリップして高輝度レベル
   の飽和むらを除去するとともに、これらの２画面の画像
   出力をそれれぞれ異なる記憶手段に保持させ、これら記
   憶手段に記憶された前記２画面の画像出力を垂直同期パ
   ルスで同期化して加算することにより前記飽和むらが無
   く、かつダイナミックレンジが拡がるようにしたダイナ
   ミックレンジ拡大手段を有することを特徴とする固体撮
   像装置。
2. 【請求項２】 前記ダイナミックレンジ拡大手段は、ｎ
   （ｎは自然数）画面の画像信号を出力する前記固体撮像
   素子と、ｎ画面の前記画像信号の高輝度レベルを所定の
   飽和レベルにそれぞれクリップするホワイト・クリップ
   回路と、前記デジタル画像信号を前記ｎ画面ごとに１フ
   イールド期間記憶するｎ個のフイールドメモリと、前記
   固体撮像素子の駆動および前記フイールドメモリの制御
   を行なう駆動パルス発生回路と、前記フイールドメモリ
   のデジタル画像信号を加算する加算器とを有し、前記駆
   動パルス発生回路が前記固体撮像素子をｎ倍の速度で駆
   動させることによって、前記固体撮像素子は１フイール
   ド内のｎ画面の読み出し画像のうち最初の１画面はその
   まま前記通常出力として出力し残りのｎ−１画面を外部
   から供給されるｎ−１個のシャッタ用高電圧パルスにそ
   れぞれ応答して前記所定の飽和レベルを越えないように
   蓄積電荷を引き抜いてシャッタ出力として出力し、これ
   らｎ画面の画像出力を前記ホワイト・クリップ回路を通
   すことによって前記所定の飽和レベルを超過した前記通
   常出力の１画面の高輝度レベルのみをクリップするとと
   もに、ｎ個の前記フィールドメモリのうち対応するメモ
   リにそれぞれ１画面ごとに記憶させ、前記駆動パルス発
   生回路から供給される前記垂直同期パルスで同期化して
   前記加算器で加算することによって前記ｎ画面の画像出
   力を１フィールドの出力画像として合成出力するように
   構成される請求項１記載の固体撮像装置。
3. 【請求項３】 前記シャッタ用高電圧パルスをｎ−１個
   供給することによって前記合成出力のうち前記所定の飽
   和レベル以上の画像出力レベルを段階的に減少させ、連
   続した階調の画像出力を得るようにした請求項２記載の
   固体撮像装置。
4. 【請求項４】 前記加算器が、垂直同期パルスで同期化
   された前記フィールドメモリ出力のみを加算する請求項
   １記載の固体撮像装置。
5. 【請求項５】 前記駆動パルス発生回路が、垂直転送パ
   ルスと水平転送パルスと読み出しゲートパルスとを発生
   して前記固体撮像素子のｎ倍速読み出し動作を制御し、
   前記垂直同期信号を発生して前記通常出力の画面と前記
   シャッタ出力の画面との時間ずれを前記フィールドメモ
   リの読み出し時に一致させる同期化動作とを制御する請
   求項１記載の固体撮像装置。