JPH09200661A

JPH09200661A - プラズマアドレス表示装置

Info

Publication number: JPH09200661A
Application number: JP2203196A
Authority: JP
Inventors: Hironobu Abe; 浩信安倍
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-01-12
Filing date: 1996-01-12
Publication date: 1997-07-31

Abstract

(57)【要約】【課題】プラズマアドレス表示装置のアーク放電を抑
制して安定的にグロー放電を発生させる。【解決手段】プラズマアドレス表示装置は列状に配列
した信号電極１０５を備えた表示セル１０１及び行状に
配列した放電チャネルを備えたプラズマセル１０２を互
いに重ねたフラットパネルをディスプレイとして用いて
いる。各放電チャネルのカソードＫに走査回路２０２が
接続されており、線順次走査で所定の電圧波形の放電パ
ルスを印加して放電を発生させる。一方信号電極１０５
には信号回路２０３が接続しており、上述した線順次走
査に同期して各信号電極１０５に画像信号を印加する。
特徴事項として直流電源２０１と電圧発生回路２０５の
組合わせからなる波形形成回路を備えており、低レベル
から高レベルに向って段階的に変化する電圧波形を形成
して、プラズマセル１０２内の全ての放電チャネルで放
電を安定的に発生可能とする。この波形形成回路は段階
的に変化する電圧波形に代えて低レベルから高レベルに
向って滑らかに変化する電圧波形を形成するものであっ
てもよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプラズマアドレス表
示装置に関する。より詳しくは、放電チャネルに印加す
る放電パルスの電圧波形を制御する技術に関する。

【０００２】

【従来の技術】プラズマアドレス型のフラットパネルは
例えば特開平４−２６５９３１号公報に開示されてお
り、図６にその構造を示す。このプラズマアドレス型の
フラットパネル１００は表示セル１０１とプラズマセル
１０２とを薄板ガラス等からなる誘電体シート１０７を
介して重ねた積層構造を有している。プラズマセル１０
２は下側のガラス基板１０４を用いて形成されており、
所定の空間を介して誘電体シート１０７に気密接合され
ている。気密封止された空間にはイオン化可能なガスが
封入されている。下側のガラス基板１０４の内表面には
互いに平行な一対の放電電極１０８Ａ，１０８Ｋが複数
個設けられている。一対の放電電極１０８Ａ，１０８Ｋ
は気密封止されたガスをイオン化しプラズマ放電を発生
するためのアノードＡ及びカソードＫとして機能し、放
電チャネル１０９を形成する。各放電チャネル１０９は
隔壁１１０によって互いに隔てられている。一方、表示
セル１０１は誘電体シート１０７と上側のガラス基板１
０３とによって挟持された液晶層１０６等の電気光学物
質を備えている。上側基板１０３の内表面にはストライ
プ状の信号電極１０５が形成されている。この信号電極
１０５は前述した放電チャネル１０９と直交している。
信号電極１０５が列駆動単位となり放電チャネル１０９
が行走査単位となって両者の交差部分に行列状の画素が
規定される。

【０００３】次に図７を参照して図６に示したプラズマ
アドレス型フラットパネルの動作原理を簡潔に説明す
る。このフラットパネルでは、プラズマ放電が行われる
放電チャネルを線順次で選択走査するとともに、表示セ
ル側の信号電極１０５に対して該線順次走査と同期して
画像信号を印加することにより所望の画像を表示する。
このため、プラズマセル側には走査回路２０２が接続さ
れ、表示セル側には信号回路２０３が接続されている。
又、アノード及びカソードＫ間には電源２０１と定電流
回路２０４が接続している。放電チャネルにプラズマ放
電が発生するとその内部はほぼアノード電位に維持され
る。この状態で信号電極１０５に画像信号を印加すると
誘電体シート１０７を介して各画素の液晶層１０６に画
像信号が書き込まれる。プラズマ放電が終了すると放電
チャネルは浮遊電位となり書き込まれた画像信号が各画
素に保持される。放電チャネルはサンプリングスイッチ
として機能する一方、液晶層１０６はサンプリングキャ
パシタとして機能する。サンプリングされた画像信号に
応じて液晶の透過率が変化しプラズマアドレス型フラッ
トパネルの点灯及び消灯が画素単位で行われる。

【０００４】

【発明が解決しようとする課題】図８は、カソードＫに
与える放電パルスと放電電流の波形を示したものであ
る。（ａ）は放電チャネルに適した放電電圧を印加した
場合を示している。適正な電圧レベルを有する矩形波の
放電パルスを印加すると、放電チャネル内でプラズマ放
電が徐々に発生し放電電流が流れ始める。この放電電流
が定電流回路２０４の設定値に達したところで、チャネ
ル内全体が安定放電状態になる。一方、（ｂ）は適正な
電圧レベルより過剰な電圧レベルを印加した場合を示し
ている。このように過大な放電電圧は、放電が始まる直
前にアノード／カソード間に過剰な電界を生じさせるこ
とになり、この電界によってアーク放電が生じやすくな
る。更に、大きな突入電流が急速に流れ始めるため、定
電流回路２０４の応答が遅いと電流制限が掛からず、更
にアーク放電を助長する結果となる。

【０００５】ところで、従来のプラズマアドレス型フラ
ットパネルでは、各放電チャネルが放電を開始する電圧
や、安定して放電を維持する電圧にばらつきが存在して
いる。これらのばらつきはパネルの作成条件を制御し
て、例えば電極の抵抗を均一化したり、あるいは隔壁の
高さをパネル全面で均一に揃えること等で、ある程度抑
えることは可能であるが、完全に除去することはできな
い。また、これ以外にも電極表面状態等様々な条件があ
り、製造上安定して放電チャネルを作成することは困難
である。この放電のばらつきはフラットパネルの全放電
チャネルに対してある一定の電圧を印加した時に放電の
むらとして表われる。例えば、フラットパネル内で安定
して放電できる電圧が２５０Ｖのチャネルと３５０Ｖの
チャネルが混在したとすると、駆動電圧として３００Ｖ
を印加した場合、２５０Ｖのチャネルは当然放電するこ
とができるが、３５０Ｖのチャネルは電圧が足らず放電
できないということになる。従って、フラットパネルの
全面を放電させるためには３５０Ｖ以上の駆動電圧が必
要となる。ところが、パネル全面を放電させるために３
５０Ｖを印加した場合に、２５０Ｖで放電できるチャネ
ルにとっては１００Ｖも必要以上の過剰な電圧が印加さ
れることになる。この場合には本来必要なグロー放電で
はなくチャネル内のアノード／カソード間がショートし
たような状態になるアーク放電を起こしやすい。アーク
放電は電極のある一箇所に電流が集中して流れるため、
これが発生するとそのチャネル内の他の領域は放電が起
こらず、結果としてこのラインの画像表示ができず、ま
た黒い筋が走ったような表示になる。その上、アーク放
電が起こると放電電極はダメージを受けて金属表面が剥
離し、放電機能が阻害されるばかりでなく、剥離した金
属は周囲のガラス部分に付着して、光の透過を妨げる。
従って、アーク放電はパネルの寿命を著しく縮めてしま
うものである。

【０００６】

【課題を解決するための手段】上述した従来の技術の課
題を解決するために以下の手段を講じた。すなわち、本
発明に係るプラズマアドレス表示装置は基本的な構成と
して、フラットパネルと、走査回路と、信号回路とを備
えている。フラットパネルは列状に配列した信号電極を
備えた表示セル及び行状に配列した放電チャネルを備え
たプラズマセルを互いに重ねた積層構造を有している。
走査回路は各放電チャネルに線順次走査で所定の電圧波
形の放電パルスを印加して放電を発生させる。信号回路
は該線順次走査に同期して各信号電極に画像信号を印加
する。特徴事項として、波形形成回路を備えており、低
レベルから高レベルに向って滑らかに変化する電圧波形
を形成して該プラズマセル内の全ての放電チャネルで放
電を安定的に発生可能とする。あるいは、この波形形成
回路は低レベルから高レベルに向って段階的に変化する
電圧波形を形成して該プラズマセル内の全ての放電チャ
ネルで放電を安定的に発生可能とする。また、本プラズ
マアドレス表示装置は定電流回路を備えており、放電中
に各放電チャネルに流れる放電電流を一定に制御する。

【０００７】本発明によれば、低レベルから高レベルに
向って滑らかにまたは段階的に変化する電圧波形を有す
る放電パルスを線順次走査で各放電チャネルに印加して
放電を発生させている。比較的放電のしやすいチャネル
では低レベル部分で容易にグロー放電が発生する。この
後高レベルが印加されても定電流回路が動作し過剰な電
圧を吸収するので何ら問題はない。一方、比較的放電が
しにくいチャネルでは電圧波形の低レベル部分ではグロ
ー放電が発生しないが、後続の高レベル部分で確実に放
電が発生する。この結果、フラットパネルの全チャネル
について放電を安定的に発生可能であるとともに、不必
要なアーク放電を防止でき且つその結果フラットパネル
の寿命を延ばすことが可能になる。

【０００８】

【発明の実施の形態】以下図面を参照して本発明に係る
プラズマアドレス表示装置の最良な実施形態を詳細に説
明する。図１は本発明に係るプラズマアドレス表示装置
の構成を模式的に表わしたものであり、一本分の放電チ
ャネルと一本分の信号電極との交差部に位置する画素一
個を切り出して模式的に表わしたものである。図示する
ように、プラズマアドレス型のフラットパネルは表示セ
ル１０１とプラズマセル１０２を互いに重ね合わせた積
層構造を有している。表示セル１０１は上側のガラス基
板１０３と誘電体シート１０７とによって保持された液
晶層１０６を有している。上側のガラス基板１０３の内
表面には液晶層１０６と接して信号電極１０５が形成さ
れている。この信号電極１０５には信号回路２０３から
所定の画像信号が供給される。一方、プラズマセル１０
２は下側のガラス基板１０４を用いて構成されており、
その上には一対の放電電極１０８Ａ，１０８Ｋがパタニ
ング形成されている。一方の放電電極１０８Ａはアノー
ドＡであり、他方の放電電極１０８ＫはカソードＫとな
り、両者の間に放電チャネルを形成する。この放電チャ
ネルには走査回路２０２が接続されており、線順次で放
電チャネルを放電駆動する。すなわち、選択パルスに応
じて走査回路（スイッチ）２０２を開閉し、放電チャネ
ルに所定の電圧波形の放電パルスを印加し、アノードＡ
／カソードＫ間に放電を起こす。放電中乃至放電直後に
誘電体シート１０７の直下に表われる電荷を利用して、
アノードＡと信号電極１０５との間に信号回路（信号
源）２０３を介して画像信号を供給し、液晶層１０６に
所定の信号電圧を書き込む仕組みである。更に、走査回
路２０２には定電流回路２０４が接続されており、放電
電流が過剰に流れることを制限する。なお放電チャネル
を構成するアノードＡとカソードＫの抵抗値や、各放電
チャネルを分割する隔壁（図示せず）の高さのばらつき
等によって、各チャネル毎に放電に必要な電圧はそれぞ
れ異なっている。

【０００９】本発明の特徴事項として波形形成回路を備
えており、低レベルから高レベルに向って段階的に変化
する電圧波形を形成してプラズマセル内の全ての放電チ
ャネルで放電を安定的に発生可能としている。具体的に
は、この波形形成回路は通常の直流電源２０１とこれに
直列接続した電圧発生回路２０５とから構成されてい
る。１段目の低レベルは直流電源２０１が担い、２段目
の高レベルは電圧発生回路２０５が担っている。この電
圧発生回路２０５は走査回路（スイッチ）２０２がオン
になるタイミングから所定時間だけ遅延して電圧を発生
し、直流電源２０１の電源電圧に重畳させる。

【００１０】図２を参照して、放電パルスの電圧波形を
具体的に説明する。図示するように放電パルスは低レベ
ルの１段目と高レベルの２段目に分かれている。この１
段目と２段目のレベル設定は例えば次のように行う。ま
ず１段目は、フラットパネル内で放電電圧が低い（放電
しやすい）チャネルの安定放電電圧値に設定する一方、
２段目はフラットパネル内で放電電圧が高い（放電しに
くい）チャネルの安定放電電圧値に設定する。（ａ）に
示すように放電しやすいチャネルでは、放電パルスの１
段目において充分に放電を起こし安定状態に入る。一方
（ｂ）に示すように放電しにくいチャネルでは電圧が不
足するため、１段目では放電を開始しないかまたは放電
が安定するに至らない。次に放電パルスが２段目にレベ
ルアップすると、放電しやすいチャネルは既に１段目で
安定放電しており、電流が定電流回路２０４の設定値に
達しているため、更に高レベルの電圧を印加しても放電
電流が増大しないように、定電流回路２０４が動作す
る。結果として、アノード／カソード間に印加される実
効電圧は増大せず、過剰な電圧は印加されない。一方、
放電しにくいチャネルはこの高レベルの２段目で安定放
電状態に入る。このような２段階の電圧波形を有する放
電パルスをチャネルに印加することによって、放電電圧
の異なるチャネルに対して過剰な電圧を掛けることな
く、各々が安定して放電することが可能になる。

【００１１】図３は放電パルスの電圧波形の他の例を示
す。図示するように、各チャネル毎の安定放電電圧のば
らつきが大きい場合等には段階を更に増やし３段、４
段、‥‥‥とすることも可能である。この場合には、図
１に示した電圧発生回路２０５に代え、デジタル波形形
成回路を用いればよい。

【００１２】図４は放電パルスの電圧波形の更に別の例
を示している。この波形は段数を無限に増やしたものと
等価であり、放電パルスの立ち下がり部分を鈍らせてい
る。換言すると、波形形成回路は低レベルから高レベル
に向って滑らかに変化する電圧波形を形成してプラズマ
セル内の全ての放電チャネルで放電を安定的に発生可能
とする。このためには、図１に示した電圧発生回路２０
５に代えてアナログ波形形成回路を用いればよい。この
ように、プラズマセルの持つ上限及び下限の安定放電電
圧に応じて放電パルスの電圧波形の高レベル及び低レベ
ルを設定すれば、その間に安定放電電圧を持つチャネル
は先の考え方に沿って全て必要充分な電圧が印加される
ことになり、各々のチャネルの持つ安定放電電圧でグロ
ー放電を行うことができる。換言すると、過剰電圧の印
加によるアーク放電が起こらなくなる。

【００１３】最後に図５は、図１に示した定電流回路２
０４の具体的な構成例を示している。図示するように、
この定電流回路２０４は一対のトランジスタＴｒ０及び
Ｔｒ１を基本構成とするカレントミラー回路である。こ
の定電流回路２０４は内蔵電源の出力電圧Ｖａと抵抗Ｒ
で決まる電流値と同じ電流がトランジスタＴｒ０に流れ
るように、出力電位Ｖｏが制御される。この出力電位Ｖ
ｏは走査回路（スイッチ）２０２を介してカソード側に
供給されるものである。なお、ダイオードＤｉはスイッ
チ２０２がオフの期間、すなわち非放電期間にトランジ
スタＴｒ０に定電流を流すためのバイパスである。この
定電流回路の場合、非放電期間はダイオードＤｉからト
ランジスタＴｒ０に電流が流れるため、出力電位Ｖｏは
−Ｖｋ＋Ｖａとなっている。なお、−Ｖｋは直流電源２
０１の出力電圧を表わし、Ｖａは前述したように内蔵電
源の出力電圧を表わしている。スイッチ２０２がオンす
ると、初期的にこの電位−Ｖｋ＋Ｖａがカソードに印加
される。この電圧は全放電チャネルともに同一である。
放電が開始すると放電電流がトランジスタＴｒ０に流れ
込み、その大きさに応じて出力電位Ｖｏは変化する。定
常状態では放電電流が最終的にＶａとＲで決まる電流と
同一になる。

【００１４】

【発明の効果】以上説明したように、本発明によれば、
パネル全面を均一に放電させようとして過剰電圧を印加
することにより従来発生していたアーク放電の問題に対
し、２段あるいはそれ以上の段数で徐々に電圧を上昇さ
せる方法により、パネル内全チャネルの各々に応じた必
要充分な放電電圧を印加し、過剰電圧を除去することが
可能である。この結果アーク放電の発生頻度が激減し、
パネルの長寿命化を実現することが可能である。なお、
放電パルスの電圧波形を低レベルから高レベルに向って
段階的に変化させる代わりに、低レベルから高レベルに
向って滑らかに変化させた場合でも同様の効果が得られ
る。

【図面の簡単な説明】

【図１】本発明に係るプラズマアドレス表示装置の構成
を示す模式的なブロック図である。

【図２】本発明に係るプラズマアドレス表示装置の動作
説明に供する波形図である。

【図３】本発明に従って形成された放電パルスの電圧波
形の他の例を示す波形図である。

【図４】同じく電圧波形の別の例を示す波形図である。

【図５】図１に示したプラズマアドレス表示装置に組み
込まれる定電流回路の具体的な構成例を示す回路図であ
る。

【図６】従来のプラズマアドレス型フラットパネルの構
成を示す模式的な斜視図である。

【図７】図６に示したフラットパネルをディスプレイと
して用いた従来のプラズマアドレス表示装置を示す模式
的なブロック図である。

【図８】従来のプラズマアドレス表示装置の課題説明に
供する波形図である。

【符号の説明】

１００フラットパネル１０１表示セル１０２プラズマセル１０３ガラス基板１０４ガラス基板１０５信号電極１０６液晶層１０７誘電体シート１０８Ａアノード１０８Ｋカソード１０９放電チャネル１１０隔壁２０１直流電源２０２走査回路（スイッチ）２０３信号回路（信号源）２０４定電流回路２０５電圧発生回路

Claims

【特許請求の範囲】

【請求項１】列状に配列した信号電極を備えた表示セ
ル及び行状に配列した放電チャネルを備えたプラズマセ
ルを互いに重ねたフラットパネルと、各放電チャネルに線順次走査で所定の電圧波形の放電パ
ルスを印加して放電を発生させる走査回路と、該線順次走査に同期して各信号電極に画像信号を印加す
る信号回路とからなるプラズマアドレス表示装置におい
て、低レベルから高レベルに向って滑らかに変化する電圧波
形を形成して該プラズマセル内の全ての放電チャネルで
放電を安定的に発生可能とする波形形成回路を備えたこ
とを特徴とするプラズマアドレス表示装置。
【請求項２】放電中に各放電チャネルに流れる放電電
流を一定に制御する定電流回路を備えたことを特徴とす
る請求項１記載のプラズマアドレス表示装置。
【請求項３】列状に配列した信号電極を備えた表示セ
ル及び行状に配列した放電チャネルを備えたプラズマセ
ルを互いに重ねたフラットパネルと、各放電チャネルに線順次走査で所定の電圧波形の放電パ
ルスを印加して放電を発生させる走査回路と、該線順次走査に同期して各信号電極に画像信号を印加す
る信号回路とからなるプラズマアドレス表示装置におい
て、低レベルから高レベルに向って段階的に変化する電圧波
形を形成して該プラズマセル内の全ての放電チャネルで
放電を安定的に発生可能とする波形形成回路を備えたこ
とを特徴とするプラズマアドレス表示装置。
【請求項４】放電中に各放電チャネルに流れる放電電
流を一定に制御する定電流回路を備えたことを特徴とす
る請求項３記載のプラズマアドレス表示装置。