JPH09203908A - 液晶表示装置用薄膜トランジスタおよび液晶表示装置 - Google Patents
液晶表示装置用薄膜トランジスタおよび液晶表示装置Info
- Publication number
- JPH09203908A JPH09203908A JP1123796A JP1123796A JPH09203908A JP H09203908 A JPH09203908 A JP H09203908A JP 1123796 A JP1123796 A JP 1123796A JP 1123796 A JP1123796 A JP 1123796A JP H09203908 A JPH09203908 A JP H09203908A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- film transistor
- liquid crystal
- thin film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 55
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims description 20
- 239000010408 film Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明は、半導体層のリーク電流を抑え、薄
膜トランジスタのオフ電流を低くできる液晶表示装置用
薄膜トランジスタとその薄膜トランジスタを備えた液晶
表示装置を提供することを目的とする。 【解決手段】 本発明は、透明基板４１上にゲート電極
４２が形成され、透明基板上面とゲート電極とを覆って
絶縁層４３が形成され、絶縁層上に前記ゲート電極に対
向して半導体層４６が形成され、半導体層上にエッチン
グストッパ層４４が形成され、半導体層の両側にエッチ
ングストッパ層と半導体層と絶縁層に渡って相互に隣接
された対向状態でソース電極４９とドレイン電極５０が
形成されてなる液晶表示素子用薄膜トランジスタであっ
て、ゲート電極が透明基板側から半導体層を隠す大きさ
に形成され、ソース電極とドレイン電極のライン幅が、
このライン幅と同じ方向に沿う半導体層の幅よりも大き
くされてなるものである。
膜トランジスタのオフ電流を低くできる液晶表示装置用
薄膜トランジスタとその薄膜トランジスタを備えた液晶
表示装置を提供することを目的とする。 【解決手段】 本発明は、透明基板４１上にゲート電極
４２が形成され、透明基板上面とゲート電極とを覆って
絶縁層４３が形成され、絶縁層上に前記ゲート電極に対
向して半導体層４６が形成され、半導体層上にエッチン
グストッパ層４４が形成され、半導体層の両側にエッチ
ングストッパ層と半導体層と絶縁層に渡って相互に隣接
された対向状態でソース電極４９とドレイン電極５０が
形成されてなる液晶表示素子用薄膜トランジスタであっ
て、ゲート電極が透明基板側から半導体層を隠す大きさ
に形成され、ソース電極とドレイン電極のライン幅が、
このライン幅と同じ方向に沿う半導体層の幅よりも大き
くされてなるものである。
Description
【０００１】
【発明の属する技術分野】本発明はバックライトなどの
光による特性劣化を抑えた構造の液晶表示装置用薄膜ト
ランジスタおよびそれを備えた液晶表示装置に関する。
光による特性劣化を抑えた構造の液晶表示装置用薄膜ト
ランジスタおよびそれを備えた液晶表示装置に関する。
【０００２】
【従来の技術】図５は、薄膜トランジスタをスイッチ素
子に用いたアクティブマトリックス液晶表示装置の等価
回路の一構成例を示すものである。図５において、多数
の走査電極線Ｇ1，Ｇ2，…，Ｇnと多数の信号電極線
Ｓ1，Ｓ2，…，Ｓmとがマトリックス状に配線され、各
走査電極線Ｇはそれぞれ走査回路１に、各信号電極線Ｓ
はそれぞれ信号供給回路２に接続され、各線の交差部分
の近傍に薄膜トランジスタ（スイッチ素子）３が設けら
れ、この薄膜トランジスタ３のドレインにコンデンサと
なる容量部４と液晶素子５とが接続されて回路が構成さ
れている。図５に示す回路においては、走査電極線
Ｇ1，Ｇ2，…，Ｇnを順次走査して１つの走査電極線Ｇ
上のすべての薄膜トランジスタ３を一斉にオン状態と
し、この走査に同期させて信号供給回路２から信号電極
線Ｓ1，Ｓ2，…，Ｓmを介し、このオン状態の薄膜トラ
ンジスタ３に接続されている容量部４のうち、表示する
べき液晶素子５に対応した容量部４に信号電荷を蓄積す
る。このように蓄積された信号電荷は、薄膜トランジス
タ３がオフ状態になっても次の走査に至るまで、対応す
る液晶素子５を励起し続けるので液晶素子５が制御信号
により制御され、表示されたことになる。即ち、このよ
うな駆動を行なうことで外部の駆動用の回路１、２から
は時分割駆動していても、各液晶素子５はスタティック
駆動されていることになる。
子に用いたアクティブマトリックス液晶表示装置の等価
回路の一構成例を示すものである。図５において、多数
の走査電極線Ｇ1，Ｇ2，…，Ｇnと多数の信号電極線
Ｓ1，Ｓ2，…，Ｓmとがマトリックス状に配線され、各
走査電極線Ｇはそれぞれ走査回路１に、各信号電極線Ｓ
はそれぞれ信号供給回路２に接続され、各線の交差部分
の近傍に薄膜トランジスタ（スイッチ素子）３が設けら
れ、この薄膜トランジスタ３のドレインにコンデンサと
なる容量部４と液晶素子５とが接続されて回路が構成さ
れている。図５に示す回路においては、走査電極線
Ｇ1，Ｇ2，…，Ｇnを順次走査して１つの走査電極線Ｇ
上のすべての薄膜トランジスタ３を一斉にオン状態と
し、この走査に同期させて信号供給回路２から信号電極
線Ｓ1，Ｓ2，…，Ｓmを介し、このオン状態の薄膜トラ
ンジスタ３に接続されている容量部４のうち、表示する
べき液晶素子５に対応した容量部４に信号電荷を蓄積す
る。このように蓄積された信号電荷は、薄膜トランジス
タ３がオフ状態になっても次の走査に至るまで、対応す
る液晶素子５を励起し続けるので液晶素子５が制御信号
により制御され、表示されたことになる。即ち、このよ
うな駆動を行なうことで外部の駆動用の回路１、２から
は時分割駆動していても、各液晶素子５はスタティック
駆動されていることになる。
【０００３】図６と図７は、図５に等価回路で示した従
来のアクティブマトリックス液晶表示装置において、走
査電極線Ｇと信号電極線Ｓなどの部分を基板上に実際に
設けたものの一構造例を示すものである。図６と図７に
示すアクティブマトリックス表示装置において、ガラス
などの透明の基板６上に、走査電極線Ｇと信号電極線Ｓ
とが互いの交差部分に絶縁層９を介してマトリックス状
に配線されている。また、走査電極線Ｇと信号電極線Ｓ
との交差部分の近傍に薄膜トランジスタ３が設けられて
いる。
来のアクティブマトリックス液晶表示装置において、走
査電極線Ｇと信号電極線Ｓなどの部分を基板上に実際に
設けたものの一構造例を示すものである。図６と図７に
示すアクティブマトリックス表示装置において、ガラス
などの透明の基板６上に、走査電極線Ｇと信号電極線Ｓ
とが互いの交差部分に絶縁層９を介してマトリックス状
に配線されている。また、走査電極線Ｇと信号電極線Ｓ
との交差部分の近傍に薄膜トランジスタ３が設けられて
いる。
【０００４】図６と図７に示す薄膜トランジスタ３は最
も一般的な構成のものであり、走査電極線Ｇから引き出
して設けたゲート電極８上に、絶縁層９を設け、この絶
縁層９上にアモルファスシリコン（ａ-Ｓｉ）あるいは
ポリシリコン等からなる半導体層１０を設け、更にこの
半導体層１０上にエッチングストッパ層７を設け、更に
アルミニウムなどの導体からなるドレイン電極１１とソ
ース電極１２とを相互に対向させて設けて構成されてい
る。なお、前記の半導体層１０はキャリアが移動するチ
ャネル部とされ、図７に示す薄膜トランジスタ３は一般
にはエッチストッパ型と称される構造となっている。
も一般的な構成のものであり、走査電極線Ｇから引き出
して設けたゲート電極８上に、絶縁層９を設け、この絶
縁層９上にアモルファスシリコン（ａ-Ｓｉ）あるいは
ポリシリコン等からなる半導体層１０を設け、更にこの
半導体層１０上にエッチングストッパ層７を設け、更に
アルミニウムなどの導体からなるドレイン電極１１とソ
ース電極１２とを相互に対向させて設けて構成されてい
る。なお、前記の半導体層１０はキャリアが移動するチ
ャネル部とされ、図７に示す薄膜トランジスタ３は一般
にはエッチストッパ型と称される構造となっている。
【０００５】また、前記ドレイン電極１１は、絶縁層９
にあけられたコンタクトホール１３を介して基板６上に
形成された画素電極１５に接続されるとともに、前記ソ
ース電極１２は信号電極線Ｓに接続されている。また、
ドレイン電極１１の半導体層１０側の下部側と、ソース
電極１２の半導体層１０側の下部側には、チャネル部と
なる半導体層１０との電気的コンタクトを取るためのオ
ーミックコンタクト層１１ａ、１２ａが形成されてい
る。そして、前記絶縁層９とドレイン電極１１とソース
電極１２などを覆ってこれらの上にパシベーション層１
６が設けられ、このパシベーション層１６上に配向膜１
７が形成され、図７に示す配向膜１７の上方に配向膜１
８を備えた透明の対向基板１９が設けられ、更に配向膜
１７、１８の間に液晶２０が封入されてアクティブマト
リックス液晶表示装置が構成されていて、前記画素電極
１５が前記液晶２０の分子に電界を印加すると液晶分子
の配向制御ができるように構成されている。なお、図７
において符号２２で示すものは、基板１９の底面側に設
けられたブラックマスクであり、このブラックマスク２
２は、画素電極１５による液晶配向制御領域以外の部分
を覆い隠すものである。
にあけられたコンタクトホール１３を介して基板６上に
形成された画素電極１５に接続されるとともに、前記ソ
ース電極１２は信号電極線Ｓに接続されている。また、
ドレイン電極１１の半導体層１０側の下部側と、ソース
電極１２の半導体層１０側の下部側には、チャネル部と
なる半導体層１０との電気的コンタクトを取るためのオ
ーミックコンタクト層１１ａ、１２ａが形成されてい
る。そして、前記絶縁層９とドレイン電極１１とソース
電極１２などを覆ってこれらの上にパシベーション層１
６が設けられ、このパシベーション層１６上に配向膜１
７が形成され、図７に示す配向膜１７の上方に配向膜１
８を備えた透明の対向基板１９が設けられ、更に配向膜
１７、１８の間に液晶２０が封入されてアクティブマト
リックス液晶表示装置が構成されていて、前記画素電極
１５が前記液晶２０の分子に電界を印加すると液晶分子
の配向制御ができるように構成されている。なお、図７
において符号２２で示すものは、基板１９の底面側に設
けられたブラックマスクであり、このブラックマスク２
２は、画素電極１５による液晶配向制御領域以外の部分
を覆い隠すものである。
【０００６】前記構造の液晶表示装置にあっては、通
常、透明基板６の裏側に偏光板とバックライトを設ける
とともに対向基板１９の裏側にも偏光板を設け、前記バ
ックライトから出された光の偏光の状態を配向制御され
た液晶２０が遮るか透過させるかによって使用者に明暗
を認識させる構成になっている。ところが、ここで例え
ば、図７の矢印Ｌ1に示すように透明基板６に対して斜
め方向から入射した光がドレイン電極１１とソース電極
１２の間の半導体層１０に到達することがあると、この
光により励起されて半導体層１０に電荷が生じ、光電流
が流れるので、薄膜トランジスタを駆動している場合
に、回路をオフ（ＯＦＦ）にしているにもかかわらずに
リーク電流が流れたことになり、このようなリーク電流
が流れると液晶駆動時のオフ電流が増大することにな
り、液晶の光透過特性に悪影響を与えるおそれがあっ
た。
常、透明基板６の裏側に偏光板とバックライトを設ける
とともに対向基板１９の裏側にも偏光板を設け、前記バ
ックライトから出された光の偏光の状態を配向制御され
た液晶２０が遮るか透過させるかによって使用者に明暗
を認識させる構成になっている。ところが、ここで例え
ば、図７の矢印Ｌ1に示すように透明基板６に対して斜
め方向から入射した光がドレイン電極１１とソース電極
１２の間の半導体層１０に到達することがあると、この
光により励起されて半導体層１０に電荷が生じ、光電流
が流れるので、薄膜トランジスタを駆動している場合
に、回路をオフ（ＯＦＦ）にしているにもかかわらずに
リーク電流が流れたことになり、このようなリーク電流
が流れると液晶駆動時のオフ電流が増大することにな
り、液晶の光透過特性に悪影響を与えるおそれがあっ
た。
【０００７】また、図７の矢印Ｌ2に示すように透明基
板６に対して斜め方向から入射した光の一部がブラック
マスク２２に反射して半導体膜１０に到達することがあ
ると、この光により励起されて半導体層１０に電荷が生
じ、光電流が流れるので、前記の場合と同様に液晶の光
透過特性に悪影響を与えるおそれがあった。
板６に対して斜め方向から入射した光の一部がブラック
マスク２２に反射して半導体膜１０に到達することがあ
ると、この光により励起されて半導体層１０に電荷が生
じ、光電流が流れるので、前記の場合と同様に液晶の光
透過特性に悪影響を与えるおそれがあった。
【０００８】そこで従来、このような問題点を解決する
ために、図８（Ａ）に平面構造を示すように、ゲート電
極３０の上でソース電極３１とドレイン電極３２とが対
向配置される構造において、ゲート電極３０を従来のも
のよりも幅広に形成し、エッチングストッパ層３３とそ
の下の半導体膜をいずれも倒Ｈ型に形成し、エッチング
ストッパ層３３の突出部分３３ａの半分程の部分までド
レイン電極３１とソース電極３２の各両端部を到達させ
るような幅に構成した構造が提案されている。この例の
構造によれば、前記光電流が流れる場合、エッチングス
トッパ膜３３の倒Ｈ型の突出部分３３ａの下に位置する
半導体層のサイド部分を介して光電流が流れることが判
明しているので、この例の構造では、このサイド部分で
の光電流の導電パスを長くすることで光電流を抑えるよ
うにした構造である。
ために、図８（Ａ）に平面構造を示すように、ゲート電
極３０の上でソース電極３１とドレイン電極３２とが対
向配置される構造において、ゲート電極３０を従来のも
のよりも幅広に形成し、エッチングストッパ層３３とそ
の下の半導体膜をいずれも倒Ｈ型に形成し、エッチング
ストッパ層３３の突出部分３３ａの半分程の部分までド
レイン電極３１とソース電極３２の各両端部を到達させ
るような幅に構成した構造が提案されている。この例の
構造によれば、前記光電流が流れる場合、エッチングス
トッパ膜３３の倒Ｈ型の突出部分３３ａの下に位置する
半導体層のサイド部分を介して光電流が流れることが判
明しているので、この例の構造では、このサイド部分で
の光電流の導電パスを長くすることで光電流を抑えるよ
うにした構造である。
【０００９】また、図８（Ｂ）に示すように、ゲート電
極３５の上でソース電極３６とＬ字型のドレイン電極３
７が対向配置される構造において、エッチングストッパ
層３８とその下の半導体膜をいずれも逆コ字状に形成
し、エッチングストッパ層３８の突出部分３８ａの半分
程の部分までソース電極３６とドレイン電極３７の各両
端部を到達させるような幅に構成した構造が提案されて
いる。この例の構造においても、半導体膜のサイド部分
での光電流の導電パスを長くすることで光電流を抑える
ようにした構造である。
極３５の上でソース電極３６とＬ字型のドレイン電極３
７が対向配置される構造において、エッチングストッパ
層３８とその下の半導体膜をいずれも逆コ字状に形成
し、エッチングストッパ層３８の突出部分３８ａの半分
程の部分までソース電極３６とドレイン電極３７の各両
端部を到達させるような幅に構成した構造が提案されて
いる。この例の構造においても、半導体膜のサイド部分
での光電流の導電パスを長くすることで光電流を抑える
ようにした構造である。
【００１０】
【発明が解決しようとする課題】ところが図８（Ａ）、
（Ｂ）に示す構造において、半導体層における光電流の
導電パスを長くするということは、ブラックマスク２２
で覆い隠す部分、即ち、ゲート電極とエッチングストッ
パ層と半導体層とドレイン電極とソース電極を含め、液
晶が配向制御される領域ではない部分の面積を増大させ
ることを意味するので、液晶表示装置としての開口率が
低下し、明るい表示を得にくくなる問題があった。
（Ｂ）に示す構造において、半導体層における光電流の
導電パスを長くするということは、ブラックマスク２２
で覆い隠す部分、即ち、ゲート電極とエッチングストッ
パ層と半導体層とドレイン電極とソース電極を含め、液
晶が配向制御される領域ではない部分の面積を増大させ
ることを意味するので、液晶表示装置としての開口率が
低下し、明るい表示を得にくくなる問題があった。
【００１１】本発明は前記事情に鑑みてなされたもので
あり、半導体層部分にバックライトなどからの光が入射
し難い構造として半導体層のリーク電流を抑え、薄膜ト
ランジスタのオフ電流を低くできるとともに、仮に半導
体層に光の入射がなされた場合であってもリーク電流が
流れにくいように構成し、オフ電流を小さくできるよう
にした液晶表示装置用薄膜トランジスタとその薄膜トラ
ンジスタを備えた液晶表示装置を提供することを目的と
する。
あり、半導体層部分にバックライトなどからの光が入射
し難い構造として半導体層のリーク電流を抑え、薄膜ト
ランジスタのオフ電流を低くできるとともに、仮に半導
体層に光の入射がなされた場合であってもリーク電流が
流れにくいように構成し、オフ電流を小さくできるよう
にした液晶表示装置用薄膜トランジスタとその薄膜トラ
ンジスタを備えた液晶表示装置を提供することを目的と
する。
【００１２】
【課題を解決するための手段】請求項１記載の発明は前
記課題を解決するために、透明基板上にゲート電極が形
成され、透明基板上面とゲート電極とを覆って絶縁層が
形成され、絶縁層上に前記ゲート電極に対向して半導体
層が形成され、半導体層上にエッチングストッパ層が形
成され、半導体層の両側にエッチングストッパ層と半導
体層と絶縁層に渡って相互に隣接された対向状態でソー
ス電極とドレイン電極が形成されてなる液晶表示素子用
薄膜トランジスタであって、ゲート電極が透明基板側か
ら半導体層を隠す大きさに形成され、ソース電極とドレ
イン電極のライン幅が、このライン幅と同じ方向に沿う
半導体層の幅よりも大きくされてなるものである。
記課題を解決するために、透明基板上にゲート電極が形
成され、透明基板上面とゲート電極とを覆って絶縁層が
形成され、絶縁層上に前記ゲート電極に対向して半導体
層が形成され、半導体層上にエッチングストッパ層が形
成され、半導体層の両側にエッチングストッパ層と半導
体層と絶縁層に渡って相互に隣接された対向状態でソー
ス電極とドレイン電極が形成されてなる液晶表示素子用
薄膜トランジスタであって、ゲート電極が透明基板側か
ら半導体層を隠す大きさに形成され、ソース電極とドレ
イン電極のライン幅が、このライン幅と同じ方向に沿う
半導体層の幅よりも大きくされてなるものである。
【００１３】請求項２記載の発明は前記課題を解決する
ために、ソース電極とドレイン電極の各々の半導体層側
に、半導体層との電気的コンタクトを行うオーミックコ
ンタクト層が形成されてなるものである。請求項３記載
の発明は前記課題を解決するために、請求項１または２
記載の薄膜トランジスタを備えた薄膜トランジスタアレ
イ基板と、この薄膜トランジスタアレイ基板に対向配置
された対向基板と、対向基板と薄膜トランジスタアレイ
基板との間に封入された液晶と、対向基板の薄膜トラン
ジスタアレイ基板側の一部に設けられたブラックマスク
と、透明基板を介して対向基板側に光を入射するバック
ライトを具備してなるものである。
ために、ソース電極とドレイン電極の各々の半導体層側
に、半導体層との電気的コンタクトを行うオーミックコ
ンタクト層が形成されてなるものである。請求項３記載
の発明は前記課題を解決するために、請求項１または２
記載の薄膜トランジスタを備えた薄膜トランジスタアレ
イ基板と、この薄膜トランジスタアレイ基板に対向配置
された対向基板と、対向基板と薄膜トランジスタアレイ
基板との間に封入された液晶と、対向基板の薄膜トラン
ジスタアレイ基板側の一部に設けられたブラックマスク
と、透明基板を介して対向基板側に光を入射するバック
ライトを具備してなるものである。
【００１４】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明に係る薄膜トランジスタの第
１実施例を示すもので、この例の薄膜トランジスタ４０
は、ガラス（例えば、屈折率が１.５３０であるコーニ
ング社製＃７０５９ガラス）などの透明の基板４１上に
矩形状のゲート電極４２が形成され、基板４１上面とゲ
ート電極４２を覆って絶縁層４３（例えば、屈折率が
１.８５程度を示す窒化シリコン膜）が形成されてい
る。ここで前記ゲート電極４２は、ＡｌやＣｒあるいは
その他の遮光性の導電性金属材料などから形成されてい
る。また、ゲート電極４２の上方の絶縁層４３の上面部
には、図１に示すゲート電極４２の幅よりも若干小さな
幅を有するアモルファスシリコン等からなる半導体層４
６が形成され、その上にはエッチングストッパ層４４が
形成されるとともに、ゲート電極４２の上方には左右に
相対向して離間するオーミックコンタクト層４７、４８
が形成され、オーミックコンタクト層４７上にソース電
極４９が、オーミックコンタクト層４８上にドレイン電
極５０がそれぞれ形成されている。 そして、前記の構
成においてゲート電極４２は、図２にも示すように矩形
状の半導体層４６よりも縦幅と横幅のいずれにおいても
大きくされ、基板４１側から半導体層４６を覆い隠すこ
とができる大きさに形成されるとともに、ソース電極４
９とドレイン電極５０のライン幅（図２に符号Ｄで示す
幅、即ち、電流の流れる方向に直交する方向の幅）は、
半導体層４６の同じ方向に沿う幅ｄ1よりも大きくされ
ている。従って換言すれば、半導体層４６の幅ｄ1はソ
ース電極４９とドレイン電極５０のライン幅Ｄより小さ
く形成され、半導体層４６はソース電極４９とドレイン
電極５０のライン幅方向に沿う両端部どうしの部分を接
続せずに、ソース電極４９とドレイン電極５０のライン
幅方向に沿う中央部分を接続して、設けられている。ま
た、図２においてこれらと同じ方向に沿うエッチングス
トッパ層４４の幅ｄ2は、ソース電極４９とドレイン電
極５０のライン幅よりも大きく、同じ方向に沿うゲート
電極４２の幅ｄ3よりも小さくされている。
て説明する。図１は本発明に係る薄膜トランジスタの第
１実施例を示すもので、この例の薄膜トランジスタ４０
は、ガラス（例えば、屈折率が１.５３０であるコーニ
ング社製＃７０５９ガラス）などの透明の基板４１上に
矩形状のゲート電極４２が形成され、基板４１上面とゲ
ート電極４２を覆って絶縁層４３（例えば、屈折率が
１.８５程度を示す窒化シリコン膜）が形成されてい
る。ここで前記ゲート電極４２は、ＡｌやＣｒあるいは
その他の遮光性の導電性金属材料などから形成されてい
る。また、ゲート電極４２の上方の絶縁層４３の上面部
には、図１に示すゲート電極４２の幅よりも若干小さな
幅を有するアモルファスシリコン等からなる半導体層４
６が形成され、その上にはエッチングストッパ層４４が
形成されるとともに、ゲート電極４２の上方には左右に
相対向して離間するオーミックコンタクト層４７、４８
が形成され、オーミックコンタクト層４７上にソース電
極４９が、オーミックコンタクト層４８上にドレイン電
極５０がそれぞれ形成されている。 そして、前記の構
成においてゲート電極４２は、図２にも示すように矩形
状の半導体層４６よりも縦幅と横幅のいずれにおいても
大きくされ、基板４１側から半導体層４６を覆い隠すこ
とができる大きさに形成されるとともに、ソース電極４
９とドレイン電極５０のライン幅（図２に符号Ｄで示す
幅、即ち、電流の流れる方向に直交する方向の幅）は、
半導体層４６の同じ方向に沿う幅ｄ1よりも大きくされ
ている。従って換言すれば、半導体層４６の幅ｄ1はソ
ース電極４９とドレイン電極５０のライン幅Ｄより小さ
く形成され、半導体層４６はソース電極４９とドレイン
電極５０のライン幅方向に沿う両端部どうしの部分を接
続せずに、ソース電極４９とドレイン電極５０のライン
幅方向に沿う中央部分を接続して、設けられている。ま
た、図２においてこれらと同じ方向に沿うエッチングス
トッパ層４４の幅ｄ2は、ソース電極４９とドレイン電
極５０のライン幅よりも大きく、同じ方向に沿うゲート
電極４２の幅ｄ3よりも小さくされている。
【００１５】なお、図１では省略されているが、この例
の構造の薄膜トランジスタ４０は、図５〜図７に示す液
晶表示装置の薄膜トランジスタアレイ基板の代わりに、
液晶表示装置に組み込んで設けられたものであり、従来
の薄膜トランジスタと同様に液晶の駆動用に使用される
ものである。図３にその構成の概略を示すが、基板４１
に対向して設けられた対向基板５２の基板４１側にブラ
ックマスク５３が設けられ、このブラックマスク５３
は、ゲート電極４２、半導体層４６、ソース電極４９、
ドレイン電極５０などのように液晶が配向制御される領
域ではない部分に相当する領域を遮蔽するものである。
の構造の薄膜トランジスタ４０は、図５〜図７に示す液
晶表示装置の薄膜トランジスタアレイ基板の代わりに、
液晶表示装置に組み込んで設けられたものであり、従来
の薄膜トランジスタと同様に液晶の駆動用に使用される
ものである。図３にその構成の概略を示すが、基板４１
に対向して設けられた対向基板５２の基板４１側にブラ
ックマスク５３が設けられ、このブラックマスク５３
は、ゲート電極４２、半導体層４６、ソース電極４９、
ドレイン電極５０などのように液晶が配向制御される領
域ではない部分に相当する領域を遮蔽するものである。
【００１６】前記の構造において液晶表示を行なうに
は、所用の走査電極線Ｇと信号電極線Ｓとに信号を印加
して特定の薄膜トランジスタ４０により特定の画素電極
１５に電荷をかけて液晶の分子に電界をかけることによ
り表示と非表示を行なうことができる。また、前記構造
の薄膜トランジスタ４０にあっては、ゲート電極４２が
エッチングストッパ層４６を基板４１側から覆い隠す大
きさに形成されているので、図３に示すように基板４１
の下側から上に向かって光が矢印Ｌ3に示す如く直進し
てもこの光は遮光性のゲート電極４２に遮られるので、
半導体層４６に到達することはない。また、ゲート電極
４２の周辺部分から図３に示す矢印Ｌ4に示す如く斜め
方向に光が入射しても、この光をゲート電極４２が遮る
のでこの矢印Ｌ4で示す光が半導体層４６に到達するお
それは少ない。
は、所用の走査電極線Ｇと信号電極線Ｓとに信号を印加
して特定の薄膜トランジスタ４０により特定の画素電極
１５に電荷をかけて液晶の分子に電界をかけることによ
り表示と非表示を行なうことができる。また、前記構造
の薄膜トランジスタ４０にあっては、ゲート電極４２が
エッチングストッパ層４６を基板４１側から覆い隠す大
きさに形成されているので、図３に示すように基板４１
の下側から上に向かって光が矢印Ｌ3に示す如く直進し
てもこの光は遮光性のゲート電極４２に遮られるので、
半導体層４６に到達することはない。また、ゲート電極
４２の周辺部分から図３に示す矢印Ｌ4に示す如く斜め
方向に光が入射しても、この光をゲート電極４２が遮る
のでこの矢印Ｌ4で示す光が半導体層４６に到達するお
それは少ない。
【００１７】次に、対向基板５２側のブラックマスク５
３から図３の矢印Ｌ5に示すように光が反射してエッチ
ングストッパ４４に到達し、この光の一部が半導体膜４
６に到達することがある。この場合において、図６ある
いは図８と図９に示す従来の構造であると、ソース電極
のライン幅方向およびドレイン電極のライン幅方向に半
導体層がはみ出したサイド部分が存在し、このサイド部
分を介して多少とも光電流が流れるおそれがあったが、
この例の構造では、図２に示すように半導体層４６の幅
ｄ1がソース電極およびドレイン電極のライン幅Ｄより
も小さく、従来構造の如く半導体層のはみ出したサイド
部分が存在しないことから、光電流の流れるパスが存在
せず、サイド部分での光電流は生じない。よって、対向
基板５２側から半導体層４６へ多少の光入射が生じても
光電流が流れることは殆どなくなり、結果的に薄膜トラ
ンジスタのオフ電流（ＡOFF）を増大させてしまうこと
がない。即ち、薄膜トランジスタ４０を駆動する場合
の、オン電流とオフ電流との比、即ち、オン／オフ比が
向上する。
３から図３の矢印Ｌ5に示すように光が反射してエッチ
ングストッパ４４に到達し、この光の一部が半導体膜４
６に到達することがある。この場合において、図６ある
いは図８と図９に示す従来の構造であると、ソース電極
のライン幅方向およびドレイン電極のライン幅方向に半
導体層がはみ出したサイド部分が存在し、このサイド部
分を介して多少とも光電流が流れるおそれがあったが、
この例の構造では、図２に示すように半導体層４６の幅
ｄ1がソース電極およびドレイン電極のライン幅Ｄより
も小さく、従来構造の如く半導体層のはみ出したサイド
部分が存在しないことから、光電流の流れるパスが存在
せず、サイド部分での光電流は生じない。よって、対向
基板５２側から半導体層４６へ多少の光入射が生じても
光電流が流れることは殆どなくなり、結果的に薄膜トラ
ンジスタのオフ電流（ＡOFF）を増大させてしまうこと
がない。即ち、薄膜トランジスタ４０を駆動する場合
の、オン電流とオフ電流との比、即ち、オン／オフ比が
向上する。
【００１８】図４は図１に示す構造を薄膜トランジスタ
として具体化した場合の各部分の寸法の一例を示すもの
である。図４に如くゲート電極４２’の横幅を１７μ
ｍ、左右のソース電極４９’とドレイン電極５０’のラ
イン幅を６μｍ、それらの間の間隔を３.０μｍ、エッ
チングストッパ層４４’の横幅を６μｍ、それに対する
ソース電極４９’とドレイン電極５０’の被り幅を１.
５μｍ、半導体層４６’の横幅を９μｍ、縦幅を３μｍ
に設定することにより実際の薄膜トランジスタアレイ基
板に本発明に係る構成を実現することができる。
として具体化した場合の各部分の寸法の一例を示すもの
である。図４に如くゲート電極４２’の横幅を１７μ
ｍ、左右のソース電極４９’とドレイン電極５０’のラ
イン幅を６μｍ、それらの間の間隔を３.０μｍ、エッ
チングストッパ層４４’の横幅を６μｍ、それに対する
ソース電極４９’とドレイン電極５０’の被り幅を１.
５μｍ、半導体層４６’の横幅を９μｍ、縦幅を３μｍ
に設定することにより実際の薄膜トランジスタアレイ基
板に本発明に係る構成を実現することができる。
【００１９】
【発明の効果】以上説明したように本発明によれば、透
明基板側から半導体層を隠す大きさにゲート電極を形成
し、ソース電極とドレイン電極のライン幅をこのライン
幅と同じ方向に沿う半導体層の幅よりも大きくしてなる
ので、基板を介して半導体層に入射しようとする光をゲ
ート電極で確実に遮ることができ、基板側からの光入射
による半導体層での光電流の発生を阻止することができ
る。また、ソース電極とドレイン電極のサイド側に半導
体層の一部がはみ出すことはないので、エッチングスト
ッパ層側から半導体層に光が入射されることがあって
も、半導体層のサイド部分で光電流が流れることはなく
なる。よって、半導体層に不要な光電流が生じることが
なく、薄膜トランジスタのオフ電流が従来構造よりも低
くなるので、薄膜トランジスタを駆動する場合のオン電
流とオフ電流の比、即ち、オンオフ比が向上する。次
に、この発明では半導体層を従来構造のように倒Ｈ型や
逆コ字状に形成する必要がないので、半導体層の大きさ
を必要以上に大きくする必要がなくなり、液晶の配向制
御を行わない領域を必要以上に大きくする必要がないの
で、液晶表示装置としての開口率を低下させることがな
い。また、ソース電極とドレイン電極にオーミックコン
タクト層を設ける構成にすることにより、ソース電極お
よびドレイン電極と半導体層とのオーミックコンタクト
を確実にとることができる。
明基板側から半導体層を隠す大きさにゲート電極を形成
し、ソース電極とドレイン電極のライン幅をこのライン
幅と同じ方向に沿う半導体層の幅よりも大きくしてなる
ので、基板を介して半導体層に入射しようとする光をゲ
ート電極で確実に遮ることができ、基板側からの光入射
による半導体層での光電流の発生を阻止することができ
る。また、ソース電極とドレイン電極のサイド側に半導
体層の一部がはみ出すことはないので、エッチングスト
ッパ層側から半導体層に光が入射されることがあって
も、半導体層のサイド部分で光電流が流れることはなく
なる。よって、半導体層に不要な光電流が生じることが
なく、薄膜トランジスタのオフ電流が従来構造よりも低
くなるので、薄膜トランジスタを駆動する場合のオン電
流とオフ電流の比、即ち、オンオフ比が向上する。次
に、この発明では半導体層を従来構造のように倒Ｈ型や
逆コ字状に形成する必要がないので、半導体層の大きさ
を必要以上に大きくする必要がなくなり、液晶の配向制
御を行わない領域を必要以上に大きくする必要がないの
で、液晶表示装置としての開口率を低下させることがな
い。また、ソース電極とドレイン電極にオーミックコン
タクト層を設ける構成にすることにより、ソース電極お
よびドレイン電極と半導体層とのオーミックコンタクト
を確実にとることができる。
【００２０】次に、前記構成の薄膜トランジスタアレイ
基板を備えた液晶表示装置であるならば、薄膜トランジ
スタを駆動する場合のオフ電流を低くすることができ、
高いオンオフ比の液晶表示装置を提供できるとともに、
開口率の高い、表示の明るい液晶表示装置を得ることが
できる。また、バックライトからの光が基板側から半導
体層に入射することは無くなるとともに、ブラックマス
クを介して反射光が半導体層に入射されることがあって
も半導体層で光電流が流れ難いので、従来構造よりもオ
ンオフ比を向上させた液晶表示装置を得ることができ
る。
基板を備えた液晶表示装置であるならば、薄膜トランジ
スタを駆動する場合のオフ電流を低くすることができ、
高いオンオフ比の液晶表示装置を提供できるとともに、
開口率の高い、表示の明るい液晶表示装置を得ることが
できる。また、バックライトからの光が基板側から半導
体層に入射することは無くなるとともに、ブラックマス
クを介して反射光が半導体層に入射されることがあって
も半導体層で光電流が流れ難いので、従来構造よりもオ
ンオフ比を向上させた液晶表示装置を得ることができ
る。
【図１】図１は本発明に係る薄膜トランジスタを備えた
薄膜トランジスタアレイ基板の第１の例を示す断面図で
ある。
薄膜トランジスタアレイ基板の第１の例を示す断面図で
ある。
【図２】図２は図１に示す基板の平面略図である。
【図３】図３は図１に示す構造を液晶表示装置に適用し
た一例を示す断面図である。
た一例を示す断面図である。
【図４】図４は本発明に係る構造を薄膜トランジスタア
レイ基板に適用した場合の寸法例を示す図である。
レイ基板に適用した場合の寸法例を示す図である。
【図５】図５は従来のアクティブマトリックス液晶表示
装置の等価回路の一例を示す回路図である。
装置の等価回路の一例を示す回路図である。
【図６】図６は図５に示す回路を備えた液晶表示装置の
一例の一部を示す平面図である。
一例の一部を示す平面図である。
【図７】図７は図６のＡーＡ線に沿う断面図である。
【図８】図８（Ａ）は光電流の影響を少なくする目的で
提案された従来の薄膜トランジスタの一例を示す断面
図、図８（Ｂ）は同目的で提案された従来の薄膜トラン
ジスタの第２の例を示す断面図である。
提案された従来の薄膜トランジスタの一例を示す断面
図、図８（Ｂ）は同目的で提案された従来の薄膜トラン
ジスタの第２の例を示す断面図である。
Ｄ、ｄ1、ｄ2、ｄ3 幅、 Ｇ 走査電極線、 Ｓ 信号電極線、 ４０ 薄膜トランジスタ、 ４１ 基板、 ４２ ゲート電極、 ４３ 絶縁層、 ４４ エッチングストッパ層、 ４６ 半導体層、 ４７、４８ オーミックコンタクト層、 ４９ ソース電極、 ５０ ドレイン電極、 ５２ 対向基板、 ５３ ブラックマスク。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年３月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】そこで従来、このような問題点を解決する
ために、図８（Ａ）に平面構造を示すように、ゲート電
極３０の上でソース電極３１とドレイン電極３２とが対
向配置される構造において、ゲート電極３０を従来のも
のよりも幅広に形成し、エッチングストッパ層３３とそ
の下の半導体膜をいずれも倒Ｈ型に形成し、エッチング
ストッパ層３３の突出部分３３ａの半分程の部分までソ
ース電極３１とドレイン電極３２の各両端部を到達させ
るような幅に構成した構造が提案されている。この例の
構造によれば、前記光電流が流れる場合、エッチングス
トッパ膜３３の倒Ｈ型の突出部分３３ａの下に位置する
半導体層のサイド部分を介して光電流が流れることが判
明しているので、この例の構造では、このサイド部分で
の光電流の導電パスを長くすることで光電流を抑えるよ
うにした構造である。
ために、図８（Ａ）に平面構造を示すように、ゲート電
極３０の上でソース電極３１とドレイン電極３２とが対
向配置される構造において、ゲート電極３０を従来のも
のよりも幅広に形成し、エッチングストッパ層３３とそ
の下の半導体膜をいずれも倒Ｈ型に形成し、エッチング
ストッパ層３３の突出部分３３ａの半分程の部分までソ
ース電極３１とドレイン電極３２の各両端部を到達させ
るような幅に構成した構造が提案されている。この例の
構造によれば、前記光電流が流れる場合、エッチングス
トッパ膜３３の倒Ｈ型の突出部分３３ａの下に位置する
半導体層のサイド部分を介して光電流が流れることが判
明しているので、この例の構造では、このサイド部分で
の光電流の導電パスを長くすることで光電流を抑えるよ
うにした構造である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】前記の構造において液晶表示を行なうに
は、所用の走査電極線Ｇと信号電極線Ｓとに信号を印加
して特定の薄膜トランジスタ４０により特定の画素電極
１５に電荷をかけて液晶の分子に電界をかけることによ
り表示と非表示を行なうことができる。また、前記構造
の薄膜トランジスタ４０にあっては、ゲート電極４２が
半導体層４６を基板４１側から覆い隠す大きさに形成さ
れているので、図３に示すように基板４１の下側から上
に向かって光が矢印Ｌ3に示す如く直進してもこの光は
遮光性のゲート電極４２に遮られるので、半導体層４６
に到達することはない。また、ゲート電極４２の周辺部
分から図３に示す矢印Ｌ4に示す如く斜め方向に光が入
射しても、この光をゲート電極４２が遮るのでこの矢印
Ｌ4で示す光が半導体層４６に到達するおそれは少な
い。
は、所用の走査電極線Ｇと信号電極線Ｓとに信号を印加
して特定の薄膜トランジスタ４０により特定の画素電極
１５に電荷をかけて液晶の分子に電界をかけることによ
り表示と非表示を行なうことができる。また、前記構造
の薄膜トランジスタ４０にあっては、ゲート電極４２が
半導体層４６を基板４１側から覆い隠す大きさに形成さ
れているので、図３に示すように基板４１の下側から上
に向かって光が矢印Ｌ3に示す如く直進してもこの光は
遮光性のゲート電極４２に遮られるので、半導体層４６
に到達することはない。また、ゲート電極４２の周辺部
分から図３に示す矢印Ｌ4に示す如く斜め方向に光が入
射しても、この光をゲート電極４２が遮るのでこの矢印
Ｌ4で示す光が半導体層４６に到達するおそれは少な
い。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】 図８（Ａ）は光電流の影響を少なくする目的
で提案された従来の薄膜トランジスタの一例を示す平面
図、図８（Ｂ）は同目的で提案された従来の薄膜トラン
ジスタの第２の例を示す平面図である。
で提案された従来の薄膜トランジスタの一例を示す平面
図、図８（Ｂ）は同目的で提案された従来の薄膜トラン
ジスタの第２の例を示す平面図である。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
Claims (3)
- 【請求項１】 透明基板上にゲート電極が形成され、透
明基板上面とゲート電極とを覆って絶縁層が形成され、
絶縁層上に前記ゲート電極に対向して半導体層が形成さ
れ、半導体層上にエッチングストッパ層が形成され、半
導体層の両側にエッチングストッパ層と半導体層と絶縁
層に渡って相互に隣接された対向状態でソース電極とド
レイン電極が形成されてなる液晶表示素子用薄膜トラン
ジスタであって、 ゲート電極が透明基板側から半導体層を隠す大きさに形
成され、ソース電極とドレイン電極のライン幅が、この
ライン幅と同じ方向に沿う半導体層の幅よりも大きくさ
れてなることを特徴とする液晶表示装置用薄膜トランジ
スタ。 - 【請求項２】 ソース電極とドレイン電極の各々の半導
体層側に、半導体層との電気的コンタクトを行うオーミ
ックコンタクト層が形成されてなることを特徴とする請
求項１記載の液晶表示装置用薄膜トランジスタ。 - 【請求項３】 請求項１または２記載の薄膜トランジス
タを備えた薄膜トランジスタアレイ基板と、この薄膜ト
ランジスタアレイ基板に対向配置された対向基板と、対
向基板と薄膜トランジスタアレイ基板との間に封入され
た液晶と、対向基板の薄膜トランジスタアレイ基板側の
一部に設けられたブラックマスクと、透明基板を介して
対向基板側に光を入射するバックライトを具備してなる
ことを特徴とする液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123796A JPH09203908A (ja) | 1996-01-25 | 1996-01-25 | 液晶表示装置用薄膜トランジスタおよび液晶表示装置 |
| US08/787,463 US6278504B1 (en) | 1996-01-25 | 1997-01-22 | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes |
| KR1019970001794A KR100359796B1 (ko) | 1996-01-25 | 1997-01-22 | 액정표시장치용박막트랜지스터및액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123796A JPH09203908A (ja) | 1996-01-25 | 1996-01-25 | 液晶表示装置用薄膜トランジスタおよび液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09203908A true JPH09203908A (ja) | 1997-08-05 |
Family
ID=11772337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1123796A Pending JPH09203908A (ja) | 1996-01-25 | 1996-01-25 | 液晶表示装置用薄膜トランジスタおよび液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6278504B1 (ja) |
| JP (1) | JPH09203908A (ja) |
| KR (1) | KR100359796B1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461484B1 (ko) * | 2000-06-02 | 2004-12-14 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| JP2005093460A (ja) * | 2003-09-12 | 2005-04-07 | Casio Comput Co Ltd | 薄膜トランジスタ |
| KR100508000B1 (ko) * | 2002-08-27 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP2010040951A (ja) * | 2008-08-07 | 2010-02-18 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| JP2011077509A (ja) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | トランジスタ、及び当該トランジスタを具備する半導体装置、並びにそれらの作製方法 |
| JP2011107713A (ja) * | 2006-05-09 | 2011-06-02 | Lg Display Co Ltd | 液晶表示装置及びその製造方法 |
| WO2015107606A1 (ja) * | 2014-01-15 | 2015-07-23 | 株式会社Ｊｏｌｅｄ | 表示装置及び薄膜トランジスタ基板 |
| WO2017187486A1 (ja) * | 2016-04-25 | 2017-11-02 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 |
| CN109244085A (zh) * | 2018-09-27 | 2019-01-18 | 惠科股份有限公司 | 一种阵列基板及显示面板 |
| JP2019148814A (ja) * | 2008-11-28 | 2019-09-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3420201B2 (ja) * | 1999-12-22 | 2003-06-23 | 日本電気株式会社 | 液晶表示装置 |
| KR100751177B1 (ko) * | 2000-08-08 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | 액정 표시소자 및 그의 제조방법 |
| US6734924B2 (en) | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7167226B2 (en) * | 2000-11-02 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular configuration of pixel electrodes |
| TWI256732B (en) * | 2002-08-30 | 2006-06-11 | Sharp Kk | Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus |
| GB0302485D0 (en) * | 2003-02-04 | 2003-03-05 | Plastic Logic Ltd | Pixel capacitors |
| KR100683664B1 (ko) * | 2004-01-06 | 2007-02-15 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
| TWI249857B (en) * | 2005-06-01 | 2006-02-21 | Au Optronics Corp | Displaying device with photocurrent-reducing structure and method of manufacturing the same |
| CN100449715C (zh) * | 2006-01-23 | 2009-01-07 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| KR102187427B1 (ko) * | 2008-09-19 | 2020-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US8456586B2 (en) | 2009-06-11 | 2013-06-04 | Apple Inc. | Portable computer display structures |
| KR101587936B1 (ko) | 2009-10-26 | 2016-01-25 | 삼성디스플레이 주식회사 | 표시 장치용 모기판 및 이의 제조 방법 |
| US8408780B2 (en) * | 2009-11-03 | 2013-04-02 | Apple Inc. | Portable computer housing with integral display |
| US8743309B2 (en) | 2009-11-10 | 2014-06-03 | Apple Inc. | Methods for fabricating display structures |
| US9143668B2 (en) | 2010-10-29 | 2015-09-22 | Apple Inc. | Camera lens structures and display structures for electronic devices |
| US8467177B2 (en) | 2010-10-29 | 2013-06-18 | Apple Inc. | Displays with polarizer windows and opaque masking layers for electronic devices |
| KR101835525B1 (ko) | 2011-02-17 | 2018-04-20 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN104377247B (zh) | 2014-11-24 | 2017-12-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管、显示装置及薄膜晶体管的制造方法 |
| US11838432B2 (en) | 2019-12-03 | 2023-12-05 | Apple Inc. | Handheld electronic device |
| US11637919B2 (en) | 2019-12-03 | 2023-04-25 | Apple Inc. | Handheld electronic device |
| US12003657B2 (en) | 2021-03-02 | 2024-06-04 | Apple Inc. | Handheld electronic device |
| US12267449B2 (en) | 2022-03-03 | 2025-04-01 | Apple Inc. | Handheld electronic device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5327001A (en) * | 1987-09-09 | 1994-07-05 | Casio Computer Co., Ltd. | Thin film transistor array having single light shield layer over transistors and gate and drain lines |
| US5187551A (en) * | 1988-04-30 | 1993-02-16 | Sharp Kabushiki Kaisha | Thin film semiconductor device and liquid crystal display apparatus thereof for preventing irradiated light from reaching the semiconductor layers |
| JPH02199842A (ja) * | 1989-01-27 | 1990-08-08 | Nec Corp | 薄膜電界効果型トランジスタ素子の製造方法 |
| DE69125260T2 (de) * | 1990-12-28 | 1997-10-02 | Sharp Kk | Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen |
| US5474941A (en) * | 1990-12-28 | 1995-12-12 | Sharp Kabushiki Kaisha | Method for producing an active matrix substrate |
| JPH05293823A (ja) | 1992-04-21 | 1993-11-09 | Nippon Electric Glass Co Ltd | Ｂｍｃ成形体 |
| US5614731A (en) * | 1993-03-15 | 1997-03-25 | Kabushiki Kaisha Toshiba | Thin-film transistor element having a structure promoting reduction of light-induced leakage current |
| US5473168A (en) * | 1993-04-30 | 1995-12-05 | Sharp Kabushiki Kaisha | Thin film transistor |
| US5471330A (en) * | 1993-07-29 | 1995-11-28 | Honeywell Inc. | Polysilicon pixel electrode |
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| JPH08264790A (ja) * | 1995-03-22 | 1996-10-11 | Toshiba Corp | 薄膜電解効果トランジスタ及び液晶表示装置 |
-
1996
- 1996-01-25 JP JP1123796A patent/JPH09203908A/ja active Pending
-
1997
- 1997-01-22 KR KR1019970001794A patent/KR100359796B1/ko not_active Expired - Lifetime
- 1997-01-22 US US08/787,463 patent/US6278504B1/en not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461484B1 (ko) * | 2000-06-02 | 2004-12-14 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| KR100508000B1 (ko) * | 2002-08-27 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP2005093460A (ja) * | 2003-09-12 | 2005-04-07 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JP2011107713A (ja) * | 2006-05-09 | 2011-06-02 | Lg Display Co Ltd | 液晶表示装置及びその製造方法 |
| JP2010040951A (ja) * | 2008-08-07 | 2010-02-18 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| JP2019148814A (ja) * | 2008-11-28 | 2019-09-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10985282B2 (en) | 2008-11-28 | 2021-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11869978B2 (en) | 2008-11-28 | 2024-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2011077509A (ja) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | トランジスタ、及び当該トランジスタを具備する半導体装置、並びにそれらの作製方法 |
| WO2015107606A1 (ja) * | 2014-01-15 | 2015-07-23 | 株式会社Ｊｏｌｅｄ | 表示装置及び薄膜トランジスタ基板 |
| JPWO2015107606A1 (ja) * | 2014-01-15 | 2017-03-23 | 株式会社Ｊｏｌｅｄ | 表示装置及び薄膜トランジスタ基板 |
| US10204973B2 (en) | 2014-01-15 | 2019-02-12 | Joled Inc. | Display device and thin-film transistors substrate |
| WO2017187486A1 (ja) * | 2016-04-25 | 2017-11-02 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 |
| US11955559B2 (en) | 2016-04-25 | 2024-04-09 | Sakai Display Products Corporation | Thin film transistor, display device, and thin film transistor manufacturing method |
| CN109244085A (zh) * | 2018-09-27 | 2019-01-18 | 惠科股份有限公司 | 一种阵列基板及显示面板 |
| WO2020062422A1 (zh) * | 2018-09-27 | 2020-04-02 | 惠科股份有限公司 | 一种阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970059803A (ko) | 1997-08-12 |
| KR100359796B1 (ko) | 2003-01-15 |
| US6278504B1 (en) | 2001-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09203908A (ja) | 液晶表示装置用薄膜トランジスタおよび液晶表示装置 | |
| US7027109B2 (en) | TFT array substrate and active-matrix addressing liquid-crystal display device | |
| US6320221B1 (en) | TFT-LCD having a vertical thin film transistor | |
| KR100219118B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| JP3002099B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| KR100474003B1 (ko) | 액정표시장치 | |
| US7268839B2 (en) | Array substrate comprising an island shaped drain electrode enclosed by the source electrode and liquid crystal display device including the same | |
| TW200427087A (en) | Liquid crystal apparatus, active matrix substrate, display apparatus and electronic machine | |
| JP2001242490A (ja) | 液晶表示装置およびその製造方法 | |
| US20030122990A1 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
| KR100838185B1 (ko) | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 | |
| US7248322B2 (en) | Active matrix display device with floating electrode between adjacent pixels | |
| KR100312329B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| US7355665B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US7531376B2 (en) | Array substrate for transflective liquid crystal display device and a fabricating method thereof | |
| JP2777545B2 (ja) | アクティブマトリクス液晶表示素子 | |
| KR20050031478A (ko) | Ｏｃｂ 모드 액정 표시 장치 | |
| CN100390649C (zh) | 具有凹陷式栅极电极的液晶显示器件及其制造方法 | |
| US7687835B2 (en) | Liquid crystal display panel | |
| JPH07122754A (ja) | 半導体装置 | |
| US7102160B1 (en) | TFT LCD including a source line having an extension pattern in the channel layer | |
| JP3733769B2 (ja) | 液晶装置 | |
| JPH07175087A (ja) | 液晶表示装置 | |
| JP2780677B2 (ja) | アクティブマトリクス液晶表示パネル | |
| KR19980039622A (ko) | 액정 표시 장치 |