JPH0921848A - 集積回路の内部信号の観測方式 - Google Patents
集積回路の内部信号の観測方式Info
- Publication number
- JPH0921848A JPH0921848A JP7171812A JP17181295A JPH0921848A JP H0921848 A JPH0921848 A JP H0921848A JP 7171812 A JP7171812 A JP 7171812A JP 17181295 A JP17181295 A JP 17181295A JP H0921848 A JPH0921848 A JP H0921848A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- signal
- output
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000011159 matrix material Substances 0.000 claims abstract description 32
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000011835 investigation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 測定器によりＬＳＩ内部の不具合の原因を断
定することが極めて困難であり、不具合の原因は推定の
域を脱することができず、更なる継続調査も極めて困難
である。 【解決手段】 フリップフロップ群１３の出力端子は行
デコーダ１５に接続されている。フリップフロップ群１
４の出力端子は列デコーダ１６に接続されている。行デ
コーダ１５及び列デコーダ１６は、トランジスタマトリ
クス回路１７を構成する複数のトランジスタにゲート回
路（図示せず）を介して接続されている。このトランジ
スタマトリクス回路１７を構成する複数のトランジスタ
の出力端子は、ＬＳＩの外部出力端子１８に接続されて
いる。外部入力端子１０からの所望の指定信号に応じ
た、マトリクス回路１７の一のトランジスタをオンと
し、そのトランジスタを介して内部回路の出力信号を外
部端子１８へ出力する。
定することが極めて困難であり、不具合の原因は推定の
域を脱することができず、更なる継続調査も極めて困難
である。 【解決手段】 フリップフロップ群１３の出力端子は行
デコーダ１５に接続されている。フリップフロップ群１
４の出力端子は列デコーダ１６に接続されている。行デ
コーダ１５及び列デコーダ１６は、トランジスタマトリ
クス回路１７を構成する複数のトランジスタにゲート回
路（図示せず）を介して接続されている。このトランジ
スタマトリクス回路１７を構成する複数のトランジスタ
の出力端子は、ＬＳＩの外部出力端子１８に接続されて
いる。外部入力端子１０からの所望の指定信号に応じ
た、マトリクス回路１７の一のトランジスタをオンと
し、そのトランジスタを介して内部回路の出力信号を外
部端子１８へ出力する。
Description
【０００１】
【産業上の技術分野】本発明は集積回路の内部信号の観
測方式に係り、特に大規模集積回路（ＬＳＩ）内部の回
路内の内部信号を観測する方式に関する。
測方式に係り、特に大規模集積回路（ＬＳＩ）内部の回
路内の内部信号を観測する方式に関する。
【０００２】
【従来の技術】近年、ＬＳＩ技術の着実な進歩によりＬ
ＳＩにおける集積度は大幅に増大しており、これに伴い
１チップのＬＳＩに搭載される回路規模も大きく増加
し、これによりＬＳＩの機能も多様化しており、１チッ
プで必要となるピン数も増えている。しかし、ＬＳＩの
入出力ピン数には制約があるため、１チップで必要とな
るピン数に加えてＬＳＩ内の大規模な回路の全信号を観
測するためのピン数を更に確保するのは不可能である。
ＳＩにおける集積度は大幅に増大しており、これに伴い
１チップのＬＳＩに搭載される回路規模も大きく増加
し、これによりＬＳＩの機能も多様化しており、１チッ
プで必要となるピン数も増えている。しかし、ＬＳＩの
入出力ピン数には制約があるため、１チップで必要とな
るピン数に加えてＬＳＩ内の大規模な回路の全信号を観
測するためのピン数を更に確保するのは不可能である。
【０００３】
【発明が解決しようとする課題】ＬＳＩを使用する際に
は何らかの不具合が発生することは皆無ではなく、ＬＳ
Ｉ内部の回路動作に原因があると推定される状況も当然
に発生する。しかしながら、前記したようにＬＳＩ内の
大規模な回路の全信号を観測するためのピン数を更に確
保するのは不可能であるため、ＬＳＩの使用者（特にセ
ットメーカ側の技術者）は測定器により不具合の原因を
断定することが実際には極めて困難であり、不具合の原
因は推定の域を脱することができず、更なる継続調査も
極めて困難である。
は何らかの不具合が発生することは皆無ではなく、ＬＳ
Ｉ内部の回路動作に原因があると推定される状況も当然
に発生する。しかしながら、前記したようにＬＳＩ内の
大規模な回路の全信号を観測するためのピン数を更に確
保するのは不可能であるため、ＬＳＩの使用者（特にセ
ットメーカ側の技術者）は測定器により不具合の原因を
断定することが実際には極めて困難であり、不具合の原
因は推定の域を脱することができず、更なる継続調査も
極めて困難である。
【０００４】また、従来テストデータを使用してＬＳＩ
の外部端子から間接的にＬＳＩの内部の状態を調査する
か、計算機上に展開したＬＳＩのモデルシミュレーショ
ンで調査する方法も知られているが、原因の解析が困難
であり、また、多大な工数がかかるという問題もある。
の外部端子から間接的にＬＳＩの内部の状態を調査する
か、計算機上に展開したＬＳＩのモデルシミュレーショ
ンで調査する方法も知られているが、原因の解析が困難
であり、また、多大な工数がかかるという問題もある。
【０００５】本発明は以上の点に鑑みなされたもので、
ＬＳＩ内部の全信号の中から推定した信号を選択し、外
部に出力することにより、ＬＳＩ内部回路の調査を容易
にし得る集積回路の内部信号の観測方式を提供すること
を目的とする。
ＬＳＩ内部の全信号の中から推定した信号を選択し、外
部に出力することにより、ＬＳＩ内部回路の調査を容易
にし得る集積回路の内部信号の観測方式を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するため、入力端子が集積回路内の予め定めた回路素
子の出力端子に接続され、出力端子がそれぞれ外部出力
端子に共通に接続されたトランジスタが複数個マトリク
ス状に配列されたマトリクス回路と、集積回路の外部入
力端子より入力される指定信号に基づきマトリクス回路
内の複数個のトランジスタのうち、指定信号により指定
された一のトランジスタの制御端子にスイッチング信号
を印加してオンとするデコード回路とを有し、指定され
た一のトランジスタの入力端子から出力端子を介して一
のトランジスタの入力端子に接続された集積回路内の回
路素子の出力信号を外部出力端子へ出力する構成とした
ものである。
成するため、入力端子が集積回路内の予め定めた回路素
子の出力端子に接続され、出力端子がそれぞれ外部出力
端子に共通に接続されたトランジスタが複数個マトリク
ス状に配列されたマトリクス回路と、集積回路の外部入
力端子より入力される指定信号に基づきマトリクス回路
内の複数個のトランジスタのうち、指定信号により指定
された一のトランジスタの制御端子にスイッチング信号
を印加してオンとするデコード回路とを有し、指定され
た一のトランジスタの入力端子から出力端子を介して一
のトランジスタの入力端子に接続された集積回路内の回
路素子の出力信号を外部出力端子へ出力する構成とした
ものである。
【０００７】ここで、上記のデコード回路は、外部クロ
ック信号に同期したクロックを発生するクロック生成回
路と、マトリクス回路を構成する複数のトランジスタの
うち行方向の位置を外部入力端子より入力される指定信
号とクロックとにより指定する行デコード手段と、マト
リクス回路を構成する複数のトランジスタのうち列方向
の位置を外部入力端子より入力される指定信号とクロッ
クとにより指定する列デコード手段と、行デコード手段
と列デコード手段の出力信号に基づきスイッチング信号
を生成する回路とよりなることを特徴とする。
ック信号に同期したクロックを発生するクロック生成回
路と、マトリクス回路を構成する複数のトランジスタの
うち行方向の位置を外部入力端子より入力される指定信
号とクロックとにより指定する行デコード手段と、マト
リクス回路を構成する複数のトランジスタのうち列方向
の位置を外部入力端子より入力される指定信号とクロッ
クとにより指定する列デコード手段と、行デコード手段
と列デコード手段の出力信号に基づきスイッチング信号
を生成する回路とよりなることを特徴とする。
【０００８】すなわち、本発明では、外部入力端子より
入力される指定信号により指定された、マトリクス回路
内の一のトランジスタをオンとし、この一のトランジス
タの入力端子に接続された集積回路内の回路素子の出力
信号を、この一のトランジスタを介して外部出力端子へ
出力するようにしたため、上記の指定信号により集積回
路内の任意の回路素子の出力信号を外部出力端子へ出力
することができる。
入力される指定信号により指定された、マトリクス回路
内の一のトランジスタをオンとし、この一のトランジス
タの入力端子に接続された集積回路内の回路素子の出力
信号を、この一のトランジスタを介して外部出力端子へ
出力するようにしたため、上記の指定信号により集積回
路内の任意の回路素子の出力信号を外部出力端子へ出力
することができる。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明方式を説明するた
めの１チップ上に形成される回路イメージを示す。同図
に示すように、ＬＳＩのチップ１上には、ＡＮＤゲート
２、フリップフロップ３及び４などの多数のゲートが配
置されており、これらのＡＮＤゲート２、フリップフロ
ップ３及び４の出力端子などにはトランジスタ５、６及
び７などのトランジスタが複数個マトリクス状に接続配
置されたトランジスタマトリクス回路を構成している。
このトランジスタマトリクス回路は、本発明方式の要部
をなす回路で、トランジスタ５は例えば縦方向ｌ番目で
横方向ｌ番目のトランジスタで、トランジスタ６は例え
ば縦方向ｍ番目で横方向ｎ番目のトランジスタで、更に
トランジスタ７は例えば縦方向ｊ番目で横方向ｋ番目の
トランジスタである。
て図面と共に説明する。図１は本発明方式を説明するた
めの１チップ上に形成される回路イメージを示す。同図
に示すように、ＬＳＩのチップ１上には、ＡＮＤゲート
２、フリップフロップ３及び４などの多数のゲートが配
置されており、これらのＡＮＤゲート２、フリップフロ
ップ３及び４の出力端子などにはトランジスタ５、６及
び７などのトランジスタが複数個マトリクス状に接続配
置されたトランジスタマトリクス回路を構成している。
このトランジスタマトリクス回路は、本発明方式の要部
をなす回路で、トランジスタ５は例えば縦方向ｌ番目で
横方向ｌ番目のトランジスタで、トランジスタ６は例え
ば縦方向ｍ番目で横方向ｎ番目のトランジスタで、更に
トランジスタ７は例えば縦方向ｊ番目で横方向ｋ番目の
トランジスタである。
【００１０】図２は本発明方式の一実施の形態を示す構
成図である。同図において、ＬＳＩの外部入力端子１０
及び１１のうち、外部入力端子１１はクロック生成回路
１２に接続され、外部入力端子１０は行方向の位置を指
定するフリップフロップ群１３と列方向の位置を指定す
るフリップフロップ群１４に接続されている。
成図である。同図において、ＬＳＩの外部入力端子１０
及び１１のうち、外部入力端子１１はクロック生成回路
１２に接続され、外部入力端子１０は行方向の位置を指
定するフリップフロップ群１３と列方向の位置を指定す
るフリップフロップ群１４に接続されている。
【００１１】フリップフロップ群１３はＭ個のフリップ
フロップから構成されており、その出力端子は行デコー
ダ１５に接続されている。また、フリップフロップ群１
４はＮ個フリップフロップから構成されており、その出
力端子は列デコーダ１６に接続されている。更に、行デ
コーダ１５及び列デコーダ１６はそれぞれゲート回路
（図示せず）を介してトランジスタマトリクス回路１７
を構成する複数のトランジスタに接続されている。この
トランジスタマトリクス回路１７を構成する複数のトラ
ンジスタの出力端子はＬＳＩの外部出力端子１８に接続
されている。クロック生成回路１２、フリップフロップ
群１３、１４、行デコーダ１５、列デコーダ１６及びト
ランジスタマトリクス回路１７はそれぞれＬＳＩ内部に
設けられている。
フロップから構成されており、その出力端子は行デコー
ダ１５に接続されている。また、フリップフロップ群１
４はＮ個フリップフロップから構成されており、その出
力端子は列デコーダ１６に接続されている。更に、行デ
コーダ１５及び列デコーダ１６はそれぞれゲート回路
（図示せず）を介してトランジスタマトリクス回路１７
を構成する複数のトランジスタに接続されている。この
トランジスタマトリクス回路１７を構成する複数のトラ
ンジスタの出力端子はＬＳＩの外部出力端子１８に接続
されている。クロック生成回路１２、フリップフロップ
群１３、１４、行デコーダ１５、列デコーダ１６及びト
ランジスタマトリクス回路１７はそれぞれＬＳＩ内部に
設けられている。
【００１２】図１に示したトランジスタ５、６及び７は
図２に示したトランジスタマトリクス回路１７を構成す
る複数のトランジスタの一部であるが、図１に示したＡ
ＮＤゲート２、フリップフロップ３及び４などのＬＳＩ
内部回路を構成する回路素子は、図２では図示していな
い。
図２に示したトランジスタマトリクス回路１７を構成す
る複数のトランジスタの一部であるが、図１に示したＡ
ＮＤゲート２、フリップフロップ３及び４などのＬＳＩ
内部回路を構成する回路素子は、図２では図示していな
い。
【００１３】図３は上記のトランジスタマトリクス回路
１７を構成する複数のトランジスタとＬＳＩ内部回路と
の関係を示す。同図中、図２と同一構成部分には同一符
号を付してある。図３において、トランジスタマトリク
ス回路１７は縦方向Ｍ個、横方向Ｎ個の全部でＭ・Ｎ個
の電界効果トランジスタＱ11〜ＱMNから構成されてい
る。
１７を構成する複数のトランジスタとＬＳＩ内部回路と
の関係を示す。同図中、図２と同一構成部分には同一符
号を付してある。図３において、トランジスタマトリク
ス回路１７は縦方向Ｍ個、横方向Ｎ個の全部でＭ・Ｎ個
の電界効果トランジスタＱ11〜ＱMNから構成されてい
る。
【００１４】そのうち、トランジスタＱK3のドレイン
（又はソース）はＬＳＩの内部回路の一部を構成してい
るフリップフロップ２２、ＡＮＤゲート２３及びＯＲゲ
ート２４のうちフリップフロップ２２の出力端子とＡＮ
Ｄゲート２３の入力端子との接続点に接続されている。
また、トランジスタＱK3のソース（又はドレイン）は外
部出力端子（図２の１８）に接続されている。トランジ
スタＱ11〜ＱMNのうちトランジスタＱK3以外の各トラン
ジスタもトランジスタＱK3と同様に、そのドレイン及び
ソースの一方が内部回路を構成する各回路素子の出力端
子に接続され、他方が外部出力端子に接続されている。
（又はソース）はＬＳＩの内部回路の一部を構成してい
るフリップフロップ２２、ＡＮＤゲート２３及びＯＲゲ
ート２４のうちフリップフロップ２２の出力端子とＡＮ
Ｄゲート２３の入力端子との接続点に接続されている。
また、トランジスタＱK3のソース（又はドレイン）は外
部出力端子（図２の１８）に接続されている。トランジ
スタＱ11〜ＱMNのうちトランジスタＱK3以外の各トラン
ジスタもトランジスタＱK3と同様に、そのドレイン及び
ソースの一方が内部回路を構成する各回路素子の出力端
子に接続され、他方が外部出力端子に接続されている。
【００１５】更に、デコード回路２１は、図２に示した
行デコーダ１５と列デコーダ１６とこれら行デコーダ１
５と列デコーダ１６の両出力信号を論理積演算してスイ
ッチング信号を生成出力するゲート回路とからなる回路
で、図２では図示の便宜上、トランジスタマトリクス回
路１７内に上記のゲート回路が含まれている。このデコ
ード回路２１内のゲート回路は、トランジスタＱ11〜Ｑ
MNに１対１に対応して設けられており、対応するトラン
ジスタのゲートに接続されている。
行デコーダ１５と列デコーダ１６とこれら行デコーダ１
５と列デコーダ１６の両出力信号を論理積演算してスイ
ッチング信号を生成出力するゲート回路とからなる回路
で、図２では図示の便宜上、トランジスタマトリクス回
路１７内に上記のゲート回路が含まれている。このデコ
ード回路２１内のゲート回路は、トランジスタＱ11〜Ｑ
MNに１対１に対応して設けられており、対応するトラン
ジスタのゲートに接続されている。
【００１６】次に、この実施の形態の動作について説明
する。クロック生成回路１２は外部入力端子１１より入
力されたクロック入力信号に同期したクロックを生成す
る。このクロックはフリップフロップ群１３を構成する
Ｍ個のフリップフロップそれぞれのクロック端子に印加
され、このとき外部入力端子１０よりＭ個のフリップフ
ロップに印加されている行位置指定信号が取り込まれ
る。続いて、クロック発生回路１２の出力クロックが、
フリップフロップ群１４を構成するＮ個のフリップフロ
ップそれぞれのクロック端子に印加され、このとき外部
入力端子１０よりＮ個のフリップフロップに印加されて
いる列位置指定信号が取り込まれる。
する。クロック生成回路１２は外部入力端子１１より入
力されたクロック入力信号に同期したクロックを生成す
る。このクロックはフリップフロップ群１３を構成する
Ｍ個のフリップフロップそれぞれのクロック端子に印加
され、このとき外部入力端子１０よりＭ個のフリップフ
ロップに印加されている行位置指定信号が取り込まれ
る。続いて、クロック発生回路１２の出力クロックが、
フリップフロップ群１４を構成するＮ個のフリップフロ
ップそれぞれのクロック端子に印加され、このとき外部
入力端子１０よりＮ個のフリップフロップに印加されて
いる列位置指定信号が取り込まれる。
【００１７】フリップフロップ群１３、１４のそれぞれ
に取り込まれた上記の行位置指定信号と列位置指定信号
は、それぞれ対応して設けられた行デコーダ１５と列デ
コーダ１６に供給され、ここでデコードされた後前記ゲ
ート回路を経てトランジスタマトリクス回路１７内の各
トランジスタに印加され、そのうち指定された一のトラ
ンジスタのみをオンとする。
に取り込まれた上記の行位置指定信号と列位置指定信号
は、それぞれ対応して設けられた行デコーダ１５と列デ
コーダ１６に供給され、ここでデコードされた後前記ゲ
ート回路を経てトランジスタマトリクス回路１７内の各
トランジスタに印加され、そのうち指定された一のトラ
ンジスタのみをオンとする。
【００１８】ここで、例えば行位置”Ｋ”、列位置”
３”が指定されたものとすると、デコード回路２１から
の出力信号により、図３のトランジスタＱ11〜ＱMNのう
ちトランジスタＱK3のみがオンとされ、これによりフリ
ップフロップ２２の出力信号（すなわち、内部信号）
が、トランジスタマトリクス回路１７内のトランジスタ
ＱK3を介して外部出力端子１８へ出力される。これによ
り、フリップフロップ２２の出力信号を測定器により測
定観測できる。
３”が指定されたものとすると、デコード回路２１から
の出力信号により、図３のトランジスタＱ11〜ＱMNのう
ちトランジスタＱK3のみがオンとされ、これによりフリ
ップフロップ２２の出力信号（すなわち、内部信号）
が、トランジスタマトリクス回路１７内のトランジスタ
ＱK3を介して外部出力端子１８へ出力される。これによ
り、フリップフロップ２２の出力信号を測定器により測
定観測できる。
【００１９】このように、この発明の形態では、ＬＳＩ
チップ上にＬＳＩ内部の全部あるいは大部分の回路素子
に個別に入力端子が接続されるマトリクス状のトランジ
スタＱ11〜ＱMNと、これらトランジスタＱ11〜ＱMNの中
から任意の唯一のトランジスタを選択できるフリップフ
ロップ群１３、１４及び行デコーダ１５と列デコーダ１
６とゲート回路とによって構成される選択回路を有して
いるため、外部入力端子１０から所望の値の指定信号を
入力することにより、入力指定信号に対応したトランジ
スタマトリクス回路１７内の一のトランジスタをオンと
して、外部出力端子１８へＬＳＩ内の入力指定信号に対
応した内部回路素子の出力信号を取り出し、観測するこ
とができる。この結果、ＬＳＩが実際に動作していると
きの、全部でＭ・Ｎ個の内部信号を選択して観測できる
こととなり、その結果、従来に比べて不具合の原因の解
析が正確にできる。
チップ上にＬＳＩ内部の全部あるいは大部分の回路素子
に個別に入力端子が接続されるマトリクス状のトランジ
スタＱ11〜ＱMNと、これらトランジスタＱ11〜ＱMNの中
から任意の唯一のトランジスタを選択できるフリップフ
ロップ群１３、１４及び行デコーダ１５と列デコーダ１
６とゲート回路とによって構成される選択回路を有して
いるため、外部入力端子１０から所望の値の指定信号を
入力することにより、入力指定信号に対応したトランジ
スタマトリクス回路１７内の一のトランジスタをオンと
して、外部出力端子１８へＬＳＩ内の入力指定信号に対
応した内部回路素子の出力信号を取り出し、観測するこ
とができる。この結果、ＬＳＩが実際に動作していると
きの、全部でＭ・Ｎ個の内部信号を選択して観測できる
こととなり、その結果、従来に比べて不具合の原因の解
析が正確にできる。
【００２０】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えばマトリクス回路１７を構成す
るトランジスタとしては、バイポーラトランジスタを用
いることもでき、更にはその他のスイッチング素子を用
いることも可能である。
れるものではなく、例えばマトリクス回路１７を構成す
るトランジスタとしては、バイポーラトランジスタを用
いることもでき、更にはその他のスイッチング素子を用
いることも可能である。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
集積回路の外部入力端子から入力した指定信号により指
定された集積回路内の回路素子の出力信号を、マトリク
ス回路内の対応する一のトランジスタを介して外部出力
端子へ選択出力するようにしたため、集積回路内の所望
の内部信号を観測でき、よって、集積回路の不具合の解
析を容易にできる。
集積回路の外部入力端子から入力した指定信号により指
定された集積回路内の回路素子の出力信号を、マトリク
ス回路内の対応する一のトランジスタを介して外部出力
端子へ選択出力するようにしたため、集積回路内の所望
の内部信号を観測でき、よって、集積回路の不具合の解
析を容易にできる。
【図１】本発明方式を説明するための１チップ上に形成
される回路イメージを示す図である。
される回路イメージを示す図である。
【図２】本発明方式の一実施の形態を示す構成図であ
る。
る。
【図３】本発明方式におけるトランジスタマトリクス回
路を構成する複数のトランジスタとＬＳＩ内部回路との
関係を示す図である。
路を構成する複数のトランジスタとＬＳＩ内部回路との
関係を示す図である。
１ チップ １０、１１ 外部入力端子 １２ クロック生成回路 １３、１４ フリップフロップ群 １５ 行デコーダ １６ 列デコーダ １７ トランジスタマトリクス回路 １８ 外部出力端子
Claims (2)
- 【請求項１】 入力端子が集積回路内の予め定めた回路
素子の出力端子に接続され、出力端子がそれぞれ外部出
力端子に共通に接続されたトランジスタが複数個マトリ
クス状に配列されたマトリクス回路と、 前記集積回路の外部入力端子より入力される指定信号に
基づき前記マトリクス回路内の複数個のトランジスタの
うち、前記指定信号により指定された一のトランジスタ
の制御端子にスイッチング信号を印加してオンとするデ
コード回路とを有し、前記指定された一のトランジスタ
の入力端子から出力端子を介して該一のトランジスタの
入力端子に接続された集積回路内の回路素子の出力信号
を前記外部出力端子へ出力する構成としたことを特徴と
する集積回路の内部信号の観測方式。 - 【請求項２】 前記デコード回路は、外部クロック信号
に同期したクロックを発生するクロック生成回路と、前
記マトリクス回路を構成する複数のトランジスタのうち
行方向の位置を前記外部入力端子より入力される指定信
号と前記クロックとにより指定する行デコード手段と、
前記マトリクス回路を構成する複数のトランジスタのう
ち列方向の位置を前記外部入力端子より入力される指定
信号と前記クロックとにより指定する列デコード手段
と、前記行デコード手段と列デコード手段の出力信号に
基づき前記スイッチング信号を生成する回路とよりなる
ことを特徴とする請求項１記載の集積回路の内部信号の
観測方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7171812A JPH0921848A (ja) | 1995-07-07 | 1995-07-07 | 集積回路の内部信号の観測方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7171812A JPH0921848A (ja) | 1995-07-07 | 1995-07-07 | 集積回路の内部信号の観測方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0921848A true JPH0921848A (ja) | 1997-01-21 |
Family
ID=15930193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7171812A Pending JPH0921848A (ja) | 1995-07-07 | 1995-07-07 | 集積回路の内部信号の観測方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0921848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111615635A (zh) * | 2018-01-17 | 2020-09-01 | 罗伯特·博世有限公司 | 用于测试asic的主要内部信号的电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142934A (ja) * | 1984-08-07 | 1986-03-01 | Fujitsu Ltd | 試験回路を有する半導体集積回路 |
| JPS6441257A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Lsi |
| JPH03128475A (ja) * | 1989-10-13 | 1991-05-31 | Hitachi Ltd | 論理テスト機能付き論理回路 |
-
1995
- 1995-07-07 JP JP7171812A patent/JPH0921848A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142934A (ja) * | 1984-08-07 | 1986-03-01 | Fujitsu Ltd | 試験回路を有する半導体集積回路 |
| JPS6441257A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Lsi |
| JPH03128475A (ja) * | 1989-10-13 | 1991-05-31 | Hitachi Ltd | 論理テスト機能付き論理回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111615635A (zh) * | 2018-01-17 | 2020-09-01 | 罗伯特·博世有限公司 | 用于测试asic的主要内部信号的电路 |
| CN111615635B (zh) * | 2018-01-17 | 2023-11-28 | 罗伯特·博世有限公司 | 用于测试asic的主要内部信号的电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6996758B1 (en) | Apparatus for testing an interconnecting logic fabric | |
| JP2676169B2 (ja) | スキャンパス回路 | |
| US4293919A (en) | Level sensitive scan design (LSSD) system | |
| JPH0481147B2 (ja) | ||
| JPS6142934A (ja) | 試験回路を有する半導体集積回路 | |
| JPS6134174B2 (ja) | ||
| US6891410B2 (en) | Method and apparatus for determining a processing speed of an integrated circuit | |
| KR880003248A (ko) | 반도체 집적회로장치 | |
| KR0163967B1 (ko) | 테스트 동안 바운더리-스캔 포트에 의해 복수의 시스템을 제어하기 위한 방법 및 장치 | |
| JPH0921848A (ja) | 集積回路の内部信号の観測方式 | |
| US5198757A (en) | Method and apparatus for testing semiconductor integrated circuit | |
| US7500165B2 (en) | Systems and methods for controlling clock signals during scan testing integrated circuits | |
| US11789073B2 (en) | Scan test device and scan test method | |
| US5541505A (en) | Testing integrated circuits by consolidating a plurality of digital signals as a multilevel signal | |
| JP2583055B2 (ja) | Ｉｃテストシステム | |
| Jaafar et al. | An educational FPGA design process flow using Xilinx ISE 13.3 project navigator for students | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| JP3021845B2 (ja) | 論理回路の試験方法 | |
| KR0121943B1 (ko) | 바운더리 스캔의 3직렬 시프트 레지스터 | |
| JPH0714925Y2 (ja) | アドレススキャン用ラッチ回路 | |
| JPS61126821A (ja) | ロジツクｌｓｉ回路 | |
| JPH077079A (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
| JP2594419B2 (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
| JP3182442B2 (ja) | 論理集積回路 | |
| JPH1010194A (ja) | 半導体集積回路 |