JPH0921849A - 検査装置 - Google Patents
検査装置Info
- Publication number
- JPH0921849A JPH0921849A JP7173138A JP17313895A JPH0921849A JP H0921849 A JPH0921849 A JP H0921849A JP 7173138 A JP7173138 A JP 7173138A JP 17313895 A JP17313895 A JP 17313895A JP H0921849 A JPH0921849 A JP H0921849A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- input
- switches
- type
- analog circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 IEEE P1149.4による基板検査方法において、
集積回路デバイス内の入出力ピンと主アナログ回路を接
続するスイッチを２つ以上並列に設置することにより、
実動作時のスイッチによる入出力信号への影響の低減と
スイッチの故障対策、及びＰ形及びＮ形トランジスタス
イッチのペアにすることでスイッチ切り替え時のノイズ
を低減することを目的とする。 【構成】 アナログバス１２，１３と入出力ピン１０，
１１を接続するＡスイッチ４，５，６，７，入出力ピン
１０，１１を接地するＧスイッチ８，９，入出力ピン１
０，１１と主アナログ回路１を切り離すＣＤスイッチ
２，３をＩＣ１４内に設置する。ＣＤスイッチ２，３
は、Ｐ形及びＮ形トランジスタスイッチ１７，１８のペ
アを並列に接続した構造である。Ｐ形及びＮ形をペアと
していることで、スイッチ切り替え時のノイズが相殺さ
れ、低減される。
集積回路デバイス内の入出力ピンと主アナログ回路を接
続するスイッチを２つ以上並列に設置することにより、
実動作時のスイッチによる入出力信号への影響の低減と
スイッチの故障対策、及びＰ形及びＮ形トランジスタス
イッチのペアにすることでスイッチ切り替え時のノイズ
を低減することを目的とする。 【構成】 アナログバス１２，１３と入出力ピン１０，
１１を接続するＡスイッチ４，５，６，７，入出力ピン
１０，１１を接地するＧスイッチ８，９，入出力ピン１
０，１１と主アナログ回路１を切り離すＣＤスイッチ
２，３をＩＣ１４内に設置する。ＣＤスイッチ２，３
は、Ｐ形及びＮ形トランジスタスイッチ１７，１８のペ
アを並列に接続した構造である。Ｐ形及びＮ形をペアと
していることで、スイッチ切り替え時のノイズが相殺さ
れ、低減される。
Description
【０００１】
【産業上の利用分野】本発明は、実装基板において、電
子部品及びその相互接続を検査する検査装置に関するも
のである。
子部品及びその相互接続を検査する検査装置に関するも
のである。
【０００２】
【従来の技術】近年、製品の軽量化、小型化による基板
の高密度実装化が進んできている。基板が高密度になる
ほど、検査時のプローブを各ノード（配線）に立てるこ
とが困難になってくるため、プローブ数を削減した検査
法(ローノードアクセステスト)が必要となっている。そ
のローノードアクセステスト技術の一つの手段として、
IEEE P1149.4(アナログバウンダリースキャン)(文献：S
tructure and Metrologyfor an Analog Testability Bu
s, Kenneth P.Parker,John E.McDermid and Stig Oresj
o,International Test Conference 1993 Paper15.2／特
許出願公開番号：特開平6-34517号公報) が知られてい
る。このアナログバウンダリースキャン技術によって、
検査時のプローブ数を削減し、検査の合理化を図ること
ができる。以下、このIEEE P1149.4を用いた従来の検査
装置について、図３、４、５を用いて説明する。IEEE P
1149.4を用いた検査方法として、集積回路（以下ＩＣと
略記）内部の主アナログ回路の動作を検査する場合と、
ＩＣ間の電子部品のインピーダンス値、及びその接続を
検査する場合とがある。
の高密度実装化が進んできている。基板が高密度になる
ほど、検査時のプローブを各ノード（配線）に立てるこ
とが困難になってくるため、プローブ数を削減した検査
法(ローノードアクセステスト)が必要となっている。そ
のローノードアクセステスト技術の一つの手段として、
IEEE P1149.4(アナログバウンダリースキャン)(文献：S
tructure and Metrologyfor an Analog Testability Bu
s, Kenneth P.Parker,John E.McDermid and Stig Oresj
o,International Test Conference 1993 Paper15.2／特
許出願公開番号：特開平6-34517号公報) が知られてい
る。このアナログバウンダリースキャン技術によって、
検査時のプローブ数を削減し、検査の合理化を図ること
ができる。以下、このIEEE P1149.4を用いた従来の検査
装置について、図３、４、５を用いて説明する。IEEE P
1149.4を用いた検査方法として、集積回路（以下ＩＣと
略記）内部の主アナログ回路の動作を検査する場合と、
ＩＣ間の電子部品のインピーダンス値、及びその接続を
検査する場合とがある。
【０００３】まず、ＩＣ内部の主アナログ回路の動作を
検査する場合について、図３を用いて説明する。第１ア
ナログバス３７と入力ピン３５を接続するＡ１Ｉスイッ
チ３２、第１アナログバス３７と出力ピン３６を接続す
るＡ１Ｏスイッチ３０、及び第２アナログバス３８と入
力ピン３５を接続するＡ２Ｉスイッチ３１、第２アナロ
グバス３８と出力ピン３６を接続するＡ２Ｏスイッチ２
９、また入力ピン３５を基準電位と接続(接地)するＧＩ
スイッチ３４、及び出力ピン３６を基準電位に接続(接
地)するＧＯスイッチ３３がＩＣ３９内部に配置されて
おり、入力ピン３５と主アナログ回路２６を切り離すＣ
Ｄ(Core Disconnect)Ｉスイッチ２７、出力ピン３６と
主アナログ回路２６を切り離すＣＤＯスイッチ２８がそ
れぞれ主アナログ回路２６に接続している。ＣＤＩスイ
ッチ２７、ＣＤＯスイッチ２８は同一構造であり、設置
されているのが入力側か出力側かの違いだけなので、こ
れらを総称してＣＤスイッチと呼ぶ。第１、第２アナロ
グバスはＩＣごとに独立しているのではなく、基板上全
てのＩＣで共通である。このアナログバスに定電流電源
や電圧計などの外部測定機器を接続し、検査を行う。そ
こで、主アナログ回路２６の動作を検査するために、Ｃ
ＤＩスイッチ２７とＣＤＯスイッチ２８を閉じ、入力ピ
ン３５、出力ピン３６と主アナログ回路２６を接続す
る。Ａ１Ｉスイッチ３２を閉じ、第１アナログバス３７
を入力ピン３５に接続し、Ａ２Ｏスイッチ２９を閉じ、
第２アナログバス３８を出力ピン３６に接続する。入力
信号を第１アナログバス３７から入力し、主アナログ回
路２６の出力を第２アナログバス３８から受信する。第
２アナログバス３８が受信した信号を測定し、信号が期
待値通りであれば、主アナログ回路２６は正常に動作し
ているということができる。
検査する場合について、図３を用いて説明する。第１ア
ナログバス３７と入力ピン３５を接続するＡ１Ｉスイッ
チ３２、第１アナログバス３７と出力ピン３６を接続す
るＡ１Ｏスイッチ３０、及び第２アナログバス３８と入
力ピン３５を接続するＡ２Ｉスイッチ３１、第２アナロ
グバス３８と出力ピン３６を接続するＡ２Ｏスイッチ２
９、また入力ピン３５を基準電位と接続(接地)するＧＩ
スイッチ３４、及び出力ピン３６を基準電位に接続(接
地)するＧＯスイッチ３３がＩＣ３９内部に配置されて
おり、入力ピン３５と主アナログ回路２６を切り離すＣ
Ｄ(Core Disconnect)Ｉスイッチ２７、出力ピン３６と
主アナログ回路２６を切り離すＣＤＯスイッチ２８がそ
れぞれ主アナログ回路２６に接続している。ＣＤＩスイ
ッチ２７、ＣＤＯスイッチ２８は同一構造であり、設置
されているのが入力側か出力側かの違いだけなので、こ
れらを総称してＣＤスイッチと呼ぶ。第１、第２アナロ
グバスはＩＣごとに独立しているのではなく、基板上全
てのＩＣで共通である。このアナログバスに定電流電源
や電圧計などの外部測定機器を接続し、検査を行う。そ
こで、主アナログ回路２６の動作を検査するために、Ｃ
ＤＩスイッチ２７とＣＤＯスイッチ２８を閉じ、入力ピ
ン３５、出力ピン３６と主アナログ回路２６を接続す
る。Ａ１Ｉスイッチ３２を閉じ、第１アナログバス３７
を入力ピン３５に接続し、Ａ２Ｏスイッチ２９を閉じ、
第２アナログバス３８を出力ピン３６に接続する。入力
信号を第１アナログバス３７から入力し、主アナログ回
路２６の出力を第２アナログバス３８から受信する。第
２アナログバス３８が受信した信号を測定し、信号が期
待値通りであれば、主アナログ回路２６は正常に動作し
ているということができる。
【０００４】次に、ＩＣ間に接続された電子部品のイン
ピーダンスの値を検査する場合について、図４を用いて
説明する。第１のＩＣ５７の出力ピン５０と第２のＩＣ
５８の入力ピン５１が、抵抗５２に接続している。それ
ぞれのＩＣ内部のＣＤＯスイッチ４３、ＣＤＩスイッチ
４２を開き、第１のＩＣ５７の内部の主アナログ回路４
１と出力ピン５０、第２のＩＣ５８の内部の主アナログ
回路４０と入力ピン５１をそれぞれ切り離す。Ａ１Ｏス
イッチ４７を閉じ、定電流電源５３を接続した第１アナ
ログバス５５を出力ピン５０に接続し、入力ピン５１を
接地するスイッチ４８を閉じて、ＩＣ間の抵抗５２に電
流を流す。Ａ２Ｏスイッチ４６を閉じＡ２Ｉスイッチ４
４を開いて、電圧計５４を接続した第２アナログバス５
６を出力ピン５０に接続し、出力ピン５０の電位を測定
する。次にＡ２Ｏスイッチ４６を開きＡ２Ｉスイッチ４
４を閉じて、第２アナログバス５６を入力ピン５１に接
続し、入力ピン５１の電位を測定する。抵抗５２の両端
の電位が決まり、定電流電源を用いているため電流値は
既知であるので、抵抗５２の抵抗値が求まる。コンデン
サ及びコイルの時は、交流を用いることによってインピ
ーダンスが測定できる。
ピーダンスの値を検査する場合について、図４を用いて
説明する。第１のＩＣ５７の出力ピン５０と第２のＩＣ
５８の入力ピン５１が、抵抗５２に接続している。それ
ぞれのＩＣ内部のＣＤＯスイッチ４３、ＣＤＩスイッチ
４２を開き、第１のＩＣ５７の内部の主アナログ回路４
１と出力ピン５０、第２のＩＣ５８の内部の主アナログ
回路４０と入力ピン５１をそれぞれ切り離す。Ａ１Ｏス
イッチ４７を閉じ、定電流電源５３を接続した第１アナ
ログバス５５を出力ピン５０に接続し、入力ピン５１を
接地するスイッチ４８を閉じて、ＩＣ間の抵抗５２に電
流を流す。Ａ２Ｏスイッチ４６を閉じＡ２Ｉスイッチ４
４を開いて、電圧計５４を接続した第２アナログバス５
６を出力ピン５０に接続し、出力ピン５０の電位を測定
する。次にＡ２Ｏスイッチ４６を開きＡ２Ｉスイッチ４
４を閉じて、第２アナログバス５６を入力ピン５１に接
続し、入力ピン５１の電位を測定する。抵抗５２の両端
の電位が決まり、定電流電源を用いているため電流値は
既知であるので、抵抗５２の抵抗値が求まる。コンデン
サ及びコイルの時は、交流を用いることによってインピ
ーダンスが測定できる。
【０００５】図３に示したＣＤスイッチ２７、２８の構
造を図５に示す。ＣＤスイッチはＰ形ＭＯＳスイッチ６
２からなり、スイッチ駆動端子６４に開／閉制御用のス
イッチ駆動波形５９を加えると、スイッチ入力端子６
０、スイッチ出力端子６１間が接続、開放される。この
際、スイッチ入力端子６０及びスイッチ出力端子６１に
ノイズ６３が発生する。ここではＰ形ＭＯＳスイッチを
示したが、他にＮ形や他の形式のトランジスタスイッチ
を使う場合もある。
造を図５に示す。ＣＤスイッチはＰ形ＭＯＳスイッチ６
２からなり、スイッチ駆動端子６４に開／閉制御用のス
イッチ駆動波形５９を加えると、スイッチ入力端子６
０、スイッチ出力端子６１間が接続、開放される。この
際、スイッチ入力端子６０及びスイッチ出力端子６１に
ノイズ６３が発生する。ここではＰ形ＭＯＳスイッチを
示したが、他にＮ形や他の形式のトランジスタスイッチ
を使う場合もある。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の検査装置において以下の問題点を有していた。
来の検査装置において以下の問題点を有していた。
【０００７】まず、外部電子部品のインピーダンス測定
の際に、ＩＣ内部の主アナログ回路と出力ピンが接続し
た状態で出力ピンに定電流電源からの電流を印加した場
合、主アナログ回路を破壊する恐れがあるため、ＣＤス
イッチをＩＣ内部回路に設置し、切り離せるようにする
必要がある。しかし、ＣＤスイッチは半導体で形成され
たスイッチであるので、スイッチ自身の抵抗は数ＫΩ程
度と大きい。そのため、基板上でＩＣが入力ピンからの
入力信号を処理し、出力ピンへ出力するという本来の動
作を行う際、従来のＩＣ内構造では、ＣＤスイッチの抵
抗が信号に影響を与えていた。その上、半導体スイッチ
の故障は開放故障が多いため、ＣＤスイッチが故障した
際、そのデバイスは使用できなくなる。また、ＩＣの入
出力ピンに、小型のコイル素子のような耐電圧の低い電
子部品が接続されていた場合、ＣＤスイッチ切り替え時
に発生するノイズによってこれを破損する可能性があっ
た。
の際に、ＩＣ内部の主アナログ回路と出力ピンが接続し
た状態で出力ピンに定電流電源からの電流を印加した場
合、主アナログ回路を破壊する恐れがあるため、ＣＤス
イッチをＩＣ内部回路に設置し、切り離せるようにする
必要がある。しかし、ＣＤスイッチは半導体で形成され
たスイッチであるので、スイッチ自身の抵抗は数ＫΩ程
度と大きい。そのため、基板上でＩＣが入力ピンからの
入力信号を処理し、出力ピンへ出力するという本来の動
作を行う際、従来のＩＣ内構造では、ＣＤスイッチの抵
抗が信号に影響を与えていた。その上、半導体スイッチ
の故障は開放故障が多いため、ＣＤスイッチが故障した
際、そのデバイスは使用できなくなる。また、ＩＣの入
出力ピンに、小型のコイル素子のような耐電圧の低い電
子部品が接続されていた場合、ＣＤスイッチ切り替え時
に発生するノイズによってこれを破損する可能性があっ
た。
【０００８】そこで、本発明はＣＤスイッチの抵抗が低
く、ＣＤスイッチの故障に強く、ＣＤスイッチ切換時に
ノイズの発生しない検査装置を提供することを目的とす
る。
く、ＣＤスイッチの故障に強く、ＣＤスイッチ切換時に
ノイズの発生しない検査装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の検査装置はＩＣ内構造のＣＤスイッチを並
列に複数個接続し、Ｐ形トランジスタスイッチとＮ形ト
ランジスタスイッチをペアで接続する構成となってい
る。
め、本発明の検査装置はＩＣ内構造のＣＤスイッチを並
列に複数個接続し、Ｐ形トランジスタスイッチとＮ形ト
ランジスタスイッチをペアで接続する構成となってい
る。
【００１０】
【作用】ＩＣ内構造のＣＤスイッチを並列に複数個接続
することによって、ＣＤスイッチの合成抵抗が低下す
る。その上、複数個接続することでＣＤスイッチの一部
が故障した場合も残りのＣＤスイッチが機能するため故
障に強い。また、Ｐ形トランジスタスイッチとＮ形トラ
ンジスタスイッチをペアとすることにより、Ｐ形トラン
ジスタスイッチとＮ形トランジスタスイッチの駆動波形
が対称であるため、Ｐ形トランジスタスイッチとＮ形ト
ランジスタスイッチから生じるノイズ波形が対称とな
り、それぞれ打ち消され、全体としてノイズが低減され
る。
することによって、ＣＤスイッチの合成抵抗が低下す
る。その上、複数個接続することでＣＤスイッチの一部
が故障した場合も残りのＣＤスイッチが機能するため故
障に強い。また、Ｐ形トランジスタスイッチとＮ形トラ
ンジスタスイッチをペアとすることにより、Ｐ形トラン
ジスタスイッチとＮ形トランジスタスイッチの駆動波形
が対称であるため、Ｐ形トランジスタスイッチとＮ形ト
ランジスタスイッチから生じるノイズ波形が対称とな
り、それぞれ打ち消され、全体としてノイズが低減され
る。
【００１１】
【実施例】以下、本発明の一実施例を図１、２を用いて
説明する。図１（ａ）のように第１アナログバス１２と
入力ピン１０を接続するＡ１Ｉスイッチ７、第１アナロ
グバス１２と出力ピン１１を接続するＡ１Ｏスイッチ
５、及び第２アナログバス１３と入力ピン１０を接続す
るＡ２Ｉスイッチ６、第２アナログバス１３と出力ピン
１１を接続するＡ２Ｏスイッチ４、また入力ピン１０を
接続(接地)するＧＩスイッチ９、及び出力ピン１１を接
続(接地)するＧＯスイッチ８がＩＣ１４の内部に配置さ
れており、入力ピン１０と主アナログ回路１を切り離す
ＣＤＩスイッチ２、及び出力ピン１１と主アナログ回路
１を切り離すＣＤＯスイッチ３が主アナログ回路１に接
続しており、ＣＤＩスイッチ２、及びＣＤＯスイッチ３
をそれぞれ並列に２個ずつ接続している。ＣＤスイッチ
２、３のスイッチ部の構造を図１（ｂ）に示す。図のよ
うにＰ形ＭＯＳスイッチ１７とＮ形ＭＯＳスイッチ１８
が並列に接続しており、スイッチ１７，１８と入力ピン
１０、及び出力ピン１１と主アナログ回路１を接続させ
るスイッチ入力端子１５、スイッチ出力端子１６があ
る。スイッチ１７，１８を制御するスイッチ駆動装置２
０と、Ｎ形トランジスタスイッチ１８との間にインバー
タ１９を設置している。
説明する。図１（ａ）のように第１アナログバス１２と
入力ピン１０を接続するＡ１Ｉスイッチ７、第１アナロ
グバス１２と出力ピン１１を接続するＡ１Ｏスイッチ
５、及び第２アナログバス１３と入力ピン１０を接続す
るＡ２Ｉスイッチ６、第２アナログバス１３と出力ピン
１１を接続するＡ２Ｏスイッチ４、また入力ピン１０を
接続(接地)するＧＩスイッチ９、及び出力ピン１１を接
続(接地)するＧＯスイッチ８がＩＣ１４の内部に配置さ
れており、入力ピン１０と主アナログ回路１を切り離す
ＣＤＩスイッチ２、及び出力ピン１１と主アナログ回路
１を切り離すＣＤＯスイッチ３が主アナログ回路１に接
続しており、ＣＤＩスイッチ２、及びＣＤＯスイッチ３
をそれぞれ並列に２個ずつ接続している。ＣＤスイッチ
２、３のスイッチ部の構造を図１（ｂ）に示す。図のよ
うにＰ形ＭＯＳスイッチ１７とＮ形ＭＯＳスイッチ１８
が並列に接続しており、スイッチ１７，１８と入力ピン
１０、及び出力ピン１１と主アナログ回路１を接続させ
るスイッチ入力端子１５、スイッチ出力端子１６があ
る。スイッチ１７，１８を制御するスイッチ駆動装置２
０と、Ｎ形トランジスタスイッチ１８との間にインバー
タ１９を設置している。
【００１２】まず、ＣＤスイッチ２、３の開／閉の制御
方法を図１（ｂ）を用いて説明する。スイッチ駆動装置
２０からデジタル信号０を出力すると、信号０によって
Ｐ形ＭＯＳスイッチ１７は閉じ、インバータ１９を通過
した信号０は信号１に反転するので、Ｎ形ＭＯＳスイッ
チ１８も閉じる。したがって、Ｐ形ＭＯＳスイッチ１
７、Ｎ形ＭＯＳスイッチ１８両方のスイッチが閉じるの
で、スイッチ入力端子１５からの信号がスイッチ出力端
子１６を通過する。また反対に、スイッチ駆動装置２０
からデジタル信号１を出力した場合、信号１によってＰ
形ＭＯＳスイッチ１７は開放し、インバータ１９を通過
した信号１は信号０に反転するので、Ｎ形ＭＯＳスイッ
チ１８も開放される。したがって、Ｐ形ＭＯＳスイッチ
１７、Ｎ形ＭＯＳスイッチ１８両方のスイッチが開放さ
れるので、スイッチ入力端子１５からの信号が前記スイ
ッチによって遮断される。
方法を図１（ｂ）を用いて説明する。スイッチ駆動装置
２０からデジタル信号０を出力すると、信号０によって
Ｐ形ＭＯＳスイッチ１７は閉じ、インバータ１９を通過
した信号０は信号１に反転するので、Ｎ形ＭＯＳスイッ
チ１８も閉じる。したがって、Ｐ形ＭＯＳスイッチ１
７、Ｎ形ＭＯＳスイッチ１８両方のスイッチが閉じるの
で、スイッチ入力端子１５からの信号がスイッチ出力端
子１６を通過する。また反対に、スイッチ駆動装置２０
からデジタル信号１を出力した場合、信号１によってＰ
形ＭＯＳスイッチ１７は開放し、インバータ１９を通過
した信号１は信号０に反転するので、Ｎ形ＭＯＳスイッ
チ１８も開放される。したがって、Ｐ形ＭＯＳスイッチ
１７、Ｎ形ＭＯＳスイッチ１８両方のスイッチが開放さ
れるので、スイッチ入力端子１５からの信号が前記スイ
ッチによって遮断される。
【００１３】次に、主アナログ回路１の動作の検査方法
を示す。主アナログ回路１と入力ピン１０を接続するＣ
ＤＩスイッチ２、及び出力ピン１１を接続するＣＤＯス
イッチ３をそれぞれ閉じ、入力ピン１０、出力ピン１１
と主アナログ回路１を接続させる。Ａ１Ｉスイッチ７を
閉じ、第１アナログバス１２を入力ピン１０に接続し、
Ａ２Ｏスイッチ４を閉じ、第２アナログバス１３を出力
ピン１１に接続する。入力信号を第１アナログバス１２
から入力し、主アナログ回路１の出力を第２アナログバ
ス１３から受信する。第２アナログバス１３が受信した
信号を測定し、信号が期待値であれば、そのＩＣ１４の
内部の主アナログ回路１は正常に動作しているというこ
とができる。
を示す。主アナログ回路１と入力ピン１０を接続するＣ
ＤＩスイッチ２、及び出力ピン１１を接続するＣＤＯス
イッチ３をそれぞれ閉じ、入力ピン１０、出力ピン１１
と主アナログ回路１を接続させる。Ａ１Ｉスイッチ７を
閉じ、第１アナログバス１２を入力ピン１０に接続し、
Ａ２Ｏスイッチ４を閉じ、第２アナログバス１３を出力
ピン１１に接続する。入力信号を第１アナログバス１２
から入力し、主アナログ回路１の出力を第２アナログバ
ス１３から受信する。第２アナログバス１３が受信した
信号を測定し、信号が期待値であれば、そのＩＣ１４の
内部の主アナログ回路１は正常に動作しているというこ
とができる。
【００１４】このように、ＩＣ内部の主アナログ回路の
検査に関しては、ＣＤスイッチがそれぞれ１個の場合と
同様の方法で検査することが出来るが、ＣＤスイッチを
１個接続している従来の場合に対し、ＣＤスイッチを２
個並列に接続した本発明の場合、ＣＤスイッチによる抵
抗値が１／２になる。したがって、製品全体の本来の動
作に対する影響が小さくなる。なお、ＣＤスイッチを並
列にｎ個接続させた場合も同様に、抵抗は１／ｎにな
る。つまり、ＣＤスイッチが多ければ多いほど、ＣＤス
イッチによる抵抗が低下し、より有効である。また、Ｉ
Ｃ間に接続された電子部品のインピーダンスを測定する
場合についても、従来例と全く同様に行うことができ
る。
検査に関しては、ＣＤスイッチがそれぞれ１個の場合と
同様の方法で検査することが出来るが、ＣＤスイッチを
１個接続している従来の場合に対し、ＣＤスイッチを２
個並列に接続した本発明の場合、ＣＤスイッチによる抵
抗値が１／２になる。したがって、製品全体の本来の動
作に対する影響が小さくなる。なお、ＣＤスイッチを並
列にｎ個接続させた場合も同様に、抵抗は１／ｎにな
る。つまり、ＣＤスイッチが多ければ多いほど、ＣＤス
イッチによる抵抗が低下し、より有効である。また、Ｉ
Ｃ間に接続された電子部品のインピーダンスを測定する
場合についても、従来例と全く同様に行うことができ
る。
【００１５】さらに、ＣＤスイッチが複数個接続されて
いることにより、何らかの原因によってＣＤスイッチの
一部が故障した場合も、残りのＣＤスイッチによって動
作を続けることができるため、故障に対して強い構造に
なっている。
いることにより、何らかの原因によってＣＤスイッチの
一部が故障した場合も、残りのＣＤスイッチによって動
作を続けることができるため、故障に対して強い構造に
なっている。
【００１６】また図１（ｂ）のように、ＣＤスイッチの
構成をＰ形ＭＯＳスイッチとＮ形ＭＯＳスイッチにし、
その数を同数にすることにより、図２のようにＰ形ＭＯ
Ｓスイッチによるノイズ２３、及びＮ形ＭＯＳスイッチ
によるノイズ２４が互いに打ち消し合い、全体として、
ノイズ２５のようにスイッチ切り替えによるノイズを低
減することができる。ただし、ここでは例としてＭＯＳ
スイッチを取り上げたが、Ｐ形、Ｎ形であればどのよう
なトランジスタスイッチでも良い。なお、ここではＰ
形、及びＮ形トランジスタスイッチ１７，１８を１つず
つの１ペアとしたが、さらに多数のペアとすれば前に記
したように、ＣＤスイッチの合成抵抗をより低下させる
ことができ、さらに故障対策としてもより有効になる。
構成をＰ形ＭＯＳスイッチとＮ形ＭＯＳスイッチにし、
その数を同数にすることにより、図２のようにＰ形ＭＯ
Ｓスイッチによるノイズ２３、及びＮ形ＭＯＳスイッチ
によるノイズ２４が互いに打ち消し合い、全体として、
ノイズ２５のようにスイッチ切り替えによるノイズを低
減することができる。ただし、ここでは例としてＭＯＳ
スイッチを取り上げたが、Ｐ形、Ｎ形であればどのよう
なトランジスタスイッチでも良い。なお、ここではＰ
形、及びＮ形トランジスタスイッチ１７，１８を１つず
つの１ペアとしたが、さらに多数のペアとすれば前に記
したように、ＣＤスイッチの合成抵抗をより低下させる
ことができ、さらに故障対策としてもより有効になる。
【００１７】
【発明の効果】以上のように、ＩＣ内のＣＤスイッチを
並列に複数個接続することによって、ＣＤスイッチの合
成抵抗が低下し、ＣＤスイッチによる入出力信号に対す
る影響が減少する。また、ＣＤスイッチが並列に複数個
接続されているため、ＣＤスイッチの一部が故障した場
合も正常に本来の動作を続行することができる。
並列に複数個接続することによって、ＣＤスイッチの合
成抵抗が低下し、ＣＤスイッチによる入出力信号に対す
る影響が減少する。また、ＣＤスイッチが並列に複数個
接続されているため、ＣＤスイッチの一部が故障した場
合も正常に本来の動作を続行することができる。
【００１８】また、ＣＤスイッチを、Ｐ形トランジスタ
スイッチとＮ形トランジスタスイッチを同数、並列に接
続させることによって、ＣＤスイッチの切り替えによる
ノイズが低減し、電子部品を破損する恐れがない。
スイッチとＮ形トランジスタスイッチを同数、並列に接
続させることによって、ＣＤスイッチの切り替えによる
ノイズが低減し、電子部品を破損する恐れがない。
【図１】（ａ）本発明の一実施例のＩＣ内構造を示す回
路図 （ｂ）図１のＣＤスイッチの構造図
路図 （ｂ）図１のＣＤスイッチの構造図
【図２】トランジスタスイッチの駆動波形、及びスイッ
チ切り替えによるノイズ波形を示す図
チ切り替えによるノイズ波形を示す図
【図３】従来のＩＣ内構造を示す回路図
【図４】従来のＩＣ間の抵抗の検査法を示す回路図
【図５】従来のＣＤスイッチの構造、及びトランジスタ
スイッチの駆動波形、及びスイッチ切り替えによるノイ
ズ波形を示す図
スイッチの駆動波形、及びスイッチ切り替えによるノイ
ズ波形を示す図
１ 主アナログ回路 ２ ＣＤＩスイッチ ３ ＣＤＯスイッチ ４ 第２アナログバスＡ２Ｏスイッチ ５ 第１アナログバスＡ１Ｏスイッチ ６ 第２アナログバスＡ２Ｉスイッチ ７ 第１アナログバスＡ１Ｉスイッチ ８ ＧＯスイッチ ９ ＧＩスイッチ １０ 入力ピン １１ 出力ピン １２ 第１アナログバス １３ 第２アナログバス １４ ＩＣ １７ Ｐ形ＭＯＳスイッチ １８ Ｎ形ＭＯＳスイッチ
Claims (2)
- 【請求項１】 主アナログ回路を含む集積回路デバイス
を有する基板上で前記主アナログ回路の検査及び前記集
積回路デバイスに接続された電子部品の検査を行う装置
であって、少なくとも２本のアナログテストバス、及び
前記集積回路デバイスの入出力ピンと前記アナログテス
トバスを接続あるいは開放するスイッチ、及び前記入出
力ピンを接地するスイッチを有する前記集積回路デバイ
スにおいて、前記入出力ピンと前記主アナログ回路を接
続あるいは解放するスイッチを２つ以上並列に設置する
ことを特徴とする検査装置。 - 【請求項２】 前記入出力ピンと前記主アナログ回路を
接続あるいは開放する前記スイッチとして、Ｐ形トラン
ジスタスイッチとＮ形トランジスタスイッチを同数、並
列に接続することを特徴とする請求項１記載の検査装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173138A JPH0921849A (ja) | 1995-07-10 | 1995-07-10 | 検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173138A JPH0921849A (ja) | 1995-07-10 | 1995-07-10 | 検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0921849A true JPH0921849A (ja) | 1997-01-21 |
Family
ID=15954829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7173138A Pending JPH0921849A (ja) | 1995-07-10 | 1995-07-10 | 検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0921849A (ja) |
-
1995
- 1995-07-10 JP JP7173138A patent/JPH0921849A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| US5025344A (en) | Built-in current testing of integrated circuits | |
| US5570034A (en) | Using hall effect to monitor current during IDDQ testing of CMOS integrated circuits | |
| US6593765B1 (en) | Testing apparatus and testing method for semiconductor integrated circuit | |
| KR100187727B1 (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
| JPH06160457A (ja) | 回路板試験装置 | |
| EP2064562A2 (en) | Testable integrated circuit and ic test method | |
| Sunter | The P1149. 4 mixed signal test bus: Costs and benefits | |
| JP2002202343A (ja) | Ｌｓｉ試験装置 | |
| US6563335B2 (en) | Semiconductor device and test method therefor | |
| JPH03144385A (ja) | 半導体集積回路 | |
| US7239167B2 (en) | Utilizing clock shield as defect monitor | |
| JP2008107216A (ja) | 測定方法、スイッチ装置、および、該スイッチ装置を備える測定システム | |
| KR20030074452A (ko) | 반도체 디바이스 테스트 장치 및 방법 | |
| Russell et al. | Electrical testing of multichip modules | |
| JPH0568103B2 (ja) | ||
| Muhtaroglu et al. | I/O Self-Leakage Test. | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP2004170126A (ja) | ノード論理固定回路およびｉｄｄｑ試験方法 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JP3586972B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| JP3441907B2 (ja) | アナログ・バウンダリ・スキャン対応半導体集積回路装置 | |
| JP3114655B2 (ja) | 半導体集積回路のテストボード不良検出用集積回路 | |
| JPH05273298A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 |