JPH09218946A - イメージ回転回路 - Google Patents
イメージ回転回路Info
- Publication number
- JPH09218946A JPH09218946A JP8025589A JP2558996A JPH09218946A JP H09218946 A JPH09218946 A JP H09218946A JP 8025589 A JP8025589 A JP 8025589A JP 2558996 A JP2558996 A JP 2558996A JP H09218946 A JPH09218946 A JP H09218946A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- read
- write
- cell
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】
【課題】 矩形イメージを９０度の整数倍の角度に小規
模な回路で高速に回転すること。 【解決手段】 ビット単位でイメージデータの書き込み
及び読み出しを行なうｎ行ｎ列のマトリクスセル１と、
ライト信号およびリード信号発生時にリセットすると共
に当該ライト信号又はリード信号の入力数をカウントす
るカウンタ３と、このカウンタ３の出力値に応じてマト
リックスセルに対するセル選択信号を出力するデコーダ
部４とを備えている。しかも、マトリックスセル１に、
ライト信号及びセル選択信号に基づいてマトリクスセル
１の行又は列を有効にさせる書き込み信号を順次ｎ本発
生する書き込みセレクタ５と、リード信号及びセル選択
信号に基づいてマトリクスセルの列又は行を有効にさせ
る読み出し信号を書き込み信号の発生順序とは異なる順
序で順次ｎ本発生する読み出しセレクタ６とを併設し
た。
模な回路で高速に回転すること。 【解決手段】 ビット単位でイメージデータの書き込み
及び読み出しを行なうｎ行ｎ列のマトリクスセル１と、
ライト信号およびリード信号発生時にリセットすると共
に当該ライト信号又はリード信号の入力数をカウントす
るカウンタ３と、このカウンタ３の出力値に応じてマト
リックスセルに対するセル選択信号を出力するデコーダ
部４とを備えている。しかも、マトリックスセル１に、
ライト信号及びセル選択信号に基づいてマトリクスセル
１の行又は列を有効にさせる書き込み信号を順次ｎ本発
生する書き込みセレクタ５と、リード信号及びセル選択
信号に基づいてマトリクスセルの列又は行を有効にさせ
る読み出し信号を書き込み信号の発生順序とは異なる順
序で順次ｎ本発生する読み出しセレクタ６とを併設し
た。
Description
【０００１】
【発明の属する技術分野】本発明は、矩形イメージを９
０度／２７０度回転させるためのイメージ回転回路に関
し、特に矩形イメージデータの９０度／２７０度回転処
理を、小規模な回路を用いて高速に行うことが可能な、
イメージ回転回路に関するものである。
０度／２７０度回転させるためのイメージ回転回路に関
し、特に矩形イメージデータの９０度／２７０度回転処
理を、小規模な回路を用いて高速に行うことが可能な、
イメージ回転回路に関するものである。
【０００２】イメージ回転処理方式は、矩形イメージを
９０度回転させて縦横を変換し、または２７０度回転さ
せて反転して縦横を変換して、画面上に表示し、または
紙面上に印刷する等の目的に用いられるものである。
９０度回転させて縦横を変換し、または２７０度回転さ
せて反転して縦横を変換して、画面上に表示し、または
紙面上に印刷する等の目的に用いられるものである。
【０００３】このようなイメージ回転処理方式は、でき
るだけ小規模な回路を使用して実行できるとともに、処
理を高速に行えるものであることが必要である。
るだけ小規模な回路を使用して実行できるとともに、処
理を高速に行えるものであることが必要である。
【０００４】
【従来の技術】従来のイメージ回転回路では、入力した
イメージデータのビットの並びを変換しながら、シフト
してＲＡＭ群に格納することによって、イメージ回転を
行っていた。
イメージデータのビットの並びを変換しながら、シフト
してＲＡＭ群に格納することによって、イメージ回転を
行っていた。
【０００５】例えば特開昭６３−５８５８３号公報に開
示された技術においては、原イメージデータを例えば、
左９０度回転させる場合には、原イメージデータを変換
回路に入力し、タイミング発生回路に入力される９０度
回転角情報によって、入力データのビット列の並びを変
換して出力して、第１，第２のデータシフト回路にセッ
トする。第１のデータシフト回路にセットされたデータ
を、このデータシフト回路内のｎ個のｍビットシフトレ
ジスタにより回転イメージデータに変換し、バッファを
介して第１のＲＡＭに書き込むとともに、アドレスをカ
ウンタに入力する。同様の動作を第２のデータシフト回
路とバッファおよび第２のＲＡＭによって行なうことに
よって、回転イメージデータを第２のＲＡＭに書き込む
ことが記載されている。
示された技術においては、原イメージデータを例えば、
左９０度回転させる場合には、原イメージデータを変換
回路に入力し、タイミング発生回路に入力される９０度
回転角情報によって、入力データのビット列の並びを変
換して出力して、第１，第２のデータシフト回路にセッ
トする。第１のデータシフト回路にセットされたデータ
を、このデータシフト回路内のｎ個のｍビットシフトレ
ジスタにより回転イメージデータに変換し、バッファを
介して第１のＲＡＭに書き込むとともに、アドレスをカ
ウンタに入力する。同様の動作を第２のデータシフト回
路とバッファおよび第２のＲＡＭによって行なうことに
よって、回転イメージデータを第２のＲＡＭに書き込む
ことが記載されている。
【０００６】また特開昭６１−４９２４６号公報に開示
された技術においては、２次元メモリ内のイメージを９
０度の整数倍に回転させる際に、イメージ中の回転させ
る領域を所定ビット幅の矩形領域に分割し、そのアドレ
ス情報をアドレスカウンタで生成する。そして、カウン
タからのアドレスを用いて、リードライト制御部でメモ
リからのイメージ情報を読み出して縦横変換バッファに
格納し、カウンタからのアドレス情報を得てバッファで
対応するイメージ情報を縦横変換してラッチに格納し、
その情報をメモリ内の所定の回転を行った位置に、制御
部を介して格納することが記載されている。
された技術においては、２次元メモリ内のイメージを９
０度の整数倍に回転させる際に、イメージ中の回転させ
る領域を所定ビット幅の矩形領域に分割し、そのアドレ
ス情報をアドレスカウンタで生成する。そして、カウン
タからのアドレスを用いて、リードライト制御部でメモ
リからのイメージ情報を読み出して縦横変換バッファに
格納し、カウンタからのアドレス情報を得てバッファで
対応するイメージ情報を縦横変換してラッチに格納し、
その情報をメモリ内の所定の回転を行った位置に、制御
部を介して格納することが記載されている。
【０００７】
【発明が解決しようとする課題】従来の矩形イメージ回
転回路では、入力データと出力データを同時にシフトす
る、複数のシフトレジスタを必要とし、また回転データ
を一時的に記憶するための、ＲＡＭ群のアドレスを生成
するアドレス発生回路を持つ必要があり、そのため回路
規模が大きくなるという問題があった。
転回路では、入力データと出力データを同時にシフトす
る、複数のシフトレジスタを必要とし、また回転データ
を一時的に記憶するための、ＲＡＭ群のアドレスを生成
するアドレス発生回路を持つ必要があり、そのため回路
規模が大きくなるという問題があった。
【０００８】
【発明の目的】本発明は、このような従来技術の課題を
解決しようとするものであって、矩形イメージを、９０
度の整数倍の角度に回転させるイメージ回転処理を、小
規模な回路で高速に行うことが可能な、イメージ回転回
路を提供することを目的としている。
解決しようとするものであって、矩形イメージを、９０
度の整数倍の角度に回転させるイメージ回転処理を、小
規模な回路で高速に行うことが可能な、イメージ回転回
路を提供することを目的としている。
【０００９】
(1) ビット単位でイメージデータの書き込み及び読み
出しを行なうｎ行ｎ列のマトリクスセルと、ライト信号
およびリード信号発生時にリセットすると共に当該ライ
ト信号又はリード信号の入力数をカウントするカウンタ
と、このカウンタの出力値に応じてマトリックスセルに
対するセル選択信号を出力するデコーダ部とを備えてい
る。しかも、マトリックスセルに、ライト信号及びセル
選択信号に基づいてマトリクスセルの行又は列を有効に
させる書き込み信号を順次ｎ本発生する書き込みセレク
タと、リード信号及びセル選択信号に基づいてマトリク
スセルの列又は行を有効にさせる読み出し信号を書き込
み信号の発生順序とは異なる順序で順次ｎ本発生する読
み出しセレクタとを併設した。
出しを行なうｎ行ｎ列のマトリクスセルと、ライト信号
およびリード信号発生時にリセットすると共に当該ライ
ト信号又はリード信号の入力数をカウントするカウンタ
と、このカウンタの出力値に応じてマトリックスセルに
対するセル選択信号を出力するデコーダ部とを備えてい
る。しかも、マトリックスセルに、ライト信号及びセル
選択信号に基づいてマトリクスセルの行又は列を有効に
させる書き込み信号を順次ｎ本発生する書き込みセレク
タと、リード信号及びセル選択信号に基づいてマトリク
スセルの列又は行を有効にさせる読み出し信号を書き込
み信号の発生順序とは異なる順序で順次ｎ本発生する読
み出しセレクタとを併設した。
【００１０】この(1)では、より具体的には、正方形の
データを、ｎ×ｎのビット単位で書き込み／読み出し可
能なマトリクスセルと、０からｎ−１までカウント可能
なｌｏｇ2 nビットのカウンタと、このカウンタの出力
値に応じて、０からｎ− １までのｎ本のセル選択信号
を出力するデコーダ部と、ライト信号とセル選択信号と
を入力として、有効なセル行に対して書き込み信号を出
力する書き込みセレクタと、リード信号とセル選択信号
とを入力として、有効なセル列に対して読み出し信号を
出力する読み出しセレクタとを備える。
データを、ｎ×ｎのビット単位で書き込み／読み出し可
能なマトリクスセルと、０からｎ−１までカウント可能
なｌｏｇ2 nビットのカウンタと、このカウンタの出力
値に応じて、０からｎ− １までのｎ本のセル選択信号
を出力するデコーダ部と、ライト信号とセル選択信号と
を入力として、有効なセル行に対して書き込み信号を出
力する書き込みセレクタと、リード信号とセル選択信号
とを入力として、有効なセル列に対して読み出し信号を
出力する読み出しセレクタとを備える。
【００１１】カウンタはリセット信号によって０に初期
化され、ライト信号またはリード信号の終了エッジによ
ってインクリメントする。これによって、セル選択信号
が０からｎ−１まで順に推移し、ライト時には、有効に
なる行が、リード時には有効になる列が、順次移動す
る。そして、ライト動作をｎ回、リード動作をｎ回行う
ことによって、ライトしたイメージデータの９０度回転
した結果を、リード時に得ることができる。
化され、ライト信号またはリード信号の終了エッジによ
ってインクリメントする。これによって、セル選択信号
が０からｎ−１まで順に推移し、ライト時には、有効に
なる行が、リード時には有効になる列が、順次移動す
る。そして、ライト動作をｎ回、リード動作をｎ回行う
ことによって、ライトしたイメージデータの９０度回転
した結果を、リード時に得ることができる。
【００１２】(2) (1) の場合に、読み出しセレクタに、
所定の外部入力に基づいて読み出し信号の出力順を逆転
させる出力順設定部を併設した。また、この場合に、書
き込みセレクタに、所定の外部入力に基づいて書き込み
信号の出力順を逆転させる入力順設定部を併設する。
所定の外部入力に基づいて読み出し信号の出力順を逆転
させる出力順設定部を併設した。また、この場合に、書
き込みセレクタに、所定の外部入力に基づいて書き込み
信号の出力順を逆転させる入力順設定部を併設する。
【００１３】
【発明の実施の形態】次に、本発明の実施形態を図面を
用いて説明する。
用いて説明する。
【００１４】図１は、本発明の一実施形態の基本構成を
示す図である。
示す図である。
【００１５】図１において、メモリマトリクスセル１
は、ｎ×ｎ個の１ビットのレジスタ群２11〜２nnで構成
されていて、回転前のｎ×ｎビットデータを入力とし
て、回転後のｎ×ｎビットデータを出力する。各レジス
タセルには書き込み信号ラインと読み出し信号ラインが
それぞれ接続されており、書き込み信号は各行で共通に
入力され、読み出し信号は各列で共通に出力される。
は、ｎ×ｎ個の１ビットのレジスタ群２11〜２nnで構成
されていて、回転前のｎ×ｎビットデータを入力とし
て、回転後のｎ×ｎビットデータを出力する。各レジス
タセルには書き込み信号ラインと読み出し信号ラインが
それぞれ接続されており、書き込み信号は各行で共通に
入力され、読み出し信号は各列で共通に出力される。
【００１６】すなわち、メモリマトリクスセル１には、
ｎ本の書き込み信号ｃ1 〜ｃn と、ｎ本の読み出し信号
ｄ1 〜ｄn が入力されるようになっている。
ｎ本の書き込み信号ｃ1 〜ｃn と、ｎ本の読み出し信号
ｄ1 〜ｄn が入力されるようになっている。
【００１７】読み出し／書き込みカウンタ３は、ライト
信号ｅとリード信号ｆのどちらか一方がアクティブにな
る度に、１ずつインクリメントする。デコーダ部４は、
カウンタ３の出力結果、すなわち書き込み／読み出し回
数をデコードし、読み出しセレクタ５と書き込みセレク
タ６とに、有効な書き込み行または読み出し列の情報を
出力する。
信号ｅとリード信号ｆのどちらか一方がアクティブにな
る度に、１ずつインクリメントする。デコーダ部４は、
カウンタ３の出力結果、すなわち書き込み／読み出し回
数をデコードし、読み出しセレクタ５と書き込みセレク
タ６とに、有効な書き込み行または読み出し列の情報を
出力する。
【００１８】書き込みセレクタ５は、ライト信号によっ
て有効になり、デコーダ部４の出力によってメモリマト
リクスセル１のどのレジスタセル行に書き込むかを選択
し、書き込み時には、書き込み信号ｃ1 〜ｃn のうちど
れか一本を出力する。
て有効になり、デコーダ部４の出力によってメモリマト
リクスセル１のどのレジスタセル行に書き込むかを選択
し、書き込み時には、書き込み信号ｃ1 〜ｃn のうちど
れか一本を出力する。
【００１９】読み出しセレクタ６は、リード信号によっ
て有効になり、デコーダ部４の出力によってメモリマト
リクスセル１のどのレジスタセル列から読み出すかを選
択し、読み出し時には、読み出し信号ｄ1 〜ｄn のうち
どれか一本を出力する。
て有効になり、デコーダ部４の出力によってメモリマト
リクスセル１のどのレジスタセル列から読み出すかを選
択し、読み出し時には、読み出し信号ｄ1 〜ｄn のうち
どれか一本を出力する。
【００２０】たとえば、最初の書き込み時には、カウン
タ３の出力はリセット信号ｇによって０にリセットされ
ているので、デコーダ部４の入力は０であるため、セレ
クタ５は１行目のレジスタセル行群２11〜２1nに対する
書き込み信号ｃ1 を有効にする。
タ３の出力はリセット信号ｇによって０にリセットされ
ているので、デコーダ部４の入力は０であるため、セレ
クタ５は１行目のレジスタセル行群２11〜２1nに対する
書き込み信号ｃ1 を有効にする。
【００２１】１回目の書き込みが終了した時点でカウン
タ３は１だけインクリメントされるので２回目の書き込
みが行われるときにはセレクタ５は２行目のレジスタセ
ル行群２21〜２2nに対する書き込み信号ｃ2 を有効にす
る。
タ３は１だけインクリメントされるので２回目の書き込
みが行われるときにはセレクタ５は２行目のレジスタセ
ル行群２21〜２2nに対する書き込み信号ｃ2 を有効にす
る。
【００２２】このようにして、ｎ回の書き込みが終了す
ると、カウンタ３の出力は０に戻り初期状態となる。
ると、カウンタ３の出力は０に戻り初期状態となる。
【００２３】次に、読み出しを行う時も、セレクタ６が
セレクタ５と同様に動作し、１回目の読み出し時には、
１列目のレジスタセル行群２11〜２n1に対する読み出し
信号ｄ1 を有効にし、２回目の読み出し時には、２列目
のレジスタセル行群２12〜２n2に対する読み出し信号ｄ
2 を有効にする。
セレクタ５と同様に動作し、１回目の読み出し時には、
１列目のレジスタセル行群２11〜２n1に対する読み出し
信号ｄ1 を有効にし、２回目の読み出し時には、２列目
のレジスタセル行群２12〜２n2に対する読み出し信号ｄ
2 を有効にする。
【００２４】このようにして、ｎ回の読み出しが終了す
ると、カウンタ３の出力は０に戻り初期状態となる。
ると、カウンタ３の出力は０に戻り初期状態となる。
【００２５】以上述べた様に書き込みを行単位で、読み
出しを列単位で行うことにより高速にイメージの回転を
行うことができる。
出しを列単位で行うことにより高速にイメージの回転を
行うことができる。
【００２６】さらに、各セレクタ５，６に、所定の外部
入力に基づいて読み出し信号及び書き込み信号の出力順
を逆転させる出力順設定部及び入力順設定部を併設す
る。すると、セレクタ５またはセレクタ６は、この出力
順設定部及び入力順設定部による設定に基づいて、書き
込み信号または読み出し信号の出力順を逆転させること
によって、９０度回転または２７０度回転、また、それ
ぞれのミラー出力を行なう。
入力に基づいて読み出し信号及び書き込み信号の出力順
を逆転させる出力順設定部及び入力順設定部を併設す
る。すると、セレクタ５またはセレクタ６は、この出力
順設定部及び入力順設定部による設定に基づいて、書き
込み信号または読み出し信号の出力順を逆転させること
によって、９０度回転または２７０度回転、また、それ
ぞれのミラー出力を行なう。
【００２７】この本実施形態によるイメージ回転回路
は、プリンタ装置に用いられる。プリンタ装置では、文
字を９０度回転させ、または反転させる処理などを行な
う必要があるが、このイメージ回転回路によると、この
ような矩形のイメージデータの反転を高速に行なうこと
ができる。
は、プリンタ装置に用いられる。プリンタ装置では、文
字を９０度回転させ、または反転させる処理などを行な
う必要があるが、このイメージ回転回路によると、この
ような矩形のイメージデータの反転を高速に行なうこと
ができる。
【００２８】
【発明の効果】本発明は上述のように構成され機能する
ので、これによると、書き込みセレクタが、行及び列単
位で書き込みを行ない、読み出しセレクタが、列又は行
単位で読み出しを行うため、出力されたイメージデータ
は回転し、従って、従来例と比較して、回路規模が小さ
く、かつ高速で矩形イメージを回転させることがで
き、、このため、従来の矩形イメージ回転回路では入力
データの出力データを同時にシフトする複数のシフトレ
ジスタを必要とし、また回転データを一時的に記憶する
ためのＲＡＭ群のアドレスを生成するアドレス発生回路
を有する必要があったが、本発明では、このような構成
を必要とならず、従って、回路規模が大きくなるととも
に、動作速度が遅いという従来例の欠点を解決し、簡易
かつ高速な従来にない優れたイメージ回転回路を提供す
ることができる。
ので、これによると、書き込みセレクタが、行及び列単
位で書き込みを行ない、読み出しセレクタが、列又は行
単位で読み出しを行うため、出力されたイメージデータ
は回転し、従って、従来例と比較して、回路規模が小さ
く、かつ高速で矩形イメージを回転させることがで
き、、このため、従来の矩形イメージ回転回路では入力
データの出力データを同時にシフトする複数のシフトレ
ジスタを必要とし、また回転データを一時的に記憶する
ためのＲＡＭ群のアドレスを生成するアドレス発生回路
を有する必要があったが、本発明では、このような構成
を必要とならず、従って、回路規模が大きくなるととも
に、動作速度が遅いという従来例の欠点を解決し、簡易
かつ高速な従来にない優れたイメージ回転回路を提供す
ることができる。
【図１】本発明の一実施形態の構成を示す回路図であ
る。
る。
１ メモリマトリクスセル ２11〜２nn レジスタセル ３ 書き込み／読み出しカウンタ ４ デコーダ部 ５ 書き込みセレクタ ６ 読み出しセレクタ ａ 入力データ ｂ 出力データ ｃ1 〜ｃn 書き込み信号 ｄ1 〜ｄn 読み出し信号 ｅ ライト信号 ｆ リード信号 ｇ リセット信号
Claims (3)
- 【請求項１】 ビット単位でイメージデータの書き込み
及び読み出しを行なうｎ行ｎ列のマトリクスセルと、ラ
イト信号およびリード信号発生時にリセットすると共に
当該ライト信号又はリード信号の入力数をカウントする
カウンタと、このカウンタの出力値に応じて前記マトリ
ックスセルに対するセル選択信号を出力するデコーダ部
とを備えると共に、 前記マトリックスセルに、前記ライト信号及び前記セル
選択信号に基づいて前記マトリクスセルの行又は列を有
効にさせる書き込み信号を順次ｎ本発生する書き込みセ
レクタと、前記リード信号及び前記セル選択信号に基づ
いて前記マトリクスセルの列又は行を有効にさせる読み
出し信号を前記書き込み信号の発生順序とは異なる順序
で順次ｎ本発生する読み出しセレクタとを併設したこと
を特徴とするイメージ回転回路。 - 【請求項２】 前記読み出しセレクタに、所定の外部入
力に基づいて前記読み出し信号の出力順を逆転させる出
力順設定部を併設したことを特徴とする請求項１記載の
イメージ回転回路。 - 【請求項３】 前記書き込みセレクタに、所定の外部入
力に基づいて前記書き込み信号の出力順を逆転させる入
力順設定部を併設したことを特徴とする請求項２記載の
イメージ回転回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025589A JPH09218946A (ja) | 1996-02-13 | 1996-02-13 | イメージ回転回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025589A JPH09218946A (ja) | 1996-02-13 | 1996-02-13 | イメージ回転回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09218946A true JPH09218946A (ja) | 1997-08-19 |
Family
ID=12170106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8025589A Pending JPH09218946A (ja) | 1996-02-13 | 1996-02-13 | イメージ回転回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09218946A (ja) |
-
1996
- 1996-02-13 JP JP8025589A patent/JPH09218946A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62299881A (ja) | 画像表示システム | |
| JPH0773920B2 (ja) | ｎ×ｎビットドットマトリックス９０゜回転回路 | |
| JPH01134495A (ja) | 画像データ回転処理装置及びその方法 | |
| US4486745A (en) | Pattern generating apparatus capable of generating patterns by controlling basic symbols | |
| JPH0560425B2 (ja) | ||
| US4809343A (en) | Maximum/minimum value conversion circuit for image processing | |
| US5253213A (en) | Semiconductor memory used for changing sequence of data | |
| JP3757787B2 (ja) | ディジタルオシロスコープ | |
| US4935897A (en) | Semiconductor memory device suitable for use as a dot image buffer for a printer | |
| JPS5821272B2 (ja) | モジパタ−ンハツセイソウチ | |
| US5910794A (en) | Method and apparatus for storing and rotating bit patterns | |
| CN112738431A (zh) | 图像传感器装置及应用于图像传感器装置的方法 | |
| JP3102754B2 (ja) | 情報利用回路 | |
| JP2887369B2 (ja) | ２次元配列データアクセス装置 | |
| JP2839768B2 (ja) | 画像回転回路 | |
| JP2610887B2 (ja) | イメージデータ回転処理装置 | |
| KR960006883B1 (ko) | 스태틱랜덤액세스메모리 | |
| JP2824976B2 (ja) | ２次元配列データ回転装置 | |
| JP4165391B2 (ja) | 画像処理方法及び画像処理装置 | |
| JPS5867457A (ja) | 出力装置 | |
| JP2643533B2 (ja) | 画像情報回転装置 | |
| JPS6353796A (ja) | メモリ回路 | |
| JPS6167177A (ja) | 画像デ−タの回転装置 | |
| JPH0677189B2 (ja) | 情報出力装置 | |
| JPS62144467A (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990209 |