JPH09219521A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09219521A JPH09219521A JP9070280A JP7028097A JPH09219521A JP H09219521 A JPH09219521 A JP H09219521A JP 9070280 A JP9070280 A JP 9070280A JP 7028097 A JP7028097 A JP 7028097A JP H09219521 A JPH09219521 A JP H09219521A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain region
- drain
- source region
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】半導体基板上の第１導電型領域中に、第２導電
型のソース領域とドレイン領域が形成され、前記第２導
電型のソース領域とドレイン領域が１．８μｍ以下の距
離をおいて形成されている半導体装置において、前記ド
レイン領域又はソース領域に設けられた電極接続用コン
タクト孔側面とゲート電極側面端部との最短距離が３μ
ｍ以上であることを特徴とする。 【効果】ＭＯＳＩＣの微細化を進める上で遭遇する高電
圧や静電気による接合破壊、絶縁膜破壊を防止する。
型のソース領域とドレイン領域が形成され、前記第２導
電型のソース領域とドレイン領域が１．８μｍ以下の距
離をおいて形成されている半導体装置において、前記ド
レイン領域又はソース領域に設けられた電極接続用コン
タクト孔側面とゲート電極側面端部との最短距離が３μ
ｍ以上であることを特徴とする。 【効果】ＭＯＳＩＣの微細化を進める上で遭遇する高電
圧や静電気による接合破壊、絶縁膜破壊を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特にＭ
ＯＳ型電界効果トランジスタの集積装置「以下ＭＯＳＩ
Ｃと呼ぶ。」に関する。本発明の目的は、ＭＯＳＩＣの
静電気や定格以上のサージ電圧による破壊に対する耐量
を改善することにある。
ＯＳ型電界効果トランジスタの集積装置「以下ＭＯＳＩ
Ｃと呼ぶ。」に関する。本発明の目的は、ＭＯＳＩＣの
静電気や定格以上のサージ電圧による破壊に対する耐量
を改善することにある。
【０００２】
【従来の技術】ＭＯＳＩＣの静電気などの過大サージ電
圧による破壊現象は、その開発当初からの問題であった
ため、これまでに各種の対策が提案され改良の手が加え
られてきた。従来のＭＯＳｌＣの出力端子における代表
的な静電気保護回路は、図２に示すように、ボンディン
グパッド１に接続された配線が、保護抵抗２、クランプ
ダイオード３、４を経たのち、出力トランジスタのドレ
イン部５に接続される。あるいは図３における出力トラ
ンジスタのチャネル幅Ｗが長く、またドレイン領域２２
が大きな面積を有する場合は、ボンディングパッド１と
ドレイン領域５が直接接続され、ドレイン領域２２と半
導体基板２０で形成される出力トランジスタのドレイン
寄生容量６と、寄生クランプダイオード７の電圧分割及
び電圧制限により静電気からトランジスタを保護するの
が一般的である。
圧による破壊現象は、その開発当初からの問題であった
ため、これまでに各種の対策が提案され改良の手が加え
られてきた。従来のＭＯＳｌＣの出力端子における代表
的な静電気保護回路は、図２に示すように、ボンディン
グパッド１に接続された配線が、保護抵抗２、クランプ
ダイオード３、４を経たのち、出力トランジスタのドレ
イン部５に接続される。あるいは図３における出力トラ
ンジスタのチャネル幅Ｗが長く、またドレイン領域２２
が大きな面積を有する場合は、ボンディングパッド１と
ドレイン領域５が直接接続され、ドレイン領域２２と半
導体基板２０で形成される出力トランジスタのドレイン
寄生容量６と、寄生クランプダイオード７の電圧分割及
び電圧制限により静電気からトランジスタを保護するの
が一般的である。
【０００３】
【発明が解決しようとする課題】しかしながら、図３に
示すように、ＭＯＳＩＣの縮小化にともない、出力トラ
ンジスタのチャネル部２６の長さＬが短くなるとともに
ドレイン拡散層２２の深さＤも浅くなると、さらにまた
高密度集積化のために、チャネル端部とドレインコンタ
クト孔２４もしくはソースコンタクト孔２３までの距離
Ｌ１、Ｌ２が狭まると、ドレイン拡散層２２と半導体基
板２０で形成される、図２におけるダイオード７の逆方
向極性に流せられる電流容量「以下逆方向電流と呼
ぶ。」が減少し、接合破壊が生じやすくなる。また高電
圧が加わった瞬間、ドレイン拡散層２２のチャネル２６
側端部でのアバランシェ降伏により、基板内２０に大量
のホットエレクトロンが誘起し、これがチャネル２６上
のゲート絶縁膜２５に流れ込んで、トランジスタの特性
劣化ひいてはゲート絶縁膜破壊を起こすという問題が顕
在化してきた。
示すように、ＭＯＳＩＣの縮小化にともない、出力トラ
ンジスタのチャネル部２６の長さＬが短くなるとともに
ドレイン拡散層２２の深さＤも浅くなると、さらにまた
高密度集積化のために、チャネル端部とドレインコンタ
クト孔２４もしくはソースコンタクト孔２３までの距離
Ｌ１、Ｌ２が狭まると、ドレイン拡散層２２と半導体基
板２０で形成される、図２におけるダイオード７の逆方
向極性に流せられる電流容量「以下逆方向電流と呼
ぶ。」が減少し、接合破壊が生じやすくなる。また高電
圧が加わった瞬間、ドレイン拡散層２２のチャネル２６
側端部でのアバランシェ降伏により、基板内２０に大量
のホットエレクトロンが誘起し、これがチャネル２６上
のゲート絶縁膜２５に流れ込んで、トランジスタの特性
劣化ひいてはゲート絶縁膜破壊を起こすという問題が顕
在化してきた。
【０００４】それゆえ本発明では、１．８μｍ以下のチ
ャネル幅を有する入出力トランジスタに対し、各種の静
電気による破壊実験結果を検討し、ドレイン、ソース拡
散層に設けられたコンタクト孔と、該拡散層端部との距
離を適切化し、ＭＯＳＩＣの破壊耐量を向上させること
を目的とする。
ャネル幅を有する入出力トランジスタに対し、各種の静
電気による破壊実験結果を検討し、ドレイン、ソース拡
散層に設けられたコンタクト孔と、該拡散層端部との距
離を適切化し、ＭＯＳＩＣの破壊耐量を向上させること
を目的とする。
【０００５】
【課題を解決するための手段】半導体基板上の第１導電
型領域中に、第２導電型のソース領域とドレイン領域
が、１．８μｍ以下の距離をおいて平行に形成され、前
記ドレイン領域並びにソース領域中に設けられた、少な
くとも二つ以上の電極接続用コンタクト孔を介して、該
ドレイン領域は入出力端子に、また該ソース領域は第一
導電型領域と同じ電位に接続されているＭＯＳ型電界効
果半導体装置において、上記ソース領域に面したドレイ
ン領域端部と、該ドレイン領域中に形成されたコンタク
ト孔との最短距離、並びに上記ドレイン領域に面したソ
ース領域端部と該ソース領域中に形成されたコンタクト
孔との最短距離がともに３μｍ以上であることを特徴と
する。
型領域中に、第２導電型のソース領域とドレイン領域
が、１．８μｍ以下の距離をおいて平行に形成され、前
記ドレイン領域並びにソース領域中に設けられた、少な
くとも二つ以上の電極接続用コンタクト孔を介して、該
ドレイン領域は入出力端子に、また該ソース領域は第一
導電型領域と同じ電位に接続されているＭＯＳ型電界効
果半導体装置において、上記ソース領域に面したドレイ
ン領域端部と、該ドレイン領域中に形成されたコンタク
ト孔との最短距離、並びに上記ドレイン領域に面したソ
ース領域端部と該ソース領域中に形成されたコンタクト
孔との最短距離がともに３μｍ以上であることを特徴と
する。
【０００６】
【発明の実施の形態】以下に本発明の実施例であるＮＭ
ＯＳＩＣについて図面を参照しながら述べる。
ＯＳＩＣについて図面を参照しながら述べる。
【０００７】図１（ａ），（ｂ）に示すように、Ｐ型基
板１０にＮチャネルトランジスタのＮ型ソース領域１１
とドレイン領域１２を作り、該ソース領域はコンタクト
孔１３で、また該ドレイン領域はコンタクト孔１４でそ
れぞれ電源配線１７とボンディングパッドにつながる出
力配線１８に接続される。
板１０にＮチャネルトランジスタのＮ型ソース領域１１
とドレイン領域１２を作り、該ソース領域はコンタクト
孔１３で、また該ドレイン領域はコンタクト孔１４でそ
れぞれ電源配線１７とボンディングパッドにつながる出
力配線１８に接続される。
【０００８】ここで前記コンタクト孔１４とドレイン領
域端部との距離Ｌ１及び前記コンタクト孔１３とソース
領域端部との距離Ｌ２を３μｍ以上離すようにする。実
際の実施例におけるトランジスタのチャネル長１６は
１，５μｍ、Ｌ１とＬ２はともに４μｍである。この構
造を有するトランジスタに、Ｐ型基板とドレイン領域か
らなるＰＮ接合の逆極性となるようなサージ電圧が加わ
った場合、ダイオードの逆極性上、アバランシェ降伏点
はまずＰＮ接合部の一点、とくにドレイン領域のチャネ
ル側端部に集中するが、コンタクト孔とドレイン領域端
部との間に分布する拡散抵抗により、ＰＮ接合の逆方向
電流値は負帰還を受け電流制限される。またドレイン拡
散層端部とゲート絶縁膜１５との間の電界強度も低減さ
れるため、ゲート絶縁膜に流れ込むホットエレクトロン
の発生も抑制されゲート絶縁膜の破壊が起こりにくくな
る。
域端部との距離Ｌ１及び前記コンタクト孔１３とソース
領域端部との距離Ｌ２を３μｍ以上離すようにする。実
際の実施例におけるトランジスタのチャネル長１６は
１，５μｍ、Ｌ１とＬ２はともに４μｍである。この構
造を有するトランジスタに、Ｐ型基板とドレイン領域か
らなるＰＮ接合の逆極性となるようなサージ電圧が加わ
った場合、ダイオードの逆極性上、アバランシェ降伏点
はまずＰＮ接合部の一点、とくにドレイン領域のチャネ
ル側端部に集中するが、コンタクト孔とドレイン領域端
部との間に分布する拡散抵抗により、ＰＮ接合の逆方向
電流値は負帰還を受け電流制限される。またドレイン拡
散層端部とゲート絶縁膜１５との間の電界強度も低減さ
れるため、ゲート絶縁膜に流れ込むホットエレクトロン
の発生も抑制されゲート絶縁膜の破壊が起こりにくくな
る。
【０００９】
【発明の効果】本発明のＮＭＯＳトランジスタと従来の
コンタクト孔とドレイン端との距離を考慮しないＮＭＯ
Ｓトランジスタを、日本電子機械工業会規格（ＥＩＡ
Ｊ）の方法２０に記述された静電気試験により比較して
みると、チャネル長１．５μｍ、チャネル幅３００μｍ
を有する従来のものは２５０ボルトで破壊するのに対
し、同じトランジスタサイズで本発明のものは６００ボ
ルト以上の耐量を有していた。
コンタクト孔とドレイン端との距離を考慮しないＮＭＯ
Ｓトランジスタを、日本電子機械工業会規格（ＥＩＡ
Ｊ）の方法２０に記述された静電気試験により比較して
みると、チャネル長１．５μｍ、チャネル幅３００μｍ
を有する従来のものは２５０ボルトで破壊するのに対
し、同じトランジスタサイズで本発明のものは６００ボ
ルト以上の耐量を有していた。
【００１０】以上のように本発明は、ＭＯＳＩＣの微細
化を進める上で遭遇する高電圧や静電気による接合破
壊、絶縁膜破壊を防止する上で、十分な効果を期待でき
る。
化を進める上で遭遇する高電圧や静電気による接合破
壊、絶縁膜破壊を防止する上で、十分な効果を期待でき
る。
【図１】（ａ）、（ｂ）は本発明による破壊保護機構を
示す平面図（ａ）、断面図（ｂ）である。
示す平面図（ａ）、断面図（ｂ）である。
【図２】従来のＣＭＯＳＩＣの出力端子における静電気
保護回路図である。
保護回路図である。
【図３】従来のＭＯＳＩＣの構造を説明するための斜視
図。
図。
６・・・・・ドレイン領域が形成する寄生容量 ７・・・・・ドレイン領域が形成する寄生ダイオード １０・・・・・Ｐ型半導体基板 １１・・・・・Ｎ型ソース領域 １２・・・・・Ｎ型ドレイン領域 １３、１４・・コンタクト孔 １５・・・・・ゲート絶緑膜 １６・・・・・チャネル領域 １７、１８・・配線層
【手続補正書】
【提出日】平成９年４月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】
【発明が解決しようとする課題】しかしながら、図３に
示すように、ＭＯＳＩＣの縮小化にともない、出力トラ
ンジスタのチャネル部２６の長さＬが短くなるとともに
ドレイン拡散層２２の深さＤも浅くなると、さらにまた
高密度集積化のために、チャネル端部とドレインコンタ
クト孔２４もしくはソースコンタクト孔２３までの距離
Ｌ１、Ｌ２が狭まると、ドレイン拡散層２２と半導体基
板２０で形成される、図２におけるダイオード７の逆方
向極性に流せられる電流容量「以下逆方向電流と呼
ぶ。」が減少し、接続破壊が生じやすくなる。また高電
圧が加わった瞬間、ドレイン拡散層２２のチャネル２６
側端部でのアバランシェ降伏により、基板内２０に大量
のホットエレクトロンが誘起し、これがチャネル２６上
のゲート絶縁膜１５に流れ込んで、トランジスタの特性
劣化ひいてはゲート絶縁膜破壊を起こすという問題が顕
在化してきた。
示すように、ＭＯＳＩＣの縮小化にともない、出力トラ
ンジスタのチャネル部２６の長さＬが短くなるとともに
ドレイン拡散層２２の深さＤも浅くなると、さらにまた
高密度集積化のために、チャネル端部とドレインコンタ
クト孔２４もしくはソースコンタクト孔２３までの距離
Ｌ１、Ｌ２が狭まると、ドレイン拡散層２２と半導体基
板２０で形成される、図２におけるダイオード７の逆方
向極性に流せられる電流容量「以下逆方向電流と呼
ぶ。」が減少し、接続破壊が生じやすくなる。また高電
圧が加わった瞬間、ドレイン拡散層２２のチャネル２６
側端部でのアバランシェ降伏により、基板内２０に大量
のホットエレクトロンが誘起し、これがチャネル２６上
のゲート絶縁膜１５に流れ込んで、トランジスタの特性
劣化ひいてはゲート絶縁膜破壊を起こすという問題が顕
在化してきた。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】ここで前記コンタクト孔１４とドレイン領
域端部との距離Ｌ１及び前記コンタクト孔１３とソース
領域端部との距離Ｌ２を３μｍ以上離すようにする。実
際の実施例におけるトランジスタのチャネル長１６は
１．５μｍ、Ｌ１とＬ２はともに４μｍである。この構
造を有するトランジスタに、Ｐ型基板とドレイン領域か
らなるＰＮ接合の逆極性となるようなサージ電圧が加わ
った場合、ダイオードの逆極性上、アバランシェ降伏点
はまずＰＮ接合部の一点、とくにドレイン領域のチャネ
ル側端部に集中するが、コンタクト孔とドレイン領域端
部との間に分布する拡散抵抗により、ＰＮ接合の逆方向
電流値は負帰還を受け電流制御される。したがって、ド
レイン領域に設けられた電極接続用コンタクト孔側面と
ゲート電極側面端部と最短距離を３μｍ以上としても良
い。また、上述のように、アバランシェ降伏点は、特に
ドレイン領域のチャネル部に集中するが、電極接続用コ
ンタクト孔間で抵抗を設けるような構造をとれば、絶縁
膜破壊を防止できるので、結果的にソース領域に設けら
れた電極接続用コンタクト孔側面とゲート電極側面端部
との最短距離を３μｍ以上とするだけでも良い。またド
レイン拡散層端部とゲート絶縁膜１５との間の電界強度
も低減されるため、ゲート絶縁膜の破壊が起こりにくく
なる。
域端部との距離Ｌ１及び前記コンタクト孔１３とソース
領域端部との距離Ｌ２を３μｍ以上離すようにする。実
際の実施例におけるトランジスタのチャネル長１６は
１．５μｍ、Ｌ１とＬ２はともに４μｍである。この構
造を有するトランジスタに、Ｐ型基板とドレイン領域か
らなるＰＮ接合の逆極性となるようなサージ電圧が加わ
った場合、ダイオードの逆極性上、アバランシェ降伏点
はまずＰＮ接合部の一点、とくにドレイン領域のチャネ
ル側端部に集中するが、コンタクト孔とドレイン領域端
部との間に分布する拡散抵抗により、ＰＮ接合の逆方向
電流値は負帰還を受け電流制御される。したがって、ド
レイン領域に設けられた電極接続用コンタクト孔側面と
ゲート電極側面端部と最短距離を３μｍ以上としても良
い。また、上述のように、アバランシェ降伏点は、特に
ドレイン領域のチャネル部に集中するが、電極接続用コ
ンタクト孔間で抵抗を設けるような構造をとれば、絶縁
膜破壊を防止できるので、結果的にソース領域に設けら
れた電極接続用コンタクト孔側面とゲート電極側面端部
との最短距離を３μｍ以上とするだけでも良い。またド
レイン拡散層端部とゲート絶縁膜１５との間の電界強度
も低減されるため、ゲート絶縁膜の破壊が起こりにくく
なる。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
Claims (1)
- 【請求項１】 半導体基板上の第１導電型領域中に、第
２導電型のソース領域とドレイン領域が、１．８μｍ以
下の距離をおいて平行に形成され、前記ドレイン領域並
びにソース領域中に設けられた、少なくとも二つ以上の
電極接続用コンタクト孔を介して、該ドレイン領域は入
出力端子に、また該ソース領域は第一導電型領域と同じ
電位に接続されている半導体装置において、上記ソース
領域に面したドレイン領域端部と、該ドレイン領域中に
形成されたコンタクト孔との最短距離、並びに上記ドレ
イン領域に面したソース領域端部と該ソース領域中に形
成されたコンタクト孔との最短距離がともに３μｍ以上
であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070280A JPH09219521A (ja) | 1997-03-24 | 1997-03-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070280A JPH09219521A (ja) | 1997-03-24 | 1997-03-24 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63024393A Division JPH01199467A (ja) | 1988-02-04 | 1988-02-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09219521A true JPH09219521A (ja) | 1997-08-19 |
Family
ID=13426934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9070280A Pending JPH09219521A (ja) | 1997-03-24 | 1997-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09219521A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009189127A (ja) * | 2008-02-05 | 2009-08-20 | Mitsumi Electric Co Ltd | 半導体集積回路 |
| CN106298165A (zh) * | 2016-09-29 | 2017-01-04 | 宇龙计算机通信科技(深圳)有限公司 | 一种电压控制的可调电感 |
| WO2025192151A1 (ja) * | 2024-03-13 | 2025-09-18 | ソニーセミコンダクタソリューションズ株式会社 | 回路装置 |
-
1997
- 1997-03-24 JP JP9070280A patent/JPH09219521A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009189127A (ja) * | 2008-02-05 | 2009-08-20 | Mitsumi Electric Co Ltd | 半導体集積回路 |
| CN106298165A (zh) * | 2016-09-29 | 2017-01-04 | 宇龙计算机通信科技(深圳)有限公司 | 一种电压控制的可调电感 |
| WO2025192151A1 (ja) * | 2024-03-13 | 2025-09-18 | ソニーセミコンダクタソリューションズ株式会社 | 回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3161508B2 (ja) | 半導体装置 | |
| JP2810874B2 (ja) | 半導体デバイス | |
| US6605844B2 (en) | Semiconductor device | |
| CN1135619C (zh) | 带有静电泄放结构的半导体器件 | |
| JP2959528B2 (ja) | 保護回路 | |
| JP5079974B2 (ja) | 半導体装置 | |
| KR20100020923A (ko) | 반도체 장치 | |
| US6215135B1 (en) | Integrated circuit provided with ESD protection means | |
| JP2638571B2 (ja) | 半導体装置の入力保護装置 | |
| JPH11261011A (ja) | 半導体集積回路装置の保護回路 | |
| KR100387189B1 (ko) | 절연체상반도체장치및그보호회로 | |
| JPH08274267A (ja) | 半導体装置 | |
| JP3472911B2 (ja) | 半導体装置 | |
| JP3447372B2 (ja) | 半導体装置 | |
| JPH09139468A (ja) | 半導体集積回路装置 | |
| KR20020015199A (ko) | 반도체장치의 정전방전보호소자 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JP4435672B2 (ja) | 半導体集積回路装置 | |
| JPH02238668A (ja) | 半導体装置 | |
| JP3283736B2 (ja) | 半導体集積回路装置 | |
| JP3446569B2 (ja) | 半導体装置 | |
| JP3128813B2 (ja) | 半導体集積回路 | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| JPH1168043A (ja) | Ｅｓｄ保護回路 | |
| JP4006023B2 (ja) | 集積回路 |