JPH0922978A - 半導体装置およびその製造に用いられるリードフレーム - Google Patents
半導体装置およびその製造に用いられるリードフレームInfo
- Publication number
- JPH0922978A JPH0922978A JP7169421A JP16942195A JPH0922978A JP H0922978 A JPH0922978 A JP H0922978A JP 7169421 A JP7169421 A JP 7169421A JP 16942195 A JP16942195 A JP 16942195A JP H0922978 A JPH0922978 A JP H0922978A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- electrode
- leads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 周縁に沿って電極が設けられた半導体チップ
を使用したＬＯＣ構造の半導体装置の提供。 【構成】 主面に電極を有する半導体チップと、前記半
導体チップの主面に絶縁体を介して取り付けられる複数
のリードと、前記リードと前記半導体チップの電極とを
電気的に接続するワイヤと、前記リードの外端を除くと
ともに前記半導体チップ, リード内端部分, ワイヤを覆
う樹脂からなる封止体とを有する半導体装置であって、
少なくとも一部のリードは前記電極上方にあり、前記電
極の真上のリード部分にはワイヤが通過する孔が設けら
れている。
を使用したＬＯＣ構造の半導体装置の提供。 【構成】 主面に電極を有する半導体チップと、前記半
導体チップの主面に絶縁体を介して取り付けられる複数
のリードと、前記リードと前記半導体チップの電極とを
電気的に接続するワイヤと、前記リードの外端を除くと
ともに前記半導体チップ, リード内端部分, ワイヤを覆
う樹脂からなる封止体とを有する半導体装置であって、
少なくとも一部のリードは前記電極上方にあり、前記電
極の真上のリード部分にはワイヤが通過する孔が設けら
れている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特にＬＯＣ
（lead on chip）と呼称される半導体装置およびこの半
導体装置の製造に使用されるリードフレームに関する。
（lead on chip）と呼称される半導体装置およびこの半
導体装置の製造に使用されるリードフレームに関する。
【０００２】
【従来の技術】リードフレームを用いた半導体装置の構
造の一つとして、半導体チップの上に絶縁テープ（絶縁
体）を介してリード内端部を取り付けるとともに、これ
らリード内端部と半導体チップの上面に設けられた電極
（ボンディングパッド；パッド）をワイヤで接続し、か
つ半導体チップ，ワイヤ，リード内端部をレジンパッケ
ージで封止してなるＬＯＣ構造の半導体装置が開発され
ている。ＬＯＣ構造については、日経ＢＰ社発行「日経
マイクロデバイス」1991年２月号、同年２月１日発行、
Ｐ89〜Ｐ97や特開平2-246125号公報に記載されている。
造の一つとして、半導体チップの上に絶縁テープ（絶縁
体）を介してリード内端部を取り付けるとともに、これ
らリード内端部と半導体チップの上面に設けられた電極
（ボンディングパッド；パッド）をワイヤで接続し、か
つ半導体チップ，ワイヤ，リード内端部をレジンパッケ
ージで封止してなるＬＯＣ構造の半導体装置が開発され
ている。ＬＯＣ構造については、日経ＢＰ社発行「日経
マイクロデバイス」1991年２月号、同年２月１日発行、
Ｐ89〜Ｐ97や特開平2-246125号公報に記載されている。
【０００３】ＬＯＣ構造では、半導体チップの中央に沿
ってボンディングパッドが配列されるとともに、このボ
ンディングパッド列の両側にそれぞれ電源線および接地
線としてのバス・バー・リードが絶縁テープを介して配
置されている。また、バス・バー・リードの外側の半導
体チップ上に信号線等となるリードの内端部分が並び絶
縁テープで半導体チップに固定された構造となってい
る。また、前記ボンディングパッドとバス・バー・リー
ドやリード内端部が導電性のワイヤで接続されている。
前記バス・バー・リードやその他のリード内端部は絶縁
テープを介して半導体チップの上面に接着されている。
ってボンディングパッドが配列されるとともに、このボ
ンディングパッド列の両側にそれぞれ電源線および接地
線としてのバス・バー・リードが絶縁テープを介して配
置されている。また、バス・バー・リードの外側の半導
体チップ上に信号線等となるリードの内端部分が並び絶
縁テープで半導体チップに固定された構造となってい
る。また、前記ボンディングパッドとバス・バー・リー
ドやリード内端部が導電性のワイヤで接続されている。
前記バス・バー・リードやその他のリード内端部は絶縁
テープを介して半導体チップの上面に接着されている。
【０００４】
【発明が解決しようとする課題】リードフレームを用い
た半導体装置の多くは、中央の支持板上に半導体チップ
を固定するとともに、前記半導体チップの近傍に先端
（内端）を臨ませるリードの先端部分と前記半導体チッ
プの電極とをワイヤで電気的に接続し、その後、支持
板，半導体チップ，ワイヤおよびリード内端部分をレジ
ンからなるパッケージで覆う構造となっている。このた
め、半導体チップの電極は半導体チップの周縁に沿って
延在するようになり、パッケージが大きくなる。
た半導体装置の多くは、中央の支持板上に半導体チップ
を固定するとともに、前記半導体チップの近傍に先端
（内端）を臨ませるリードの先端部分と前記半導体チッ
プの電極とをワイヤで電気的に接続し、その後、支持
板，半導体チップ，ワイヤおよびリード内端部分をレジ
ンからなるパッケージで覆う構造となっている。このた
め、半導体チップの電極は半導体チップの周縁に沿って
延在するようになり、パッケージが大きくなる。
【０００５】ＬＯＣ構造の半導体装置は、パッケージの
小型化に対処するために、リードの先端部分を絶縁テー
プを介して半導体チップ上に重ねる構造となっている。
小型化に対処するために、リードの先端部分を絶縁テー
プを介して半導体チップ上に重ねる構造となっている。
【０００６】しかし、半導体チップの周縁に沿って電極
を配置した半導体チップに従来構造のＬＯＣ用リードフ
レームを採用した場合、半導体チップの電極の多くがリ
ードの下に位置し、ワイヤボンディングが不可能となっ
てしまう。
を配置した半導体チップに従来構造のＬＯＣ用リードフ
レームを採用した場合、半導体チップの電極の多くがリ
ードの下に位置し、ワイヤボンディングが不可能となっ
てしまう。
【０００７】一方、中央部に電極を配列した従来のＬＯ
Ｃ構造の半導体装置では、電極とリードの数が限定され
る。たとえば、ワンチップマイコン等の多ピン（多リー
ド）の半導体装置の製造において、設計自由度が得られ
ないという問題がある。
Ｃ構造の半導体装置では、電極とリードの数が限定され
る。たとえば、ワンチップマイコン等の多ピン（多リー
ド）の半導体装置の製造において、設計自由度が得られ
ないという問題がある。
【０００８】本発明の目的は、周縁に沿って電極が設け
られた半導体チップを使用したＬＯＣ構造の半導体装置
を提供することにある。
られた半導体チップを使用したＬＯＣ構造の半導体装置
を提供することにある。
【０００９】本発明の他の目的は、半導体チップにおけ
る電極配置位置設計の自由度が高いＬＯＣ構造の半導体
装置を提供することにある。
る電極配置位置設計の自由度が高いＬＯＣ構造の半導体
装置を提供することにある。
【００１０】本発明の他の目的は、多ピン化に対処でき
るＬＯＣ構造の半導体装置を提供することにある。
るＬＯＣ構造の半導体装置を提供することにある。
【００１１】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、 （１）主面に電極を有する半導体チップと、前記半導体
チップの主面に絶縁体を介して取り付けられる複数のリ
ードと、前記リードと前記半導体チップの電極とを電気
的に接続する接続手段（ワイヤ）と、前記リードの外端
を除くとともに前記半導体チップ, リード内端部分, ワ
イヤを覆う樹脂からなる封止体とを有する半導体装置で
あって、少なくとも一部のリードは前記電極上方にあ
り、前記電極の真上のリード部分にはワイヤが通過する
孔が設けられている。前記半導体チップの電極は半導体
チップの少なくとも二辺の周縁に沿って設けられてい
る。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、 （１）主面に電極を有する半導体チップと、前記半導体
チップの主面に絶縁体を介して取り付けられる複数のリ
ードと、前記リードと前記半導体チップの電極とを電気
的に接続する接続手段（ワイヤ）と、前記リードの外端
を除くとともに前記半導体チップ, リード内端部分, ワ
イヤを覆う樹脂からなる封止体とを有する半導体装置で
あって、少なくとも一部のリードは前記電極上方にあ
り、前記電極の真上のリード部分にはワイヤが通過する
孔が設けられている。前記半導体チップの電極は半導体
チップの少なくとも二辺の周縁に沿って設けられてい
る。
【００１３】（２）主面に電極を有する半導体チップの
主面に絶縁体を介して貼り付けられるリードフレームで
あって、前記リードフレームの半導体チップ上に位置す
る少なくとも一部のリードには前記半導体チップの電極
に対応した位置に半導体チップの電極とリードを電気的
に接続するワイヤが延在する孔が設けられている。
主面に絶縁体を介して貼り付けられるリードフレームで
あって、前記リードフレームの半導体チップ上に位置す
る少なくとも一部のリードには前記半導体チップの電極
に対応した位置に半導体チップの電極とリードを電気的
に接続するワイヤが延在する孔が設けられている。
【００１４】
【作用】前記（１）の手段によれば、（ａ）リードが半
導体チップの電極上に位置しても、前記電極上のリード
部分には、ワイヤボンディングが行える孔が設けられて
いることから、半導体チップの電極とリードとの接続が
実現できることになり、周縁に沿って電極を有する半導
体チップを使用したＬＯＣ構造の半導体装置を提供する
ことができる。
導体チップの電極上に位置しても、前記電極上のリード
部分には、ワイヤボンディングが行える孔が設けられて
いることから、半導体チップの電極とリードとの接続が
実現できることになり、周縁に沿って電極を有する半導
体チップを使用したＬＯＣ構造の半導体装置を提供する
ことができる。
【００１５】（ｂ）半導体チップの電極位置はリードの
真下であってもよいことから、電極配置位置設計の自由
度が高いＬＯＣ構造の半導体装置を提供できる。
真下であってもよいことから、電極配置位置設計の自由
度が高いＬＯＣ構造の半導体装置を提供できる。
【００１６】（ｃ）半導体チップの電極位置はリードの
真下であってもよく、また、他の位置でも良いことか
ら、多ピン化に対処できるＬＯＣ構造の半導体装置を提
供することができる。
真下であってもよく、また、他の位置でも良いことか
ら、多ピン化に対処できるＬＯＣ構造の半導体装置を提
供することができる。
【００１７】（ｄ）前記リードに設けられる孔は半導体
チップの対面する二辺の周縁に沿って設けらるため、デ
ュアルライン構造の半導体装置もＬＯＣ構造として提供
できる。
チップの対面する二辺の周縁に沿って設けらるため、デ
ュアルライン構造の半導体装置もＬＯＣ構造として提供
できる。
【００１８】前記（２）の手段によれば、電極に対応す
るリード部分にワイヤが通過する孔を設けているため、
半導体チップの周縁に沿って電極を有する半導体装置組
み立て用のリードフレームとなる。
るリード部分にワイヤが通過する孔を設けているため、
半導体チップの周縁に沿って電極を有する半導体装置組
み立て用のリードフレームとなる。
【００１９】以下図面を参照して本発明の実施例につい
て説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００２０】
【実施例】図１は本発明の一実施例による半導体装置の
要部を示す断面図、図２は本実施例の半導体装置の一部
を切り欠いた状態の平面図、図３は本実施例の半導体装
置のワイヤボンディング部分を示す斜視図、図４は本実
施例の半導体装置の製造に使用するリードフレームの平
面図、図５は本実施例の半導体装置の製造状態を示すリ
ードフレーム等の平面図である。
要部を示す断面図、図２は本実施例の半導体装置の一部
を切り欠いた状態の平面図、図３は本実施例の半導体装
置のワイヤボンディング部分を示す斜視図、図４は本実
施例の半導体装置の製造に使用するリードフレームの平
面図、図５は本実施例の半導体装置の製造状態を示すリ
ードフレーム等の平面図である。
【００２１】本発明では、たとえば、ＤＲＡＭ（Dynami
c Random Access Memory）が組み込まれたＬＯＣ構造の
半導体装置について説明する。
c Random Access Memory）が組み込まれたＬＯＣ構造の
半導体装置について説明する。
【００２２】本発明の半導体装置は、図１および図２に
示すように、レジンからなる矩形体状の封止体（パッケ
ージ）１の両側から、複数のリード２をそれぞれ突出さ
せる構造となっている。また、パッケージ１の内部には
矩形体からなる半導体チップ３が封止されている。この
半導体チップ３は、図示はしないがＤＲＡＭが形成され
ている。前記半導体チップ３は、図３に示すように、周
縁に沿って電極（ボンディングパッド；パッド）４が複
数（図３では一つのみ示す）並んで設けられている。電
極４の表面はワイヤボンディング性能を良好とするため
に、図示はしないが銀メッキが施されている。
示すように、レジンからなる矩形体状の封止体（パッケ
ージ）１の両側から、複数のリード２をそれぞれ突出さ
せる構造となっている。また、パッケージ１の内部には
矩形体からなる半導体チップ３が封止されている。この
半導体チップ３は、図示はしないがＤＲＡＭが形成され
ている。前記半導体チップ３は、図３に示すように、周
縁に沿って電極（ボンディングパッド；パッド）４が複
数（図３では一つのみ示す）並んで設けられている。電
極４の表面はワイヤボンディング性能を良好とするため
に、図示はしないが銀メッキが施されている。
【００２３】前記リード２は、図１および図２に示され
るように、パッケージ１の両側に延在している。リード
２のパッケージ１から突出した部分はアウターリード５
となり、Ｊ−ベンド構造となっている。
るように、パッケージ１の両側に延在している。リード
２のパッケージ１から突出した部分はアウターリード５
となり、Ｊ−ベンド構造となっている。
【００２４】リード２のパッケージ１内に入った部分
（インナーリード６）は、その先端部分が平行に延在す
るとともに、絶縁体、すなわち、接着性の絶縁テープ７
を介して半導体チップ３に貼り付けられている。
（インナーリード６）は、その先端部分が平行に延在す
るとともに、絶縁体、すなわち、接着性の絶縁テープ７
を介して半導体チップ３に貼り付けられている。
【００２５】また、前記インナーリード６は、半導体チ
ップ３の各電極４上を延在する構造となっている。そし
て、前記電極４の真上のリード部分には、図３に示すよ
うに、前記電極４と同じ大きさの孔９が設けられてい
る。すなわち、本実施例で使用する半導体チップ３は、
一般に言うところのＬＯＣ構造用の半導体チップではな
く、半導体チップ３の両側に沿って電極４を配列した従
来の半導体チップである。
ップ３の各電極４上を延在する構造となっている。そし
て、前記電極４の真上のリード部分には、図３に示すよ
うに、前記電極４と同じ大きさの孔９が設けられてい
る。すなわち、本実施例で使用する半導体チップ３は、
一般に言うところのＬＯＣ構造用の半導体チップではな
く、半導体チップ３の両側に沿って電極４を配列した従
来の半導体チップである。
【００２６】前記リード２は、鉄−ニッケル合金板や銅
合金板をエッチングや精密プレスによって形成される。
たとえば、リード２の幅は２００μｍ、孔９の大きさは
９０μｍ程度であり、熱圧着法によるワイヤボンディン
グが可能な大きさとなっている。
合金板をエッチングや精密プレスによって形成される。
たとえば、リード２の幅は２００μｍ、孔９の大きさは
９０μｍ程度であり、熱圧着法によるワイヤボンディン
グが可能な大きさとなっている。
【００２７】また、図３に示すように、前記半導体チッ
プ３の電極４と絶縁テープ７上のリード２部分は、電気
的接続手段、すなわち、ワイヤ１０で接続されている。
ワイヤ１０の一端は固いＡｌ等からなる電極４に一端を
固定されるとともに、他端は絶縁テープ７上のリード２
（インナーリード６）の先端部分に固定されるため、ワ
イヤボンディングの信頼性が高くなる。ワイヤ１０は、
前記孔９部分で曲がり、リード２に接触しても、ワイヤ
ボンディングされるリード部分であることから問題はな
い。
プ３の電極４と絶縁テープ７上のリード２部分は、電気
的接続手段、すなわち、ワイヤ１０で接続されている。
ワイヤ１０の一端は固いＡｌ等からなる電極４に一端を
固定されるとともに、他端は絶縁テープ７上のリード２
（インナーリード６）の先端部分に固定されるため、ワ
イヤボンディングの信頼性が高くなる。ワイヤ１０は、
前記孔９部分で曲がり、リード２に接触しても、ワイヤ
ボンディングされるリード部分であることから問題はな
い。
【００２８】つぎに、図４および図５を参照しながら本
実施例のＬＯＣ構造の半導体装置の製造（組立）方法に
ついて説明する。
実施例のＬＯＣ構造の半導体装置の製造（組立）方法に
ついて説明する。
【００２９】最初に図４に示すようなリードフレーム１
５が用意される。このリードフレーム１５は、０．１ｍ
ｍ前後の厚さのＦｅ−Ｎｉ系合金あるいはＣｕ合金等か
らなる金属板をエッチングまたは精密プレスによってパ
ターニングすることによって形成される。リードフレー
ム１５は複数の単位リードパターンを一方向に直列に並
べた形状となっている。単位リードパターンは、一対の
平行に延在する外枠１６と、この一対の外枠１６を連結
しかつ外枠１６に直交する方向に延在する一対の内枠１
７とによって形成される枠１８内に形成されている。
５が用意される。このリードフレーム１５は、０．１ｍ
ｍ前後の厚さのＦｅ−Ｎｉ系合金あるいはＣｕ合金等か
らなる金属板をエッチングまたは精密プレスによってパ
ターニングすることによって形成される。リードフレー
ム１５は複数の単位リードパターンを一方向に直列に並
べた形状となっている。単位リードパターンは、一対の
平行に延在する外枠１６と、この一対の外枠１６を連結
しかつ外枠１６に直交する方向に延在する一対の内枠１
７とによって形成される枠１８内に形成されている。
【００３０】一方、前記枠１８の内枠１７の内側から複
数のリード２が枠１８の中央に向かって延在している。
これらリード２は、途中まで相互に平行となって延在し
てその殆どはアウターリードを形成するが、途中から枠
１８の中心線方向にそれぞれ屈曲して片持梁構造のイン
ナーリード６を形成している。
数のリード２が枠１８の中央に向かって延在している。
これらリード２は、途中まで相互に平行となって延在し
てその殆どはアウターリードを形成するが、途中から枠
１８の中心線方向にそれぞれ屈曲して片持梁構造のイン
ナーリード６を形成している。
【００３１】前記各インナーリード６には、ワイヤが通
過する孔９が設けられている。孔９は、半導体チップ３
の両側に沿って配置される電極（ボンディングパッド）
４の真上に位置している。この孔９は、一辺が９０μｍ
の貫通孔である。リード２の幅は約２００μｍである。
前記半導体チップ３の電極４も一辺が９０μｍとなって
いる。
過する孔９が設けられている。孔９は、半導体チップ３
の両側に沿って配置される電極（ボンディングパッド）
４の真上に位置している。この孔９は、一辺が９０μｍ
の貫通孔である。リード２の幅は約２００μｍである。
前記半導体チップ３の電極４も一辺が９０μｍとなって
いる。
【００３２】前記アウターリード５は、前記内枠１７に
平行に延在するダム１９によって連結されている。前記
ダム１９は後工程のレジンモールド時、溶けたレジンの
流出を阻止するダムとして、また強度部材として作用す
る。なお、前記外枠１６には、ガイド孔２０，２１が設
けられている。これらガイド孔２０，２１は、リードフ
レーム１５の移送や位置決め等のガイドとして利用され
る。
平行に延在するダム１９によって連結されている。前記
ダム１９は後工程のレジンモールド時、溶けたレジンの
流出を阻止するダムとして、また強度部材として作用す
る。なお、前記外枠１６には、ガイド孔２０，２１が設
けられている。これらガイド孔２０，２１は、リードフ
レーム１５の移送や位置決め等のガイドとして利用され
る。
【００３３】つぎに、このようなリードフレーム１５
は、図５に示すように、半導体チップ３の主面に重ねら
れて絶縁テープ（絶縁体）７を介して貼り付けられる。
絶縁テープ７は、たとえば、厚さ８０μｍ程度の両面接
着テープからなり、両内枠１７から延在するリード２の
先端、すなわち、インナーリード６の先端部分が半導体
チップ３に貼り付けられる。この場合、各リード２に設
けられた孔９の中心が半導体チップ３の電極４の中心に
位置するように組み立てられる。
は、図５に示すように、半導体チップ３の主面に重ねら
れて絶縁テープ（絶縁体）７を介して貼り付けられる。
絶縁テープ７は、たとえば、厚さ８０μｍ程度の両面接
着テープからなり、両内枠１７から延在するリード２の
先端、すなわち、インナーリード６の先端部分が半導体
チップ３に貼り付けられる。この場合、各リード２に設
けられた孔９の中心が半導体チップ３の電極４の中心に
位置するように組み立てられる。
【００３４】つぎに、熱圧着ワイヤボンディング装置に
よって、リード２に設けられた孔９の下方の電極４にワ
イヤ１０の先端が固定される。その後、ワイヤを保持す
るボンディングツールは、ボンディングツールの先端か
らワイヤ１０を繰り出しながら上昇して前記孔９から抜
ける。孔９から抜けたボンディングツールはインナーリ
ード６の先端側に移動するとともに、下降し、絶縁テー
プ７上のリード部分にワイヤ１０の途中を熱圧着してワ
イヤを切断する（図３参照）。前記ワイヤボンディング
は超音波熱圧着装置でワイヤボンディングを行っても良
い。
よって、リード２に設けられた孔９の下方の電極４にワ
イヤ１０の先端が固定される。その後、ワイヤを保持す
るボンディングツールは、ボンディングツールの先端か
らワイヤ１０を繰り出しながら上昇して前記孔９から抜
ける。孔９から抜けたボンディングツールはインナーリ
ード６の先端側に移動するとともに、下降し、絶縁テー
プ７上のリード部分にワイヤ１０の途中を熱圧着してワ
イヤを切断する（図３参照）。前記ワイヤボンディング
は超音波熱圧着装置でワイヤボンディングを行っても良
い。
【００３５】各電極４とインナーリード６の先端との接
続が完了した後は、図５の二点鎖線および実線で示すよ
うに、トランスファモールドによる成形によってパッケ
ージ１を形成する。
続が完了した後は、図５の二点鎖線および実線で示すよ
うに、トランスファモールドによる成形によってパッケ
ージ１を形成する。
【００３６】つぎに、ダム１９等不要なリードフレーム
部分を切断除去するとともに、パッケージ１から突出し
たリード２部分、すなわち、アウターリード５を所望の
形状に形成して、たとえば、図１に示すようなＪ−ベン
ド構造として半導体装置を製造する。
部分を切断除去するとともに、パッケージ１から突出し
たリード２部分、すなわち、アウターリード５を所望の
形状に形成して、たとえば、図１に示すようなＪ−ベン
ド構造として半導体装置を製造する。
【００３７】本実施例のリードフレームを使用して製造
したＬＯＣ構造の半導体装置によれば以下のような効果
を奏する。
したＬＯＣ構造の半導体装置によれば以下のような効果
を奏する。
【００３８】（１）リード２が半導体チップ３の電極
（ボンディングパッド）４上に位置しても、前記電極４
上のリード部分には、ワイヤボンディングが行える孔９
が設けられていることから、半導体チップ３の電極４と
リード２との接続が実現できることになり、周縁に沿っ
て電極４を有する半導体チップ３を使用したＬＯＣ構造
の半導体装置を提供することができる。したがって、周
縁に沿って電極４を有する半導体チップ３の場合も、Ｌ
ＯＣ構造となることから、半導体チップの大型化あるい
はパッケージの小型化が図れる。
（ボンディングパッド）４上に位置しても、前記電極４
上のリード部分には、ワイヤボンディングが行える孔９
が設けられていることから、半導体チップ３の電極４と
リード２との接続が実現できることになり、周縁に沿っ
て電極４を有する半導体チップ３を使用したＬＯＣ構造
の半導体装置を提供することができる。したがって、周
縁に沿って電極４を有する半導体チップ３の場合も、Ｌ
ＯＣ構造となることから、半導体チップの大型化あるい
はパッケージの小型化が図れる。
【００３９】（２）半導体チップ３の電極４の位置はリ
ード２の真下であってもよいことから、電極配置位置設
計の自由度が高いＬＯＣ構造の半導体装置を提供でき
る。
ード２の真下であってもよいことから、電極配置位置設
計の自由度が高いＬＯＣ構造の半導体装置を提供でき
る。
【００４０】（３）半導体チップ３の電極４の位置はリ
ード２の真下であってもよく、また、他の位置でも良い
ことから、多ピン化に対処できるＬＯＣ構造の半導体装
置を提供することができる。
ード２の真下であってもよく、また、他の位置でも良い
ことから、多ピン化に対処できるＬＯＣ構造の半導体装
置を提供することができる。
【００４１】（４）前記リード２に設けられる孔９は半
導体チップ３の対面する二辺の周縁に沿って設けらるた
め、デュアルライン構造の半導体装置もＬＯＣ構造とし
て提供できる。
導体チップ３の対面する二辺の周縁に沿って設けらるた
め、デュアルライン構造の半導体装置もＬＯＣ構造とし
て提供できる。
【００４２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００４３】図６は本発明の他の実施例であるＬＯＣ構
造の半導体装置におけるリードと半導体チップの電極と
の関係を示す模式図である。同図に示すように、一部の
リード２には孔９を設けない構造となっている。また、
リード２とリード２との間に電極４を配置したり、半導
体チップ３の中心に沿って電極４を配置した例である。
造の半導体装置におけるリードと半導体チップの電極と
の関係を示す模式図である。同図に示すように、一部の
リード２には孔９を設けない構造となっている。また、
リード２とリード２との間に電極４を配置したり、半導
体チップ３の中心に沿って電極４を配置した例である。
【００４４】すなわち、本実施例では、主面に電極４を
有する半導体チップ３と、前記半導体チップ３の主面に
絶縁体（点々を施して示した絶縁テープ７）を介して取
り付けられる複数のリード２と、前記リード２と前記半
導体チップ３の電極４とを電気的に接続する接続手段
（ワイヤ１０）と、前記リード２の外端を除くとともに
前記半導体チップ３, リード２の内端部分, ワイヤ１０
を覆う樹脂からなる封止体（パッケージ）１とを有する
半導体装置であって、少なくとも一部のリード２は前記
電極４の上方にあり、前記電極４の真上のリード２部分
にはワイヤ１０が通過する孔９が設けられている構成と
なっている。本実施例でも前記実施例同様な効果が得ら
れる。
有する半導体チップ３と、前記半導体チップ３の主面に
絶縁体（点々を施して示した絶縁テープ７）を介して取
り付けられる複数のリード２と、前記リード２と前記半
導体チップ３の電極４とを電気的に接続する接続手段
（ワイヤ１０）と、前記リード２の外端を除くとともに
前記半導体チップ３, リード２の内端部分, ワイヤ１０
を覆う樹脂からなる封止体（パッケージ）１とを有する
半導体装置であって、少なくとも一部のリード２は前記
電極４の上方にあり、前記電極４の真上のリード２部分
にはワイヤ１０が通過する孔９が設けられている構成と
なっている。本実施例でも前記実施例同様な効果が得ら
れる。
【００４５】また、他の実施例として、ワイヤが通過す
る孔を円形等の他の形状としても前記実施例同様な効果
が得られる。
る孔を円形等の他の形状としても前記実施例同様な効果
が得られる。
【００４６】また、前記孔の部分に半田等導電性の物質
を充填して半導体チップの電極とリードとを電気的に接
続してもよい。
を充填して半導体チップの電極とリードとを電気的に接
続してもよい。
【００４７】さらに、前記実施例では、パッケージの対
面する２辺からリードを突出させる構造としたが、他の
例、たとえばパッケージの４辺からリードを突出させる
構造としても前記実施例同様な効果が得られる。
面する２辺からリードを突出させる構造としたが、他の
例、たとえばパッケージの４辺からリードを突出させる
構造としても前記実施例同様な効果が得られる。
【００４８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＤＲＡ
Ｍに適用した場合について説明したが、それに限定され
るものではなく、たとえば、他のＩＣの製造技術等に適
用できる。本発明は少なくともワイヤボンディング等電
気的接続手段で半導体チップの電極とリードとを接続す
る技術には適用できる。
なされた発明をその背景となった利用分野であるＤＲＡ
Ｍに適用した場合について説明したが、それに限定され
るものではなく、たとえば、他のＩＣの製造技術等に適
用できる。本発明は少なくともワイヤボンディング等電
気的接続手段で半導体チップの電極とリードとを接続す
る技術には適用できる。
【００４９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５０】（１）リードが半導体チップの電極上に位
置しても、前記電極上のリード部分には、ワイヤボンデ
ィングが行える孔が設けられていることから、半導体チ
ップの電極とリードとの接続が実現できることになり、
周縁に沿って電極を有する半導体チップを使用したＬＯ
Ｃ構造の半導体装置を提供することができる。したがっ
て半導体チップの大面積化，パッケージの小型化に対処
できることになる。
置しても、前記電極上のリード部分には、ワイヤボンデ
ィングが行える孔が設けられていることから、半導体チ
ップの電極とリードとの接続が実現できることになり、
周縁に沿って電極を有する半導体チップを使用したＬＯ
Ｃ構造の半導体装置を提供することができる。したがっ
て半導体チップの大面積化，パッケージの小型化に対処
できることになる。
【００５１】（２）半導体チップの電極位置はリードの
真下であってもよいことから、電極配置位置設計の自由
度が高いＬＯＣ構造の半導体装置を提供できる。
真下であってもよいことから、電極配置位置設計の自由
度が高いＬＯＣ構造の半導体装置を提供できる。
【００５２】（３）半導体チップの電極位置はリードの
真下であってもよく、また、他の位置でも良いことか
ら、多ピン化に対処できるＬＯＣ構造の半導体装置を提
供することができる。
真下であってもよく、また、他の位置でも良いことか
ら、多ピン化に対処できるＬＯＣ構造の半導体装置を提
供することができる。
【００５３】（４）前記リードに設けられる孔は半導体
チップの対面する二辺の周縁に沿って設けらるため、デ
ュアルライン構造の半導体装置もＬＯＣ構造として提供
できる。
チップの対面する二辺の周縁に沿って設けらるため、デ
ュアルライン構造の半導体装置もＬＯＣ構造として提供
できる。
【００５４】（５）電極に対応するリード部分にワイヤ
が通過する孔を設けているため、半導体チップの周縁に
沿って電極を有する半導体装置組み立て用のリードフレ
ームを提供できる。
が通過する孔を設けているため、半導体チップの周縁に
沿って電極を有する半導体装置組み立て用のリードフレ
ームを提供できる。
【図１】本発明の一実施例による半導体装置の要部を示
す断面図である。
す断面図である。
【図２】本実施例の半導体装置の一部を切り欠いた状態
の平面図である。
の平面図である。
【図３】本実施例の半導体装置のワイヤボンディング部
分を示す斜視図である。
分を示す斜視図である。
【図４】本実施例の半導体装置の製造に使用するリード
フレームの平面図である。
フレームの平面図である。
【図５】本実施例の半導体装置の製造状態を示すリード
フレーム等の平面図である。
フレーム等の平面図である。
【図６】本発明の他の実施例であるＬＯＣ構造の半導体
装置におけるリードと半導体チップの電極との関係を示
す模式図である。
装置におけるリードと半導体チップの電極との関係を示
す模式図である。
１…パッケージ、２…リード、３…半導体チップ、４…
電極、５…アウターリード、６…インナーリード、７…
絶縁テープ、９…孔、１０…ワイヤ、１５…リードフレ
ーム、１６…外枠、１７…内枠、１８…枠、１９…ダ
ム、２０，２１…ガイド孔。
電極、５…アウターリード、６…インナーリード、７…
絶縁テープ、９…孔、１０…ワイヤ、１５…リードフレ
ーム、１６…外枠、１７…内枠、１８…枠、１９…ダ
ム、２０，２１…ガイド孔。
Claims (5)
- 【請求項１】 主面に電極を有する半導体チップと、前
記半導体チップの主面に絶縁体を介して取り付けられる
複数のリードと、前記リードと前記半導体チップの電極
とを電気的に接続する接続手段と、前記リードの外端を
除くとともに前記半導体チップ, リード内端部分, 接続
手段を覆う樹脂からなる封止体とを有する半導体装置で
あって、少なくとも一部のリードは前記電極上方にあ
り、前記電極の真上のリード部分には接続手段が通過す
る孔が設けられていることを特徴とする半導体装置。 - 【請求項２】 前記孔には導電性のワイヤが通過する孔
が設けられていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記半導体チップの電極は半導体チップ
の少なくとも二辺の周縁に沿って設けられていることを
特徴とする請求項１または請求項２記載の半導体装置。 - 【請求項４】 主面に電極を有する半導体チップの主面
に絶縁体を介して貼り付けられるリードフレームであっ
て、前記リードフレームの半導体チップ上に位置する少
なくとも一部のリードには前記半導体チップの電極に対
応した位置に半導体チップの電極とリードを電気的に接
続する接続手段が延在する孔が設けられていることを特
徴とするリードフレーム。 - 【請求項５】 前記孔には導電性のワイヤが通過する孔
が設けられていることを特徴とする請求項４記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169421A JPH0922978A (ja) | 1995-07-05 | 1995-07-05 | 半導体装置およびその製造に用いられるリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169421A JPH0922978A (ja) | 1995-07-05 | 1995-07-05 | 半導体装置およびその製造に用いられるリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0922978A true JPH0922978A (ja) | 1997-01-21 |
Family
ID=15886286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7169421A Pending JPH0922978A (ja) | 1995-07-05 | 1995-07-05 | 半導体装置およびその製造に用いられるリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0922978A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019153752A (ja) * | 2018-03-06 | 2019-09-12 | トヨタ自動車株式会社 | 半導体装置 |
-
1995
- 1995-07-05 JP JP7169421A patent/JPH0922978A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019153752A (ja) * | 2018-03-06 | 2019-09-12 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100445502B1 (ko) | 반도체 장치 | |
| US6225146B1 (en) | Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device | |
| US6528353B2 (en) | Chip stack-type semiconductor package and method for fabricating the same | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR950005446B1 (ko) | 수지봉지형 반도체장치 | |
| JP4195804B2 (ja) | デュアルダイパッケージ | |
| US5252854A (en) | Semiconductor device having stacked lead structure | |
| CN1071495C (zh) | 安装片层及使用该安装片层的芯片封装 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US5808872A (en) | Semiconductor package and method of mounting the same on circuit board | |
| KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
| JPH0922959A (ja) | 半導体装置及び半導体装置ユニット | |
| JP3480285B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0922978A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JPH09172033A (ja) | 半導体装置およびその製造方法 | |
| JP3670636B2 (ja) | 電子部品を実装した電子装置 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JP2536439B2 (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH09107047A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JPH0750315A (ja) | 半導体装置の実装方法 | |
| JPH0834282B2 (ja) | 半導体装置用リードフレーム |