JPH09237335A - デジタル微分解析機を使用するサンプリングレート変換システム - Google Patents
デジタル微分解析機を使用するサンプリングレート変換システムInfo
- Publication number
- JPH09237335A JPH09237335A JP8242734A JP24273496A JPH09237335A JP H09237335 A JPH09237335 A JP H09237335A JP 8242734 A JP8242734 A JP 8242734A JP 24273496 A JP24273496 A JP 24273496A JP H09237335 A JPH09237335 A JP H09237335A
- Authority
- JP
- Japan
- Prior art keywords
- input
- filter
- sampling rate
- output
- rate conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Editing Of Facsimile Originals (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】拡大／縮小を、２次元ラスター上で完全な直線
をシミュレートするのに使用されるデジタル微分解析機
（ＤＤＡ）の制御下で単一のＦＩＲフィルタによって達
成する。 【解決手段】単一のＦＩＲフィルタが、内挿、フィルタ
及び選択抽出の処理を含んでいる。ＤＤＡは、所望の拡
大／縮小比でプログラムされ、入力サンプルのＦＩＲフ
ィルタへのシフト入力及びＦＩＲフィルタに対するＦＩ
Ｒ係数の選択を制御する信号を与える。
をシミュレートするのに使用されるデジタル微分解析機
（ＤＤＡ）の制御下で単一のＦＩＲフィルタによって達
成する。 【解決手段】単一のＦＩＲフィルタが、内挿、フィルタ
及び選択抽出の処理を含んでいる。ＤＤＡは、所望の拡
大／縮小比でプログラムされ、入力サンプルのＦＩＲフ
ィルタへのシフト入力及びＦＩＲフィルタに対するＦＩ
Ｒ係数の選択を制御する信号を与える。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にサンプリ
ングレート変換用システムに関し、特に、内挿、フィル
タリング、及び選択抽出によって再サンプリングするシ
ステムに関する。
ングレート変換用システムに関し、特に、内挿、フィル
タリング、及び選択抽出によって再サンプリングするシ
ステムに関する。
【０００２】
【従来の技術】ビデオ画像シークエンスの表示中、元の
ビデオフレームサイズ又はスクリーン上の視野領域を拡
大したり、減少することがしばしば望まれている。例え
ば、マルチメディアシステムにおいて、ユーザーが、時
間によって複数のビデオ画像のサイズを変更することが
出来ることが望ましい。拡大又は縮小機能は、一般消費
者のテレビ受像機での画像内画像機能における応用を見
出すことが出来る。しばしば、縮小又は拡大されるべき
元のビデオ画像は、デジタル形態で得ることが出来る
が、これらは、テレビジョン即ち直接衛星放送から受信
され、ＭＰＥＧ（Moving Picture Expert Group) 及び
ＪＰＥＧ(Joint Photographic ExpertGroup) 標準でコ
ード化されたビットストリームからデコート化される
か、又はＣＤＲＯＭからダウンロードされて得られる。
デジタルビデオ画像の拡大又は減少を達成するための一
つの方法は、画像の内挿、直線フィルタリング及び選択
抽出の技術を使用する。
ビデオフレームサイズ又はスクリーン上の視野領域を拡
大したり、減少することがしばしば望まれている。例え
ば、マルチメディアシステムにおいて、ユーザーが、時
間によって複数のビデオ画像のサイズを変更することが
出来ることが望ましい。拡大又は縮小機能は、一般消費
者のテレビ受像機での画像内画像機能における応用を見
出すことが出来る。しばしば、縮小又は拡大されるべき
元のビデオ画像は、デジタル形態で得ることが出来る
が、これらは、テレビジョン即ち直接衛星放送から受信
され、ＭＰＥＧ（Moving Picture Expert Group) 及び
ＪＰＥＧ(Joint Photographic ExpertGroup) 標準でコ
ード化されたビットストリームからデコート化される
か、又はＣＤＲＯＭからダウンロードされて得られる。
デジタルビデオ画像の拡大又は減少を達成するための一
つの方法は、画像の内挿、直線フィルタリング及び選択
抽出の技術を使用する。
【０００３】デジタルビデオ画像を表示することの出来
るビデオシステムは、典型的には、走査線毎に定まった
数の画素を表示し、画像毎に定まった数の走査線を表示
する。画像を表示のために拡大（又は縮小）すること
は、画素、又は画像を表すサンプルの数を増大（又は減
少）することに等しく、増大された（又は減少された）
表示面積が、ビデオモニター上に得られるようにされ
る。従って、拡大又は縮小は、各ビデオ走査線に、サン
プリングレート変換プロセスを適用することにより実現
できる。サンプリングレート変換の一般的数学的手法が
Ronald E. Crochiere and Lawrence R. Rabiner "Multi
rate Digital Signal Processing" Prentice-Hall, 198
3 に開示されている。そこでの内容は、全ての工程に対
して参照として組み込まれる。
るビデオシステムは、典型的には、走査線毎に定まった
数の画素を表示し、画像毎に定まった数の走査線を表示
する。画像を表示のために拡大（又は縮小）すること
は、画素、又は画像を表すサンプルの数を増大（又は減
少）することに等しく、増大された（又は減少された）
表示面積が、ビデオモニター上に得られるようにされ
る。従って、拡大又は縮小は、各ビデオ走査線に、サン
プリングレート変換プロセスを適用することにより実現
できる。サンプリングレート変換の一般的数学的手法が
Ronald E. Crochiere and Lawrence R. Rabiner "Multi
rate Digital Signal Processing" Prentice-Hall, 198
3 に開示されている。そこでの内容は、全ての工程に対
して参照として組み込まれる。
【０００４】この様なレート変換法を実現するために、
必要な内挿因子及び選択抽出因子が先ず決められる必要
がある。入力信号ｘ（ｎ）に対するサンプリング周期を
Ｔin（又はサンプリング周波数Ｆin）、再サンプリング
された出力信号ｙ(n) に対するサンプリング周期をＴou
t （又はサンプリング周波数Ｆout ）とすると、以下の
比が公式化される。
必要な内挿因子及び選択抽出因子が先ず決められる必要
がある。入力信号ｘ（ｎ）に対するサンプリング周期を
Ｔin（又はサンプリング周波数Ｆin）、再サンプリング
された出力信号ｙ(n) に対するサンプリング周期をＴou
t （又はサンプリング周波数Ｆout ）とすると、以下の
比が公式化される。
【０００５】
【数１】
【０００６】Ｌ及びＭは整数であり、それぞれ、内挿因
子及び選択抽出因子である。Ｌ＞Ｍに対して、出力信号
ｙ（ｎ）は、増大したサンプリングレートを達成し、従
って、走査線毎のサンプル又は画素の数を増大する。視
覚上の効果は、より多い画素がスクリーン上のより広い
物理領域を占有するために、表示の際に、拡大されたビ
デオ画像となる。Ｌ＜Ｍに対しては、逆の効果が得られ
る。拡大／縮小をこの様に実施するために、３つの関数
ブロック、即ち、内挿器、ローパスフィルタ、そして最
後に選択抽出器が典型的に使用される。内挿器は先ずＬ
−１個の零の値のサンプルをｘ（ｎ）内の連続するサン
プル間に設置する。この操作は、信号ｘ（ｎ）のサンプ
リングレートをＬ倍増大し、内挿された信号の周波数領
域内でスペクトル像のＬ−１回の折り返しを生成する。
これらスペクトル像をフィルタ除去し、ベースバンドで
成分を維持するために、ローパスフィルタが次に用いら
れる。最後に、フィルタリングされた信号は、Ｍ因子で
選択抽出される。即ち、選択抽出器は、Ｍ番目のサンプ
ル毎に出力して、出力信号ｙ(m) を形成する。数学的に
は、サンプリングレートの変換は次で表現される。
子及び選択抽出因子である。Ｌ＞Ｍに対して、出力信号
ｙ（ｎ）は、増大したサンプリングレートを達成し、従
って、走査線毎のサンプル又は画素の数を増大する。視
覚上の効果は、より多い画素がスクリーン上のより広い
物理領域を占有するために、表示の際に、拡大されたビ
デオ画像となる。Ｌ＜Ｍに対しては、逆の効果が得られ
る。拡大／縮小をこの様に実施するために、３つの関数
ブロック、即ち、内挿器、ローパスフィルタ、そして最
後に選択抽出器が典型的に使用される。内挿器は先ずＬ
−１個の零の値のサンプルをｘ（ｎ）内の連続するサン
プル間に設置する。この操作は、信号ｘ（ｎ）のサンプ
リングレートをＬ倍増大し、内挿された信号の周波数領
域内でスペクトル像のＬ−１回の折り返しを生成する。
これらスペクトル像をフィルタ除去し、ベースバンドで
成分を維持するために、ローパスフィルタが次に用いら
れる。最後に、フィルタリングされた信号は、Ｍ因子で
選択抽出される。即ち、選択抽出器は、Ｍ番目のサンプ
ル毎に出力して、出力信号ｙ(m) を形成する。数学的に
は、サンプリングレートの変換は次で表現される。
【０００７】
【数２】
【０００８】ここで、｛ｈ（ｎ）｝はローパスフィルタ
を表している。
を表している。
【０００９】
【発明が解決しようとする課題】しかしながら、別体の
内挿器、ローパスフィルタ及び選択抽出器を組み込む拡
大／縮小システムは、複雑であり、広大なＶＬＳＩ表面
積を必要とするので、実現にコストがかかる。ローパス
フィルタのＰタップＦＩＲでの実現は、入力サンプルレ
ートのＬ倍で動作する必要があり、従って、入力サンプ
ル毎にＬ＊Ｐ回の演算を必要とする。ＶＬＳＩでの実現
のために好適なより効果的な拡大／縮小法が必要とされ
る。
内挿器、ローパスフィルタ及び選択抽出器を組み込む拡
大／縮小システムは、複雑であり、広大なＶＬＳＩ表面
積を必要とするので、実現にコストがかかる。ローパス
フィルタのＰタップＦＩＲでの実現は、入力サンプルレ
ートのＬ倍で動作する必要があり、従って、入力サンプ
ル毎にＬ＊Ｐ回の演算を必要とする。ＶＬＳＩでの実現
のために好適なより効果的な拡大／縮小法が必要とされ
る。
【００１０】
【課題を解決するための手段】本発明に従うと、拡大／
縮小は、二次元ラスター上に完全に直線の傾斜をシミュ
レートするのに使用されるデジタル微分解析機（ＤＤ
Ａ）の制御下で単一のＦＩＲフィルタによって達成され
る。この単一のＦＩＲフィルタは、内挿、フィルタリン
グ、及び選択抽出の操作を合わせ有している。ＤＤＡ
は、所望の拡大／縮小比でプログラムされ、入力サンプ
ルのＦＩＲフィルタへのシフト及びＦＩＲフィルタに対
するＦＩＲ係数の選択を制御する信号を与える。ある実
施の形態では、拡大において、ＦＩＲフィルタ自体の計
算量が全体として減少するように、前置フィルタ及び選
択抽出器が、入力をオプションとして前処理するために
与えられている。
縮小は、二次元ラスター上に完全に直線の傾斜をシミュ
レートするのに使用されるデジタル微分解析機（ＤＤ
Ａ）の制御下で単一のＦＩＲフィルタによって達成され
る。この単一のＦＩＲフィルタは、内挿、フィルタリン
グ、及び選択抽出の操作を合わせ有している。ＤＤＡ
は、所望の拡大／縮小比でプログラムされ、入力サンプ
ルのＦＩＲフィルタへのシフト及びＦＩＲフィルタに対
するＦＩＲ係数の選択を制御する信号を与える。ある実
施の形態では、拡大において、ＦＩＲフィルタ自体の計
算量が全体として減少するように、前置フィルタ及び選
択抽出器が、入力をオプションとして前処理するために
与えられている。
【００１１】カラーデジタルビデオシステムで使用する
の好適な一実施の形態において、第１のＤＤＡによって
制御された第１のＦＩＲフィルタは、輝度信号Ｙに拡大
／縮小を与え、第２のＤＤＡによって制御される第２の
ＦＩＲフィルタは、２つの色信号Ｃｂ及びＣｒの組合せ
に拡大／縮小を与える。２つの色信号は、第２のＦＩＲ
フィルタ内で別々に処理される。本発明の一つの側面に
従うと、拡大／縮小に使用するのに適合するＤＤＡは比
レジスタ、加算器、及び状態レジスタを含む。拡大縮小
比Ｍ／Ｌは、比レジスタ内に記憶されており、Ｌは２の
冪乗に限定されている。この比は、ＦＩＲフィルタによ
る出力サンプルの各計算の後、加算器によって、状態レ
ジスタに加えられる。状態レジスタは従って、入力サン
プル位置と比較しての出力サンプル位置に追随する。Ｄ
ＤＡは典型的には、特定の走査線の完了の際にリセット
されるので、レジスタの必要な幅は、単一の走査線を横
切っての予想される累積誤差に依存する。
の好適な一実施の形態において、第１のＤＤＡによって
制御された第１のＦＩＲフィルタは、輝度信号Ｙに拡大
／縮小を与え、第２のＤＤＡによって制御される第２の
ＦＩＲフィルタは、２つの色信号Ｃｂ及びＣｒの組合せ
に拡大／縮小を与える。２つの色信号は、第２のＦＩＲ
フィルタ内で別々に処理される。本発明の一つの側面に
従うと、拡大／縮小に使用するのに適合するＤＤＡは比
レジスタ、加算器、及び状態レジスタを含む。拡大縮小
比Ｍ／Ｌは、比レジスタ内に記憶されており、Ｌは２の
冪乗に限定されている。この比は、ＦＩＲフィルタによ
る出力サンプルの各計算の後、加算器によって、状態レ
ジスタに加えられる。状態レジスタは従って、入力サン
プル位置と比較しての出力サンプル位置に追随する。Ｄ
ＤＡは典型的には、特定の走査線の完了の際にリセット
されるので、レジスタの必要な幅は、単一の走査線を横
切っての予想される累積誤差に依存する。
【００１２】特定の実施の形態において、状態レジスタ
は１２個のビット〔１１〕乃至
は１２個のビット〔１１〕乃至
〔０〕を有しており、
〔１１〕は最上桁ビットであり、
〔１１〕は最上桁ビットであり、
〔０〕は、最小桁ビッ
トであり、ビット〔１０〕及び
トであり、ビット〔１０〕及び
〔９〕の間に小数点が含
まれる。内挿因子Ｌ＝４に対して、ビット〔９−８〕
が、出力サンプルの各計算を行なうためにＦＩＲフィル
タに対するＦＩＲ係数の４つの組のいずれかを選択する
のに使用される。２の冪乗であるＬの他の値に対して
は、ビット
まれる。内挿因子Ｌ＝４に対して、ビット〔９−８〕
が、出力サンプルの各計算を行なうためにＦＩＲフィル
タに対するＦＩＲ係数の４つの組のいずれかを選択する
のに使用される。２の冪乗であるＬの他の値に対して
は、ビット
〔９〕で始まるｌｏｇ2 Ｌ個のビットが、こ
の目的、即ち、係数選択に対して使用される。拡大に対
しては、ビット〔１０〕をトグルすることは、新たなサ
ンプル又は画素をＦＩＲにシフト入力するための信号で
ある。縮小に対して、ビット〔１１─１０〕は、各出力
サンプルの計算の後どれだけ多くのサンプル又は画素が
ＦＩＲにシフト入力されるべきかを示している。この入
力シフトの制御は、Ｌでの必要な内挿を達成する。出力
サンプル位置が、拡大／縮小比によって増大するので、
Ｍでの選択抽出が達成される。
の目的、即ち、係数選択に対して使用される。拡大に対
しては、ビット〔１０〕をトグルすることは、新たなサ
ンプル又は画素をＦＩＲにシフト入力するための信号で
ある。縮小に対して、ビット〔１１─１０〕は、各出力
サンプルの計算の後どれだけ多くのサンプル又は画素が
ＦＩＲにシフト入力されるべきかを示している。この入
力シフトの制御は、Ｌでの必要な内挿を達成する。出力
サンプル位置が、拡大／縮小比によって増大するので、
Ｍでの選択抽出が達成される。
【００１３】本発明は、添付図面と関係する以下の詳細
な記述を参照することによってより良く理解される。
な記述を参照することによってより良く理解される。
【００１４】
【発明の実施の形態】本発明のサンプリングレート変換
システムの好適な実施の形態は、画像拡大又は縮小効果
を達成するために、ビデオ信号を処理することに向けら
れている。サンプリングレート変換は、本発明に従っ
た、別の形態で達成することが出来る。図１は、本発明
の一つの実施の形態に従うサンプリングレート変換シス
テム１のブロック図である。システムに対して２つの入
力１０及び１１が存在する。１つは、輝度信号成分Ｙ
（又はＹ画素と呼ぶ）に対応し、１つは、２つの色信号
成分Ｃｂ及びＣｒ（又は単にＣｂ画素及びＣｒ画素と呼
ぶ）に対応する。色成分入力１１において、Ｃｂ及びＣ
ｒ画素は交互に介在され、両方が一緒で輝度入力１０で
のＹ画素と同じサンプリングレートを有している。
システムの好適な実施の形態は、画像拡大又は縮小効果
を達成するために、ビデオ信号を処理することに向けら
れている。サンプリングレート変換は、本発明に従っ
た、別の形態で達成することが出来る。図１は、本発明
の一つの実施の形態に従うサンプリングレート変換シス
テム１のブロック図である。システムに対して２つの入
力１０及び１１が存在する。１つは、輝度信号成分Ｙ
（又はＹ画素と呼ぶ）に対応し、１つは、２つの色信号
成分Ｃｂ及びＣｒ（又は単にＣｂ画素及びＣｒ画素と呼
ぶ）に対応する。色成分入力１１において、Ｃｂ及びＣ
ｒ画素は交互に介在され、両方が一緒で輝度入力１０で
のＹ画素と同じサンプリングレートを有している。
【００１５】輝度信号及び交互に介在された色信号は、
別々に再サンプリングされる。各信号は、バッファ１
２、スイッチ１３を通して送られ、次に、スイッチ１３
の設定状態に依存して、前置フィルタ１６及びＫでの選
択抽出器１７を通るか、又は輝度フィルタ１９又は色フ
ィルタ２０に交互に直接入力する。輝度フィルタ１９及
び色フィルタ２０のＦＩＲ係数は、ＦＩＲ係数記憶器１
８に記憶されているる。輝度信号は、輝度ＤＤＡ（デジ
タル微分解析機）２１の制御下で輝度フィルタ１９内で
再サンプリングされる。色信号は、色ＤＤＡ２１の制御
の下で色フィルタ２０内で再サンプリングされる。バッ
ファ１２は、ＲＡＭ（ランダムアクセスメモリ）又はＦ
ＩＦＯ（先入れ先出し）メモリを使用して実現すること
が出来る。スイッチ１３は、前置フィルタ１６及びＫで
の選択抽出器１７を含む前置処理ステージを作動するこ
とを可能にする。前置フィルタ１６は、因子Ｋに従って
選択された係数を有するＦＩＲローパスフィルタであ
り、因子Ｋによって入力信号のバンド幅を減少すること
によってＫでの選択抽出器１７の出力でのスペクトルエ
イリアシングを除去する。信号通路においてこれらのブ
ロックを含むことによって、画像縮小を、例え輝度フィ
ルタ１９及び色フィルタ２０が画像拡大を達成するよう
作動しても、達成することが出来る。
別々に再サンプリングされる。各信号は、バッファ１
２、スイッチ１３を通して送られ、次に、スイッチ１３
の設定状態に依存して、前置フィルタ１６及びＫでの選
択抽出器１７を通るか、又は輝度フィルタ１９又は色フ
ィルタ２０に交互に直接入力する。輝度フィルタ１９及
び色フィルタ２０のＦＩＲ係数は、ＦＩＲ係数記憶器１
８に記憶されているる。輝度信号は、輝度ＤＤＡ（デジ
タル微分解析機）２１の制御下で輝度フィルタ１９内で
再サンプリングされる。色信号は、色ＤＤＡ２１の制御
の下で色フィルタ２０内で再サンプリングされる。バッ
ファ１２は、ＲＡＭ（ランダムアクセスメモリ）又はＦ
ＩＦＯ（先入れ先出し）メモリを使用して実現すること
が出来る。スイッチ１３は、前置フィルタ１６及びＫで
の選択抽出器１７を含む前置処理ステージを作動するこ
とを可能にする。前置フィルタ１６は、因子Ｋに従って
選択された係数を有するＦＩＲローパスフィルタであ
り、因子Ｋによって入力信号のバンド幅を減少すること
によってＫでの選択抽出器１７の出力でのスペクトルエ
イリアシングを除去する。信号通路においてこれらのブ
ロックを含むことによって、画像縮小を、例え輝度フィ
ルタ１９及び色フィルタ２０が画像拡大を達成するよう
作動しても、達成することが出来る。
【００１６】輝度フィルタ１９及び色フィルタ２０は、
内挿、ＦＩＲフィルタリング、及び再サンプリングに特
有の選択抽出の動作に対する役目を負っている。輝度フ
ィルタ１９は、Ｙ信号に対して作動し、色信号フィルタ
２０はＣｂ及びＣｒ信号の両方に対して作動する。Ｃｂ
及びＣｒ信号の各々は、Ｙ信号の半分の実行サンプリン
グレートを有している。輝度フィルタ１９と同じ速度で
クロック作動する色フィルタ２０は、Ｃｂ及びＣｒサン
プルストリームを、時分割法で、交互に処理する。輝度
及び色フィルタ１９及び２０によって使用されるＦＩＲ
係数は、ＦＩＲ係数記憶器１８に記憶されている。記憶
器１８は、ＲＡＭ又は同様の電子素子を使用して実現す
ること出来る。以下で説明される様に、ＦＩＲ係数は、
記憶器１８内で複数の組にグループ分けされている。各
組は、輝度ＤＤＡ及び色ＤＤＡコントローラ２１によっ
て独立して選択可能である。再サンプリングされた輝度
及び色信号は、フィルタ１９及び２０の出力からそれぞ
れ出力される。
内挿、ＦＩＲフィルタリング、及び再サンプリングに特
有の選択抽出の動作に対する役目を負っている。輝度フ
ィルタ１９は、Ｙ信号に対して作動し、色信号フィルタ
２０はＣｂ及びＣｒ信号の両方に対して作動する。Ｃｂ
及びＣｒ信号の各々は、Ｙ信号の半分の実行サンプリン
グレートを有している。輝度フィルタ１９と同じ速度で
クロック作動する色フィルタ２０は、Ｃｂ及びＣｒサン
プルストリームを、時分割法で、交互に処理する。輝度
及び色フィルタ１９及び２０によって使用されるＦＩＲ
係数は、ＦＩＲ係数記憶器１８に記憶されている。記憶
器１８は、ＲＡＭ又は同様の電子素子を使用して実現す
ること出来る。以下で説明される様に、ＦＩＲ係数は、
記憶器１８内で複数の組にグループ分けされている。各
組は、輝度ＤＤＡ及び色ＤＤＡコントローラ２１によっ
て独立して選択可能である。再サンプリングされた輝度
及び色信号は、フィルタ１９及び２０の出力からそれぞ
れ出力される。
【００１７】ＤＤＡコントローラ２１の動作は、輝度フ
ィルタ１９及び色フィルタ２０内での再サンプリング動
作を達成するのに重要である。図２は、ＤＤＡコントロ
ーラ２１の一つの詳細な図である。入力３０は、所望の
拡大／縮小比をプログラムするのに使用される。この比
は、比レジスタ３１に記憶される。好適な実施の形態に
おいて、比レジスタは、１１ビット幅〔１０…０〕であ
る。ビット〔１０〕はＭＳＢを示しており、ビット
ィルタ１９及び色フィルタ２０内での再サンプリング動
作を達成するのに重要である。図２は、ＤＤＡコントロ
ーラ２１の一つの詳細な図である。入力３０は、所望の
拡大／縮小比をプログラムするのに使用される。この比
は、比レジスタ３１に記憶される。好適な実施の形態に
おいて、比レジスタは、１１ビット幅〔１０…０〕であ
る。ビット〔１０〕はＭＳＢを示しており、ビット
〔０〕はＬＳＢを示しており、小数点はビット〔１０〕
と
と
〔９〕との間に設置されている。拡大／縮小比は次に
表すことができる。
表すことができる。
【００１８】
【数３】
【００１９】この比が計算され、比レジスタ３１に記憶
される以前に、１０ビット２進部分＋１ビット整数値に
丸められる。以下の場合が生じうる。 比＜１：サンプリングレート増加即ち画像拡大 比＝１：サンプリングレートに変更無し即ち画像コピー 比＞１：サンプリングレート減少即ち画像減少 好適な実施の形態に対して、比は、比レジスタ３１の構
成のために２よりも小さい（＜２）ものに拘束される。
比レジスタ３１の出力は、１２ビット加算器３２への第
１の入力を表している。１２ビット加算器３２の出力
は、１２ビット状態レジスタ３３に記憶される。状態レ
ジスタ３３の出力は、制御信号発生用のデコート論理ユ
ニット３５への入力であり、同時に、フィードバック路
３４を介して１２ビット加算器３２の他の入力に接続さ
れている。デコード論理ユニット３５は、状態レジスタ
３３からのビット情報をデコードして、２つの信号を発
生する。一方の信号は、ＤＤＡによって制御されるフィ
ルタ対して与えるためのＦＩＲ係数の特定のグループを
選択する。他方の信号は画素のフィルタへのシフト入力
を制御する。
される以前に、１０ビット２進部分＋１ビット整数値に
丸められる。以下の場合が生じうる。 比＜１：サンプリングレート増加即ち画像拡大 比＝１：サンプリングレートに変更無し即ち画像コピー 比＞１：サンプリングレート減少即ち画像減少 好適な実施の形態に対して、比は、比レジスタ３１の構
成のために２よりも小さい（＜２）ものに拘束される。
比レジスタ３１の出力は、１２ビット加算器３２への第
１の入力を表している。１２ビット加算器３２の出力
は、１２ビット状態レジスタ３３に記憶される。状態レ
ジスタ３３の出力は、制御信号発生用のデコート論理ユ
ニット３５への入力であり、同時に、フィードバック路
３４を介して１２ビット加算器３２の他の入力に接続さ
れている。デコード論理ユニット３５は、状態レジスタ
３３からのビット情報をデコードして、２つの信号を発
生する。一方の信号は、ＤＤＡによって制御されるフィ
ルタ対して与えるためのＦＩＲ係数の特定のグループを
選択する。他方の信号は画素のフィルタへのシフト入力
を制御する。
【００２０】１２ビット加算器３２及び１２ビット状態
レジスタ３３の両方は、１２ビット加算器３２による
「加算」動作に対して整列されたビットでラベルされた
〔１１..０〕ビットフィールドを有している。小数点
は、加算器３２及び状態レジスタ３３に対してビット
〔１０〕及びビット
レジスタ３３の両方は、１２ビット加算器３２による
「加算」動作に対して整列されたビットでラベルされた
〔１１..０〕ビットフィールドを有している。小数点
は、加算器３２及び状態レジスタ３３に対してビット
〔１０〕及びビット
〔９〕の間に含まれる。レジスタ３
１及び３３及び加算器３２の幅は、状態レジスタ３３内
に累積された丸め誤差が、再サンプリング操作に何の影
響も及ぼさない様に選択される。好適な実施の形態にお
いて、状態レジスタ３３は、各走査線が終了する毎にク
リアされ、従って、誤差の累積を制限している。入力走
査線毎に最大７２０画素そして出力走査線毎に最大１，
０２４画素を有し、比レジスタ３１の１１ビット幅及び
状態レジスタ３３の１２ビット幅は、（１，０２４×２
-11 ）の最大累積誤差を与え、十分であると理解され
る。
１及び３３及び加算器３２の幅は、状態レジスタ３３内
に累積された丸め誤差が、再サンプリング操作に何の影
響も及ぼさない様に選択される。好適な実施の形態にお
いて、状態レジスタ３３は、各走査線が終了する毎にク
リアされ、従って、誤差の累積を制限している。入力走
査線毎に最大７２０画素そして出力走査線毎に最大１，
０２４画素を有し、比レジスタ３１の１１ビット幅及び
状態レジスタ３３の１２ビット幅は、（１，０２４×２
-11 ）の最大累積誤差を与え、十分であると理解され
る。
【００２１】図３は、本発明の一実施の形態に従う輝度
信号を再サンプリングするための輝度フィルタ１９の詳
細図である。８つのＦＩＲ係数が、入力４０を介して、
Ｃ０乃至Ｃ７でラベルされる４対の係数レジスタ４１に
入力される。ＦＩＲ係数の特定のグループは、ＤＤＡコ
ントローラ２１の出力に依存してロードされる。バッフ
ァ１２からの輝度サンプル又は画素は、入力４３を介し
て、Ｙ0 乃至Ｙ7 でラベルされる８つのシフトレジスタ
にロードされる。８つのシフトレジスタ４４は、カスケ
ード状で接続され、従って、出力Ｙ7 はＹ6 の入力に接
続され、他も同様である。各シフトレジスタは好ましく
は８ビットフリップフロップから成る。各レジスタ対４
１の出力及び対応する２つのシフトレジスタはマルチフ
レクサ４２の入力に接続されている。従って、４つのマ
ルチプレクサ４２がある。４つのマルチプレクサの出力
は、５入力加算器４５に送られる。５入力加算器の出力
は、再サンプリングされた輝度信号に対する出力として
も利用される。輝度フィルタは、８つの乗算及び累積
和、例えば、８点コンボリューション
信号を再サンプリングするための輝度フィルタ１９の詳
細図である。８つのＦＩＲ係数が、入力４０を介して、
Ｃ０乃至Ｃ７でラベルされる４対の係数レジスタ４１に
入力される。ＦＩＲ係数の特定のグループは、ＤＤＡコ
ントローラ２１の出力に依存してロードされる。バッフ
ァ１２からの輝度サンプル又は画素は、入力４３を介し
て、Ｙ0 乃至Ｙ7 でラベルされる８つのシフトレジスタ
にロードされる。８つのシフトレジスタ４４は、カスケ
ード状で接続され、従って、出力Ｙ7 はＹ6 の入力に接
続され、他も同様である。各シフトレジスタは好ましく
は８ビットフリップフロップから成る。各レジスタ対４
１の出力及び対応する２つのシフトレジスタはマルチフ
レクサ４２の入力に接続されている。従って、４つのマ
ルチプレクサ４２がある。４つのマルチプレクサの出力
は、５入力加算器４５に送られる。５入力加算器の出力
は、再サンプリングされた輝度信号に対する出力として
も利用される。輝度フィルタは、８つの乗算及び累積
和、例えば、８点コンボリューション
【００２２】
【数４】
【００２３】を達成し、その結果を、２サイクル毎に一
つのサンプルのスループットで出力４６に送る。画素を
入力４３を介してシフトレジスタにロードすること及び
入力４０を介してレジスタ４１にロードするための係数
を選択することが、輝度ＤＤＡコントローラ２１によっ
て制御される。色フィルタ２０の内部操作は、色信号Ｃ
ｂ及びＣｒに対して別々の８点コンボリューションを計
算することを除いて、輝度フィルタ１９のものと類似す
る。図４は、本発明の一実施の形態に従う色信号を再サ
ンプリングする色フィルタ２０の詳細図である。Ｂ０乃
至Ｂ７によってラベルされた係数レジスタ５１の４つの
対に、ＦＩＲ係数記憶器１８からの係数がロードされ
る。輝度フィルタ１９とは異なって、色フィルタ２０は
別の８つのレジスタの組を含み、Ｃｂ及びＣｒを別々に
扱う。色Ｃｂ画素は、入力５３を介して、Ｕ0 乃至Ｕ7
でラベルされたシフトレジスタの組５４にロードされ
る。Ｃｒ画素は入力５５からＶ0 乃至Ｖ7 でラベルされ
たシフトレジスタの組５６にロードされる。乗算器５２
及び５入力加算器５７は、Ｃｂ及びＣｒ出力信号、即
ち、２つの８点コンボリューションを計算するために共
有される。
つのサンプルのスループットで出力４６に送る。画素を
入力４３を介してシフトレジスタにロードすること及び
入力４０を介してレジスタ４１にロードするための係数
を選択することが、輝度ＤＤＡコントローラ２１によっ
て制御される。色フィルタ２０の内部操作は、色信号Ｃ
ｂ及びＣｒに対して別々の８点コンボリューションを計
算することを除いて、輝度フィルタ１９のものと類似す
る。図４は、本発明の一実施の形態に従う色信号を再サ
ンプリングする色フィルタ２０の詳細図である。Ｂ０乃
至Ｂ７によってラベルされた係数レジスタ５１の４つの
対に、ＦＩＲ係数記憶器１８からの係数がロードされ
る。輝度フィルタ１９とは異なって、色フィルタ２０は
別の８つのレジスタの組を含み、Ｃｂ及びＣｒを別々に
扱う。色Ｃｂ画素は、入力５３を介して、Ｕ0 乃至Ｕ7
でラベルされたシフトレジスタの組５４にロードされ
る。Ｃｒ画素は入力５５からＶ0 乃至Ｖ7 でラベルされ
たシフトレジスタの組５６にロードされる。乗算器５２
及び５入力加算器５７は、Ｃｂ及びＣｒ出力信号、即
ち、２つの８点コンボリューションを計算するために共
有される。
【００２４】輝度Ｃｂ信号に対して、
【００２５】
【数５】
【００２６】輝度Ｃｒ信号に対して、
【００２７】
【数６】
【００２８】輝度フィルタ１９と同様にして、２サイク
ルスループットが、両方のコンボリューションを達成す
るために維持される。得られるＣｂ及びＣｒ出力サンプ
ルが、交互に計算され、出力５８へ交互に出力される。
作動において、ＤＤＡコントローラ２１は、輝度フィル
タ１９及び色フィルタ２０に対する、ＦＩＲ係数の選択
及び画素入力を制御する。走査線上の連続する入力サン
プル又は画素間の距離が１であると解される場合、状態
レジスタ３３の内容は、現在の出力サンプルの位置を表
すものと理解される。小数点の右側のビットの値は、現
在の出力画素と直ぐ左側の入力画素との間の距離を示し
ている。第１の出力画素に対して、状態レジスタ３３
は、第１の入力画素が第１の出力画素にコピーされるこ
とを示す零を含む。各連続する出力画素に対して、状態
レジスタ３３は、比レジスタ３１の内容で一度増大され
る。画像拡大の場合に対しては、比レジスタ３１の内容
は１未満である。画像縮小に対しては、比レジスタ３１
の内容は１よりも大きいが、２未満である。
ルスループットが、両方のコンボリューションを達成す
るために維持される。得られるＣｂ及びＣｒ出力サンプ
ルが、交互に計算され、出力５８へ交互に出力される。
作動において、ＤＤＡコントローラ２１は、輝度フィル
タ１９及び色フィルタ２０に対する、ＦＩＲ係数の選択
及び画素入力を制御する。走査線上の連続する入力サン
プル又は画素間の距離が１であると解される場合、状態
レジスタ３３の内容は、現在の出力サンプルの位置を表
すものと理解される。小数点の右側のビットの値は、現
在の出力画素と直ぐ左側の入力画素との間の距離を示し
ている。第１の出力画素に対して、状態レジスタ３３
は、第１の入力画素が第１の出力画素にコピーされるこ
とを示す零を含む。各連続する出力画素に対して、状態
レジスタ３３は、比レジスタ３１の内容で一度増大され
る。画像拡大の場合に対しては、比レジスタ３１の内容
は１未満である。画像縮小に対しては、比レジスタ３１
の内容は１よりも大きいが、２未満である。
【００２９】従って、各ＤＤＡコントローラのタイミン
グは、新たな出力画素の発生と同期される。新たな出力
画素が発生された後、フィルタにシフト入力されるべき
画素がもしあればその個数が決められる必要がある。画
像を拡大する場合に対しては、小数点の左側のＬＳＢを
トグルすることは、信号画素がシフト入力されるべきこ
とを示している。好適な実施の形態において、これは、
ビット〔１０〕を意味している。画像を縮小する場合に
対しては、小数点の左側のビットが、出力画素の計算の
後フィルタにシフト入力されるべき画素の数を示してい
る。小数点の左側のこれらのビットは、状態レジスタの
各更新の前にリセットされる。好適な実施の形態におい
て、これらはビット〔１１..１０〕である。
グは、新たな出力画素の発生と同期される。新たな出力
画素が発生された後、フィルタにシフト入力されるべき
画素がもしあればその個数が決められる必要がある。画
像を拡大する場合に対しては、小数点の左側のＬＳＢを
トグルすることは、信号画素がシフト入力されるべきこ
とを示している。好適な実施の形態において、これは、
ビット〔１０〕を意味している。画像を縮小する場合に
対しては、小数点の左側のビットが、出力画素の計算の
後フィルタにシフト入力されるべき画素の数を示してい
る。小数点の左側のこれらのビットは、状態レジスタの
各更新の前にリセットされる。好適な実施の形態におい
て、これらはビット〔１１..１０〕である。
【００３０】適用されるべき好適なＦＩＲ係数は、入力
画素と関係して計算される出力画素の配列位置に依存す
る。ローパスフィルタ作用が、内挿された入力ストリー
ムに暗黙的に施される。内挿された入力ストリームは、
各入力画素間に介在されたＬ−１個の零を有する入力画
素である。しかしながら、この内挿された入力ストリー
ム内の零と現在整列している係数は、必要とされず、計
算効率のために、係数の組から除去される。必要とされ
る係数は、この内挿された入力ストリームと関係して計
算される出力サンプルの配列位置に依存して変化する。
Ｌ個の可能な配列位置があるので、Ｌ個の係数の組が必
要とされる。必要とされる係数の組が、状態レジスタ内
の小数点より右側のｌｏｇ2 Ｌ個のビットによって識別
される。ＤＤＡコントローラはＦＩＲ係数記憶器１８を
アドレス指定して、各出力サンプルの計算の前にこれら
の係数を適当なフィルタに与える。好適な実施の形態に
おいて、Ｌ＝４及びビット〔９..８〕は、選択されるべ
き係数の組を識別する。図５は、種々のビットの意味を
示す状態レジスタ３３の詳細図。輝度ＤＤＡコントロー
ラの動作は、色ＤＤＡコントローラの動作と同様であ
る。色ＤＤＡコントローラは、Ｃｂ及びＣｒ信号に対す
る入力サンプルレートがＹ信号に対するサンプルレート
半分であるので、半分の速度で動作する。
画素と関係して計算される出力画素の配列位置に依存す
る。ローパスフィルタ作用が、内挿された入力ストリー
ムに暗黙的に施される。内挿された入力ストリームは、
各入力画素間に介在されたＬ−１個の零を有する入力画
素である。しかしながら、この内挿された入力ストリー
ム内の零と現在整列している係数は、必要とされず、計
算効率のために、係数の組から除去される。必要とされ
る係数は、この内挿された入力ストリームと関係して計
算される出力サンプルの配列位置に依存して変化する。
Ｌ個の可能な配列位置があるので、Ｌ個の係数の組が必
要とされる。必要とされる係数の組が、状態レジスタ内
の小数点より右側のｌｏｇ2 Ｌ個のビットによって識別
される。ＤＤＡコントローラはＦＩＲ係数記憶器１８を
アドレス指定して、各出力サンプルの計算の前にこれら
の係数を適当なフィルタに与える。好適な実施の形態に
おいて、Ｌ＝４及びビット〔９..８〕は、選択されるべ
き係数の組を識別する。図５は、種々のビットの意味を
示す状態レジスタ３３の詳細図。輝度ＤＤＡコントロー
ラの動作は、色ＤＤＡコントローラの動作と同様であ
る。色ＤＤＡコントローラは、Ｃｂ及びＣｒ信号に対す
る入力サンプルレートがＹ信号に対するサンプルレート
半分であるので、半分の速度で動作する。
【００３１】スイッチ１３の使用によって選択すること
の出来る別のモードにおいては、画像縮小は、輝度フィ
ルタ１９及び色フィルタ２０及びそれらに関連するＤＤ
Ａコントローラ２１によって画像拡大として処理され
る。この代替のモードにおいては、前置フィルタ１６及
びＫでの選択抽出器１７が、輝度及び色信号に対する入
力通路内に含まれる。前置フィルタ１６は、好ましくは
３タップＦＩＲフィルタであり、選択抽出器１７は好ま
しくはＫ＝２を有し、全ての他の画素を輝度フィルタ１
９及び色フィルタ２０に送る。従って、輝度フィルタ及
び色フィルタへのサンプリングレートは、入力１０及び
１１から２分の１に減少される。結果として、全体での
縮小比は
の出来る別のモードにおいては、画像縮小は、輝度フィ
ルタ１９及び色フィルタ２０及びそれらに関連するＤＤ
Ａコントローラ２１によって画像拡大として処理され
る。この代替のモードにおいては、前置フィルタ１６及
びＫでの選択抽出器１７が、輝度及び色信号に対する入
力通路内に含まれる。前置フィルタ１６は、好ましくは
３タップＦＩＲフィルタであり、選択抽出器１７は好ま
しくはＫ＝２を有し、全ての他の画素を輝度フィルタ１
９及び色フィルタ２０に送る。従って、輝度フィルタ及
び色フィルタへのサンプリングレートは、入力１０及び
１１から２分の１に減少される。結果として、全体での
縮小比は
【００３２】
【数７】
【００３３】入力サンプリングレートは従って出力サン
プリングレートの２倍よりも大きくないものに制限され
ている。このモードでの動作での比は１よりも小さい。
このモードが使用される時、画像が拡大又は縮小される
いずれの場合でも、輝度及び色フィルタは常にサンプリ
ングレートを増大する変換を達成する。この利点は、輝
度及び色フィルタは拡大モードで作動するためのみに必
要とされ、画像縮小において、１つの出力画素に対して
２つの入力画素をシフト入力する必要性を除去している
点にある。前置フィルタ１７は、スペクトルエイリアシ
ングを最小にするためにより多くのタップを有する様に
改良することができる。従って、本発明は、内挿器及び
選択抽出器を別々に必要とすること無しに、単一のＦＩ
Ｒフィルタ内での再サンプリングを可能にする。従っ
て、必要とされるＶＬＳＩ表面積は最小にされるが、計
算効率は維持される。
プリングレートの２倍よりも大きくないものに制限され
ている。このモードでの動作での比は１よりも小さい。
このモードが使用される時、画像が拡大又は縮小される
いずれの場合でも、輝度及び色フィルタは常にサンプリ
ングレートを増大する変換を達成する。この利点は、輝
度及び色フィルタは拡大モードで作動するためのみに必
要とされ、画像縮小において、１つの出力画素に対して
２つの入力画素をシフト入力する必要性を除去している
点にある。前置フィルタ１７は、スペクトルエイリアシ
ングを最小にするためにより多くのタップを有する様に
改良することができる。従って、本発明は、内挿器及び
選択抽出器を別々に必要とすること無しに、単一のＦＩ
Ｒフィルタ内での再サンプリングを可能にする。従っ
て、必要とされるＶＬＳＩ表面積は最小にされるが、計
算効率は維持される。
【００３４】以上の記述は、本発明の好適な実施の形態
の完全な記述であり、種々の変形、改良、及び同等物を
使用することができる。本発明は記述された実施の形態
に適当な変更を加えることによっても等しく適用可能で
あることは明瞭である。従って、上述の記載は、添付さ
れた特許請求の範囲の境界によって規定される本発明の
範囲を制限する様に解釈されるべきではない。
の完全な記述であり、種々の変形、改良、及び同等物を
使用することができる。本発明は記述された実施の形態
に適当な変更を加えることによっても等しく適用可能で
あることは明瞭である。従って、上述の記載は、添付さ
れた特許請求の範囲の境界によって規定される本発明の
範囲を制限する様に解釈されるべきではない。
【図１】本発明の一実施の形態に従ったサンプリングレ
ート変換システムのブロック図、
ート変換システムのブロック図、
【図２】本発明の一実施の形態に従った図１のサンプリ
ングレート変換システムの別の機能ブロックを制御する
ことに責任を負うＤＤＡコントローラの詳細図、
ングレート変換システムの別の機能ブロックを制御する
ことに責任を負うＤＤＡコントローラの詳細図、
【図３】本発明の一実施の形態に従った輝度信号を再サ
ンプリングするための輝度フィルタの詳細図、
ンプリングするための輝度フィルタの詳細図、
【図４】本発明の一実施の形態に従った色信号を再サン
プリングするための色フィルタの詳細図、
プリングするための色フィルタの詳細図、
【図５】種々のビットの意味を示す図２のＤＤＡコント
ローラ内の状態レジスタの詳細図。
ローラ内の状態レジスタの詳細図。
１０ 輝度信号Ｙ入力 １１ 色信号Ｃb ／Ｃr 入力 １２ バッファ １３ スイッチ １６ 前置フィルタ １７ 選択抽出器 １８ ＦＩＲ係数記憶器 １９ 輝度フィルタ ２０ 色フィルタ ２１ 輝度ＤＤＡ及び色ＤＤＡ ３１ 比レジスタ ３２ 加算器 ３３ 状態レジスタ ３５ デコード論理
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チー カン チャン アメリカ合衆国 カリフォルニア州 95119 サン ホセ モラーガ ウェイ 291 (72)発明者 アニール サーウェ アメリカ合衆国 カリフォルニア州 95070 サラトガ アローヨ デ アルグ ロ 12755 (72)発明者 ディヴィッド トラン アメリカ合衆国 カリフォルニア州 95140 サン ホセ マウント ハミルト ン ロード 12105
Claims (10)
- 【請求項１】第１の入力を介して再サンプリングされる
べき離散信号と、第２の入力を介してＦＩＲ係数データ
とを受信するＦＩＲフィルタ、 前記ＦＩＲフィルタに結合し、前記ＦＩＲ係数データを
記憶する電子記憶装置、及び前記ＦＩＲフィルタ及び前
記電子記憶装置に結合して、所望の拡大／縮小比Ｍ／Ｌ
（Ｌ及びＭは整数）を受信し、且つ前記離散信号の前記
ＦＩＲフィルタへのシフト入力と、前記電子記憶装置か
らの係数の選択とを調整して、前記フィルタ出力が、前
記所望の拡大／縮小比を達成するようにするＤＤＡコン
トローラ、からなるサンプリングレート変換システム。 - 【請求項２】前記ＤＤＡコントローラが、 前記拡大／縮小比を記憶し且つ出力として前記比を与え
る比レジスタ、 第１の加算器入力を第２の加算器入力に加えて加算器出
力を与え、前記第１の加算器入力が前記比レジスタの前
記出力に結合される加算器、 前記加算器出力を入力として受信し且つ前記第２の加算
器入力を出力として与える状態レジスタであって、前記
ＦＩＲフィルタによるフィルタ出力のサンプルの各計算
の後前記加算器によって前記比レジスタの内容が前記状
態レジスタに加算される、状態レジスタ、及び前記状態
レジスタの前記出力を入力として受信し且つ１）入力シ
フト制御信号を前記ＦＩＲフィルタに与えて、入力サン
プルの前記ＦＩＲフィルタへのシフト入力を制御し、そ
して２）係数選択信号を前記電子記憶装置に与えて、前
記ＦＩＲフィルタにロードされるべき一組のＦＩＲ係数
を選択するデコーダ回路、からなることを特徴とする請
求項１記載のサンプリングレート変換システム。 - 【請求項３】前記状態レジスタの現在値が、前記現在出
力画素とこれの左側に最も近い入力画素との間の相対位
置関係を表していることを特徴とする請求項２記載のサ
ンプリングレート変換システム。 - 【請求項４】前記係数選択信号が、前記状態レジスタ内
の暗示的小数点の右側のｌｏｇ2 Ｌ個の所定のビットの
値に依存して、前記電子記憶装置内に記憶されるＬ組の
係数から選択される請求項３記載のサンプリングレート
変換システム。 - 【請求項５】サンプリングレートの増大に対して、前記
状態レジスタの暗示的小数点の左側の最小桁ビットがト
グルする時、前記入力シフト制御信号が、画素を前記Ｆ
ＩＲフィルタにシフト入力する様作動することを特徴と
する請求項３記載のサンプリングレート変換システム。 - 【請求項６】サンプリングレートの減少に対して、前記
入力シフト制御信号が、前記状態レジスタの暗示小数点
の左側のビットによって示されるだけ多くの画素をシフ
ト入力する様作動することを特徴とする請求項３記載の
サンプリングレート変換システム。 - 【請求項７】前記状態レジスタが〔０〕乃至〔１１〕の
１２ビットを有し、〔０〕が最小桁ビットであり、〔１
１〕が最大桁ビットであり、ビット〔１０〕及び〔９〕
の間に暗示的小数点を有し、前記所定のビットが、ｌｏ
ｇ2 Ｌ個の連続するビットからなり、〔９〕が前記所定
のビットの最も高いものである請求項４記載のサンプリ
ングレート変換システム。 - 【請求項８】前記ＦＩＲフィルタの前記入力に結合した
出力を有する選択抽出器、及び前記選択抽出器の入力に
結合された出力を有する前置フィルタを更に有する請求
項１記載のサンプリングレート変換システム。 - 【請求項９】前記離散信号が、デジタルビデオシステム
の輝度信号からなることを特徴とする請求項１記載のサ
ンプリングレート変換システム。 - 【請求項１０】前記離散信号が、デジタルビデオシステ
ムの交互に並ぶ第１及び第２の色信号からなり、前記Ｆ
ＩＲフィルタが、前記第１及び第２の色信号を別々に処
理する請求項１記載のサンプリングレート変換システ
ム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2045595P | 1995-09-13 | 1995-09-13 | |
| US60/020455 | 1995-09-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09237335A true JPH09237335A (ja) | 1997-09-09 |
Family
ID=21798716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8242734A Pending JPH09237335A (ja) | 1995-09-13 | 1996-09-13 | デジタル微分解析機を使用するサンプリングレート変換システム |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5835160A (ja) |
| JP (1) | JPH09237335A (ja) |
| KR (1) | KR970017482A (ja) |
| FR (1) | FR2738651B1 (ja) |
| GB (1) | GB2305325B (ja) |
| TW (1) | TW316974B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057885A (en) * | 1996-05-30 | 2000-05-02 | Sony Corporation | Picture information converting apparatus and method thereof and sum-of-product calculating circuit and method thereof |
| DE69708841T2 (de) * | 1996-10-31 | 2002-08-22 | Koninkl Philips Electronics Nv | Abtastratenumwandlung |
| KR100207322B1 (ko) * | 1997-01-10 | 1999-07-15 | 윤종용 | 과주사량 조정장치 및 그 제어방법 |
| US6259479B1 (en) * | 1997-09-17 | 2001-07-10 | Sony Corporation | Letterbox filter apparatus and method |
| DE19743206A1 (de) * | 1997-09-30 | 1999-04-08 | Siemens Ag | Bild-in-Bild-Prozessor |
| US6208772B1 (en) * | 1997-10-17 | 2001-03-27 | Acuity Imaging, Llc | Data processing system for logically adjacent data samples such as image data in a machine vision system |
| GB9817421D0 (en) * | 1998-08-11 | 1998-10-07 | Danmere Limited | Interactive television control/operating system |
| JP2000125267A (ja) * | 1998-10-13 | 2000-04-28 | Sony Corp | 補間演算装置及び方法 |
| US6327000B1 (en) * | 1999-04-02 | 2001-12-04 | Teralogic, Inc. | Efficient image scaling for scan rate conversion |
| US6650704B1 (en) | 1999-10-25 | 2003-11-18 | Irvine Sensors Corporation | Method of producing a high quality, high resolution image from a sequence of low quality, low resolution images that are undersampled and subject to jitter |
| US20030043918A1 (en) | 1999-12-20 | 2003-03-06 | Jiang Hong H. | Method and apparatus for performing video image decoding |
| US6711301B1 (en) * | 2000-01-31 | 2004-03-23 | Intel Corporation | Block-oriented pixel filter |
| US7197194B1 (en) * | 2001-05-14 | 2007-03-27 | Lsi Logic Corporation | Video horizontal and vertical variable scaling filter |
| JP4232869B2 (ja) * | 2001-06-06 | 2009-03-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 変換ユニット及び装置並びに画像処理装置 |
| AU2002350949A1 (en) * | 2001-06-25 | 2003-01-08 | Redhawk Vision Inc. | Video event capture, storage and processing method and apparatus |
| CN1319372C (zh) * | 2002-08-14 | 2007-05-30 | 瑞昱半导体股份有限公司 | 一种数字图像取样的方法与装置 |
| US7355934B2 (en) | 2003-01-27 | 2008-04-08 | Lg Electronics Inc. | Optical disc of write once type, method, and apparatus for managing defect information on the optical disc |
| US7129987B1 (en) * | 2003-07-02 | 2006-10-31 | Raymond John Westwater | Method for converting the resolution and frame rate of video data using Discrete Cosine Transforms |
| KR100595254B1 (ko) * | 2004-01-17 | 2006-07-03 | 엘지전자 주식회사 | 좌표 변환 장치 및 방법 |
| GB2418092B (en) | 2004-09-09 | 2010-06-09 | Snell & Wilcox Ltd | Video processing |
| TWI416501B (zh) * | 2009-02-06 | 2013-11-21 | Primax Electronics Ltd | 決定影像區域之亮度臨界值的方法及相關裝置 |
| US8724928B2 (en) | 2009-08-31 | 2014-05-13 | Intellectual Ventures Fund 83 Llc | Using captured high and low resolution images |
| JP6020092B2 (ja) * | 2012-11-29 | 2016-11-02 | ソニー株式会社 | データ処理装置、データ処理方法、及び、プログラム |
| CN108255096B (zh) * | 2017-12-08 | 2020-10-20 | 中国航空工业集团公司成都飞机设计研究所 | 一种直接驱动阀式作动器的模型装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3867701A (en) | 1968-09-27 | 1975-02-18 | Us Air Force | Method of changing a phase difference in an input pulse to a pulse rate |
| GB1356414A (en) | 1971-09-09 | 1974-06-12 | Elliott Brothers London Ltd | Digitally operating graphic display system |
| DE2853540A1 (de) | 1978-12-12 | 1980-06-26 | Philips Patentverwaltung | Rechenelement nach dem dda-prinzip |
| JP2509563B2 (ja) * | 1986-03-28 | 1996-06-19 | 株式会社東芝 | イメ―ジサイズ変換回路 |
| JP2592810B2 (ja) * | 1986-09-30 | 1997-03-19 | 株式会社東芝 | サンプルレート変換回路 |
| JPH0682391B2 (ja) * | 1989-03-15 | 1994-10-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｎ画素をｍ画素に変換する装置 |
| DE3918866A1 (de) * | 1989-06-09 | 1990-12-13 | Blaupunkt Werke Gmbh | Anordnung zur umsetzung eines signals mit einer ersten abtastrate in ein signal mit einer zweiten abtastrate |
| JP2767933B2 (ja) * | 1989-11-14 | 1998-06-25 | ソニー株式会社 | 画素数変換回路 |
| JP2913797B2 (ja) * | 1990-08-10 | 1999-06-28 | ソニー株式会社 | 画像拡縮処理方法 |
| US5303321A (en) * | 1990-09-14 | 1994-04-12 | Hughes Aircraft Company | Integrated hardware generator for area fill, conics and vectors in a graphics rendering processor |
| US5268758A (en) * | 1990-09-26 | 1993-12-07 | Matsushita Electric Industrial Co., Ltd. | Horizontal line interpolation circuit and image pickup apparatus including it |
| JPH0561980A (ja) * | 1991-09-04 | 1993-03-12 | Nec Corp | 線分描画装置 |
| US5212659A (en) * | 1991-10-08 | 1993-05-18 | Crystal Semiconductor | Low precision finite impulse response filter for digital interpolation |
| US5274469A (en) * | 1991-12-23 | 1993-12-28 | Eastman Kodak Company | Sample rate converter circuit for image data |
| US5243433A (en) * | 1992-01-06 | 1993-09-07 | Eastman Kodak Company | Digital image interpolation system for zoom and pan effects |
| US5331346A (en) * | 1992-10-07 | 1994-07-19 | Panasonic Technologies, Inc. | Approximating sample rate conversion system |
| US5353056A (en) * | 1992-10-27 | 1994-10-04 | Panasonic Technologies, Inc. | System and method for modifying aberration and registration of images |
| JPH06169429A (ja) * | 1992-11-30 | 1994-06-14 | Mitsubishi Electric Corp | 画像データ変換回路 |
| JPH06266834A (ja) * | 1993-03-12 | 1994-09-22 | Japan Radio Co Ltd | 矩形画像の拡大縮小装置及び方法 |
| JP3661156B2 (ja) * | 1993-04-14 | 2005-06-15 | ノースショア ラボラトリーズ，インク． | ビデオ画像のサイズを再調整するのに好適な再サンプリング装置 |
| US5559905A (en) * | 1993-09-22 | 1996-09-24 | Genesis Microchip Inc. | Digital image resizing apparatus |
| JP2914140B2 (ja) | 1993-12-22 | 1999-06-28 | 日本電気株式会社 | テレビジョン受像装置 |
| US5574572A (en) * | 1994-09-07 | 1996-11-12 | Harris Corporation | Video scaling method and device |
| KR100316817B1 (ko) * | 1999-12-31 | 2001-12-24 | 대표이사 서승모 | 고정된 카메라에서의 팬/틸트 처리 장치 |
-
1996
- 1996-08-12 US US08/695,795 patent/US5835160A/en not_active Expired - Lifetime
- 1996-08-28 GB GB9617975A patent/GB2305325B/en not_active Expired - Lifetime
- 1996-09-11 KR KR1019960039261A patent/KR970017482A/ko not_active Ceased
- 1996-09-12 FR FR9611132A patent/FR2738651B1/fr not_active Expired - Fee Related
- 1996-09-13 JP JP8242734A patent/JPH09237335A/ja active Pending
- 1996-11-25 TW TW085114496A patent/TW316974B/zh not_active IP Right Cessation
-
1998
- 1998-10-01 US US09/165,036 patent/US6356315B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2305325A (en) | 1997-04-02 |
| TW316974B (en) | 1997-10-01 |
| FR2738651B1 (fr) | 2000-08-04 |
| GB2305325B (en) | 2000-02-16 |
| GB2305325A8 (en) | 1999-02-09 |
| US6356315B1 (en) | 2002-03-12 |
| FR2738651A1 (fr) | 1997-03-14 |
| US5835160A (en) | 1998-11-10 |
| GB9617975D0 (en) | 1996-10-09 |
| KR970017482A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09237335A (ja) | デジタル微分解析機を使用するサンプリングレート変換システム | |
| US6411333B1 (en) | Format conversion using patch-based filtering | |
| US6327000B1 (en) | Efficient image scaling for scan rate conversion | |
| US5832120A (en) | Universal MPEG decoder with scalable picture size | |
| US6456329B1 (en) | De-interlacing of video signals | |
| US6556193B1 (en) | De-interlacing video images using patch-based processing | |
| JPH08107568A (ja) | ビデオ画像のスケーリング方法及び装置 | |
| KR20030046421A (ko) | 이미지 처리 시스템 | |
| US6128539A (en) | Method and apparatus for forming image scaling filters | |
| US5483474A (en) | D-dimensional, fractional bandwidth signal processing apparatus | |
| US6724822B1 (en) | Efficient motion compensation apparatus for digital video format down-conversion using generalized orthogonal transformation | |
| EP1768421A2 (en) | Motion compensation for video format down-conversion by an arbitrary ratio | |
| KR100306687B1 (ko) | 필터링시스템및필터링방법 | |
| JP4686048B2 (ja) | 画素演算装置 | |
| JP3939772B2 (ja) | ディジタル画像処理装置 | |
| KR20030043665A (ko) | 디지털 샘플 주파수 컨버터 | |
| US6809777B2 (en) | Pixel calculating device | |
| JP4345350B2 (ja) | 画像サンプル数変換方法及び画像サンプル数変換装置 | |
| JPS61107808A (ja) | デイジタルフイルタ | |
| US6560286B1 (en) | Field frame motion design for digital video decoder | |
| JPS6337708A (ja) | 帯域制限補間フイルタ | |
| GB2273620A (en) | Sub-band filter systems | |
| JPH06105225A (ja) | 画像拡大装置 | |
| JP2002112111A (ja) | 映像信号処理回路 | |
| KR19990019399A (ko) | 화면 수직압축/신장 방법 및 그 장치 |