JPH09237794A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JPH09237794A JPH09237794A JP8106393A JP10639396A JPH09237794A JP H09237794 A JPH09237794 A JP H09237794A JP 8106393 A JP8106393 A JP 8106393A JP 10639396 A JP10639396 A JP 10639396A JP H09237794 A JPH09237794 A JP H09237794A
- Authority
- JP
- Japan
- Prior art keywords
- region
- epitaxial growth
- base
- type
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- -1 boron ions Chemical class 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ベース、コレクタ間容量を低減した高速バイ
ポーラトランジスタを提供する。 【解決手段】 Ｐ型半導体基板上に、Ｎ型エピタキシャ
ル成長層あるいはウエル領域を形成し、分離領域で囲ま
れた領域にＮ型コレクタ領域、Ｐ型ベース領域及びＮ型
エミッタ領域を備えたバイポーラトランジスタであっ
て、真性ベース領域直下に、ベース領域及びコレクタ領
域双方に接触する第一のＮ型半導体領域を備えたこと
と、コレクタ領域に接し、ベース領域及びエミッタ領域
を形成したエピタキシャル成長層あるいはウエル領域と
分離領域とを離間させる、第二のＮ型半導体領域を備え
る。
ポーラトランジスタを提供する。 【解決手段】 Ｐ型半導体基板上に、Ｎ型エピタキシャ
ル成長層あるいはウエル領域を形成し、分離領域で囲ま
れた領域にＮ型コレクタ領域、Ｐ型ベース領域及びＮ型
エミッタ領域を備えたバイポーラトランジスタであっ
て、真性ベース領域直下に、ベース領域及びコレクタ領
域双方に接触する第一のＮ型半導体領域を備えたこと
と、コレクタ領域に接し、ベース領域及びエミッタ領域
を形成したエピタキシャル成長層あるいはウエル領域と
分離領域とを離間させる、第二のＮ型半導体領域を備え
る。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタに関し、特に、カーク効果を抑止し、遮断周波数
特性を改善すると同時に、ベース、分離領域間の耐圧を
高めたバイポーラトランジスタに関する。
ジスタに関し、特に、カーク効果を抑止し、遮断周波数
特性を改善すると同時に、ベース、分離領域間の耐圧を
高めたバイポーラトランジスタに関する。
【０００２】
【従来の技術】バイポーラトランジスタの高速化を図る
とき、寄生容量の低減、遮断周波数の向上が重要とな
る。寄生容量の低減のためには、素子を微細化すること
が効果的であり、遮断周波数の向上のためには、エミッ
タ、ベースの接合を浅くし、エミッタ幅を短縮すること
が効果的である。これらを実現するため、ＳＳＴ（supe
rself-aligned technology）構造トランジスタ等が提案
されている。
とき、寄生容量の低減、遮断周波数の向上が重要とな
る。寄生容量の低減のためには、素子を微細化すること
が効果的であり、遮断周波数の向上のためには、エミッ
タ、ベースの接合を浅くし、エミッタ幅を短縮すること
が効果的である。これらを実現するため、ＳＳＴ（supe
rself-aligned technology）構造トランジスタ等が提案
されている。
【０００３】しかし、これらセルフアラインメント技術
を用いたプロセスにより形成した素子は、特性がばらつ
いたり、製造工程が複雑になるという問題点があった。
を用いたプロセスにより形成した素子は、特性がばらつ
いたり、製造工程が複雑になるという問題点があった。
【０００４】一方、セルフアラインメント技術を用いな
い製造工程の比較的簡単な従来のプロセスにより高速バ
イポーラトランジスタを形成する場合、コレクタ、ベー
ス間容量を低減させるため、図７に示す構造のバイポー
ラトランジスタが提案されている。
い製造工程の比較的簡単な従来のプロセスにより高速バ
イポーラトランジスタを形成する場合、コレクタ、ベー
ス間容量を低減させるため、図７に示す構造のバイポー
ラトランジスタが提案されている。
【０００５】図７に示すように、真性ベース領域２５の
直下に、不純物濃度の低いＮ型エピタキシャル成長層２
６を介して不純物濃度の高いＮ型不純物拡散領域２７を
形成している。真性ベース領域２５の直下に不純物濃度
の高いＮ型不純物拡散領域２７を設けることで、コレク
タ抵抗を低減し、バイポーラトランジスタの特性改善を
図るとともに、外部ベース領域２８の直下には、Ｎ型不
純物拡散領域２７を設けず、ベース２５、２８とコレク
タ２９との間の寄生容量の低減を図るものである。
直下に、不純物濃度の低いＮ型エピタキシャル成長層２
６を介して不純物濃度の高いＮ型不純物拡散領域２７を
形成している。真性ベース領域２５の直下に不純物濃度
の高いＮ型不純物拡散領域２７を設けることで、コレク
タ抵抗を低減し、バイポーラトランジスタの特性改善を
図るとともに、外部ベース領域２８の直下には、Ｎ型不
純物拡散領域２７を設けず、ベース２５、２８とコレク
タ２９との間の寄生容量の低減を図るものである。
【０００６】しかし、実際にバイポーラトランジスタを
形成する際には、ベース２５、２８と分離領域３０との
間の耐圧の確保とコレクタ抵抗の低減のため、エピタキ
シャル成長層２６の不純物濃度を比較的高く設定し、そ
の比抵抗は１Ω・ｃｍ以下程度に設定している。この種
のバイポーラトランジスタをエピタキシャル成長層の代
わりにＮ型ウエル領域に形成する場合も同様に、その比
抵抗は、１Ω・ｃｍ以下程度に設定されている。そのた
め、ベース、コレクタ間容量が低減されず、高速化に限
界があった。
形成する際には、ベース２５、２８と分離領域３０との
間の耐圧の確保とコレクタ抵抗の低減のため、エピタキ
シャル成長層２６の不純物濃度を比較的高く設定し、そ
の比抵抗は１Ω・ｃｍ以下程度に設定している。この種
のバイポーラトランジスタをエピタキシャル成長層の代
わりにＮ型ウエル領域に形成する場合も同様に、その比
抵抗は、１Ω・ｃｍ以下程度に設定されている。そのた
め、ベース、コレクタ間容量が低減されず、高速化に限
界があった。
【０００７】
【発明が解決しようとする課題】このように製造工程が
比較的簡単な従来の高速バイポーラトランジスタでは、
エピタキシャル成長層あるいはウエル領域の比抵抗を小
さく設定する必要があるため、ベース、コレクタ間容量
の低減が図れず、高速化に限界があった。本発明は上記
問題点を解消するため、ベース、コレクタ間容量を低減
した高速バイポーラトランジスタを提供することを目的
とする。
比較的簡単な従来の高速バイポーラトランジスタでは、
エピタキシャル成長層あるいはウエル領域の比抵抗を小
さく設定する必要があるため、ベース、コレクタ間容量
の低減が図れず、高速化に限界があった。本発明は上記
問題点を解消するため、ベース、コレクタ間容量を低減
した高速バイポーラトランジスタを提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため、一導電型の半導体基板上に、逆導電型のエピ
タキシャル成長層あるいは逆導電型のウエル領域が形成
され、一導電型の分離領域で囲まれた前記エピタキシャ
ル成長層あるいはウエル領域の所定の位置に、逆導電型
のコレクタ領域、一導電型のベース領域及び逆導電型の
エミッタ領域とを備えたバイポーラトランジスタにおい
て、前記ベース領域の直下に、該ベース領域及び前記コ
レクタ領域に接する前記エピタキシャル成長層あるいは
ウエル領域より不純物濃度の高い逆導電型の第一の半導
体領域を備えたことと、前記コレクタ領域とともに、前
記ベース領域及び前記エミッタ領域を含むエピタキシャ
ル成長層あるいはウエル領域を分離領域と離間させる、
前記エピタキシャル成長層あるいはウエル領域より不純
物濃度の高い逆導電型の第二の半導体領域を備えたこと
を特徴とするものである。
するため、一導電型の半導体基板上に、逆導電型のエピ
タキシャル成長層あるいは逆導電型のウエル領域が形成
され、一導電型の分離領域で囲まれた前記エピタキシャ
ル成長層あるいはウエル領域の所定の位置に、逆導電型
のコレクタ領域、一導電型のベース領域及び逆導電型の
エミッタ領域とを備えたバイポーラトランジスタにおい
て、前記ベース領域の直下に、該ベース領域及び前記コ
レクタ領域に接する前記エピタキシャル成長層あるいは
ウエル領域より不純物濃度の高い逆導電型の第一の半導
体領域を備えたことと、前記コレクタ領域とともに、前
記ベース領域及び前記エミッタ領域を含むエピタキシャ
ル成長層あるいはウエル領域を分離領域と離間させる、
前記エピタキシャル成長層あるいはウエル領域より不純
物濃度の高い逆導電型の第二の半導体領域を備えたこと
を特徴とするものである。
【０００９】特に、前記逆導電型のエピタキシャル成長
層あるいはウエル領域は、不純物濃度が１×１０15／ｃ
ｍ3を越えないように、好ましくは１×１０14／ｃｍ3を
越えないようにする。
層あるいはウエル領域は、不純物濃度が１×１０15／ｃ
ｍ3を越えないように、好ましくは１×１０14／ｃｍ3を
越えないようにする。
【００１０】
【作用】バイポーラトランジスタを形成するエピタキシ
ャル成長層あるいはウエル領域の不純物濃度を低くする
ことによって、ベース、コレクタ間容量を低減する。エ
ピタキシャル成長層あるいはウエル領域の不純物濃度の
低下に伴うコレクタ抵抗の増加は、ベース領域直下に、
不純物濃度の高い第一の半導体領域をベース領域とコレ
クタ領域に接触させて形成することにより、低減を図
る。また、ベース領域と分離領域との間に、不純物濃度
の高い第二の半導体領域を形成することにより、ベー
ス、分離領域間の耐圧を確保する。
ャル成長層あるいはウエル領域の不純物濃度を低くする
ことによって、ベース、コレクタ間容量を低減する。エ
ピタキシャル成長層あるいはウエル領域の不純物濃度の
低下に伴うコレクタ抵抗の増加は、ベース領域直下に、
不純物濃度の高い第一の半導体領域をベース領域とコレ
クタ領域に接触させて形成することにより、低減を図
る。また、ベース領域と分離領域との間に、不純物濃度
の高い第二の半導体領域を形成することにより、ベー
ス、分離領域間の耐圧を確保する。
【００１１】特に、エピタキシャル成長層あるいはウエ
ル領域の不純物濃度を１×１０14／ｃｍ3を越えない構
成にすることで、ベース、コレクタ間容量が大幅に低減
し、素子特性の改善が期待される。
ル領域の不純物濃度を１×１０14／ｃｍ3を越えない構
成にすることで、ベース、コレクタ間容量が大幅に低減
し、素子特性の改善が期待される。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、ＮＰＮトランジスタをＮ型エピタキシャル成長層内
に形成する場合を例に取り、製造方法とともに説明す
る。Ｐ型半導体基板１に砒素をイオン注入し、コレクタ
領域の一部を形成するＮ型埋込層２を形成し、同様にボ
ロンをイオン注入し、分離領域の一部を構成するＰ型埋
込層３を形成する。その後、Ｎ型埋込層２のエミッタ形
成予定領域と、Ｎ型埋込層２と分離領域３との間の一部
に、Ｎ型埋込層２を囲むように、それぞれＮ型埋込層
４、５を形成するため、リンをイオン注入する。気相成
長法により比抵抗１０Ω・ｃｍ以上で、厚さが２ミクロ
ンのエピタキシャル成長層６を成長させる（図１）。こ
のエピタキシャル成長層６の不純物濃度は、１×１０15
／ｃｍ3を越えないように設定し、好ましくは１×１０1
4／ｃｍ3を越えないようにする。
て、ＮＰＮトランジスタをＮ型エピタキシャル成長層内
に形成する場合を例に取り、製造方法とともに説明す
る。Ｐ型半導体基板１に砒素をイオン注入し、コレクタ
領域の一部を形成するＮ型埋込層２を形成し、同様にボ
ロンをイオン注入し、分離領域の一部を構成するＰ型埋
込層３を形成する。その後、Ｎ型埋込層２のエミッタ形
成予定領域と、Ｎ型埋込層２と分離領域３との間の一部
に、Ｎ型埋込層２を囲むように、それぞれＮ型埋込層
４、５を形成するため、リンをイオン注入する。気相成
長法により比抵抗１０Ω・ｃｍ以上で、厚さが２ミクロ
ンのエピタキシャル成長層６を成長させる（図１）。こ
のエピタキシャル成長層６の不純物濃度は、１×１０15
／ｃｍ3を越えないように設定し、好ましくは１×１０1
4／ｃｍ3を越えないようにする。
【００１３】エピタキシャル成長層６表面に、２００オ
ングストロームの酸化膜７と１０００オングストローム
の窒化膜８を形成し、その後、能動領域を除いて、窒化
膜８をエッチング除去し、酸化膜７の一部を露出させ
る。分離領域を形成するため、ホトレジスト９をパター
ニングし、先に形成したＰ型埋込層３上に、酸化膜７を
通してボロンイオンを注入エネルギー８０ＫｅＶ、ドー
ズ量３×１０13ｃｍ-2の条件で注入し（図２）、ホトレ
ジスト９を除去した後、９００℃、１０分間熱処理を行
い、Ｐ型拡散領域１０を形成する。
ングストロームの酸化膜７と１０００オングストローム
の窒化膜８を形成し、その後、能動領域を除いて、窒化
膜８をエッチング除去し、酸化膜７の一部を露出させ
る。分離領域を形成するため、ホトレジスト９をパター
ニングし、先に形成したＰ型埋込層３上に、酸化膜７を
通してボロンイオンを注入エネルギー８０ＫｅＶ、ドー
ズ量３×１０13ｃｍ-2の条件で注入し（図２）、ホトレ
ジスト９を除去した後、９００℃、１０分間熱処理を行
い、Ｐ型拡散領域１０を形成する。
【００１４】ホトレジスト１１を再度パターニングし、
先に形成したＮ型埋込層４、５上に開口を形成する。ホ
トレジスト１１をマスクにして、リンイオンを注入エネ
ルギー４００ＫｅＶ、ドーズ量１．５×１０12ｃｍ-2の
条件で注入し、Ｎ型拡散領域１２、１３を形成する（図
３）。ここで、Ｎ型拡散領域１２及び１３の形成は、同
時に同一条件で行うことで、工程が短縮できるという利
点があるが、一方のみが開口するホトレジストパターン
を形成し、それぞれ別個の条件でイオン注入を行っても
かまわない。
先に形成したＮ型埋込層４、５上に開口を形成する。ホ
トレジスト１１をマスクにして、リンイオンを注入エネ
ルギー４００ＫｅＶ、ドーズ量１．５×１０12ｃｍ-2の
条件で注入し、Ｎ型拡散領域１２、１３を形成する（図
３）。ここで、Ｎ型拡散領域１２及び１３の形成は、同
時に同一条件で行うことで、工程が短縮できるという利
点があるが、一方のみが開口するホトレジストパターン
を形成し、それぞれ別個の条件でイオン注入を行っても
かまわない。
【００１５】ホトレジスト１１を除去し、熱酸化を行
い、６５００オングストロームのフィールド酸化膜１４
を形成する。窒化膜８及び酸化膜７をエッチング除去
し、エピタキシャル成長層６を露出させる。その後、ホ
トレジストをマスクとして、リンイオンを注入エネルギ
ー８０ＫｅＶ、ドーズ量１×１０15ｃｍ-2の条件で注入
し、１１５０℃、４０分間の熱処理を行い、先に形成し
たＮ型埋込層２と接続するコレクタウォール１５を形成
する。フィールド酸化膜１４及びコレクタウォール１５
を形成する際の熱処理によって、不純物が拡散し、Ｐ型
埋込層３及びＰ型拡散層１０が接触し、分離領域１６が
形成される。同様に、エミッタ形成予定領域直下のＮ型
埋込層４及びＮ型拡散領域１２が接触し、第一のＮ型半
導体領域１７が形成される。更に、Ｎ型埋込層５及びＮ
型拡散領域１３が接触し、第二のＮ型半導体領域１８が
形成される。この第二のＮ型半導体領域１８は、コレク
タウォール１５及びＮ型埋込層２に接触し、エミッタ、
ベースが形成される領域のエピタキシャル成長層６を取
り囲み、このエピタキシャル成長層６と分離領域１６と
を離間させる（図４）。尚、第二のＮ型拡散領域１３
は、必ずしもＮ型埋込層２に接触させる必要はない。
い、６５００オングストロームのフィールド酸化膜１４
を形成する。窒化膜８及び酸化膜７をエッチング除去
し、エピタキシャル成長層６を露出させる。その後、ホ
トレジストをマスクとして、リンイオンを注入エネルギ
ー８０ＫｅＶ、ドーズ量１×１０15ｃｍ-2の条件で注入
し、１１５０℃、４０分間の熱処理を行い、先に形成し
たＮ型埋込層２と接続するコレクタウォール１５を形成
する。フィールド酸化膜１４及びコレクタウォール１５
を形成する際の熱処理によって、不純物が拡散し、Ｐ型
埋込層３及びＰ型拡散層１０が接触し、分離領域１６が
形成される。同様に、エミッタ形成予定領域直下のＮ型
埋込層４及びＮ型拡散領域１２が接触し、第一のＮ型半
導体領域１７が形成される。更に、Ｎ型埋込層５及びＮ
型拡散領域１３が接触し、第二のＮ型半導体領域１８が
形成される。この第二のＮ型半導体領域１８は、コレク
タウォール１５及びＮ型埋込層２に接触し、エミッタ、
ベースが形成される領域のエピタキシャル成長層６を取
り囲み、このエピタキシャル成長層６と分離領域１６と
を離間させる（図４）。尚、第二のＮ型拡散領域１３
は、必ずしもＮ型埋込層２に接触させる必要はない。
【００１６】露出するエピタキシャル成長層６表面に４
００オングストロームの酸化膜１９を形成し、ボロンイ
オンを注入エネルギー５０ＫｅＶ、ドーズ量５×１０13
ｃｍ-2の条件で注入し、ベース領域２０を形成し、その
後、ホトレジストをマスクとしてボロンイオンを注入エ
ネルギー３０ＫｅＶ、ドーズ量２×１０15ｃｍ-2の条件
で注入し、ベース領域２０より不純物濃度の高いベース
コンタクト領域２１を形成する（図５）。
００オングストロームの酸化膜１９を形成し、ボロンイ
オンを注入エネルギー５０ＫｅＶ、ドーズ量５×１０13
ｃｍ-2の条件で注入し、ベース領域２０を形成し、その
後、ホトレジストをマスクとしてボロンイオンを注入エ
ネルギー３０ＫｅＶ、ドーズ量２×１０15ｃｍ-2の条件
で注入し、ベース領域２０より不純物濃度の高いベース
コンタクト領域２１を形成する（図５）。
【００１７】以下、通常のバイポーラトランジスタの製
造方法に従い、第一の半導体領域１７上のベース領域２
０中にエミッタ領域２２を形成し、絶縁膜２３を介して
ベース、エミッタ、コレクタ領域にそれぞれ接続する引
き出し用電極２４を形成し、バイポーラトランジスタを
形成する。
造方法に従い、第一の半導体領域１７上のベース領域２
０中にエミッタ領域２２を形成し、絶縁膜２３を介して
ベース、エミッタ、コレクタ領域にそれぞれ接続する引
き出し用電極２４を形成し、バイポーラトランジスタを
形成する。
【００１８】このように形成したバイポーラトランジス
タは、エミッタ領域直下の真性ベース領域に、エピタキ
シャル成長層６より不純物濃度の高い第一のＮ型半導体
領域１７が直接接触して形成されるため、コレクタ抵抗
が低減される。同時に、真性ベース領域以外の部分は、
不純物濃度を１×１０15／ｃｍ3を越えないように構成
し、比抵抗が１０Ω・ｃｍ以上のエピタキシャル成長層
をはさんでコレクタ領域を形成するＮ型埋込層と対置す
るため、従来に比べて、ベース、コレクタ間容量が低減
される。特に、エピタキシャル成長層の不純物濃度を１
×１０14／ｃｍ3程度に設定すると、ベース、コレクタ
間容量を、従来構造のバイポーラトランジスタに比べ
て、１／３程度まで低減させることができる。
タは、エミッタ領域直下の真性ベース領域に、エピタキ
シャル成長層６より不純物濃度の高い第一のＮ型半導体
領域１７が直接接触して形成されるため、コレクタ抵抗
が低減される。同時に、真性ベース領域以外の部分は、
不純物濃度を１×１０15／ｃｍ3を越えないように構成
し、比抵抗が１０Ω・ｃｍ以上のエピタキシャル成長層
をはさんでコレクタ領域を形成するＮ型埋込層と対置す
るため、従来に比べて、ベース、コレクタ間容量が低減
される。特に、エピタキシャル成長層の不純物濃度を１
×１０14／ｃｍ3程度に設定すると、ベース、コレクタ
間容量を、従来構造のバイポーラトランジスタに比べ
て、１／３程度まで低減させることができる。
【００１９】エピタキシャル成長層の不純物濃度を小さ
くし、比抵抗を高くすることによって、ベース、分離領
域間の耐圧が低下する問題が発生するが、本発明では、
ベース、分離領域間は、不純物濃度の高い第二のＮ型半
導体領域１８及びコレクタ領域２、１５によって分離さ
れ、耐圧の低下を防止することができる。
くし、比抵抗を高くすることによって、ベース、分離領
域間の耐圧が低下する問題が発生するが、本発明では、
ベース、分離領域間は、不純物濃度の高い第二のＮ型半
導体領域１８及びコレクタ領域２、１５によって分離さ
れ、耐圧の低下を防止することができる。
【００２０】また真性ベース領域は、高濃度の第一のＮ
型半導体領域と接触するため、コレクタ電流が増加して
も、実効的なベース幅が変化することはなく、カーク効
果を効果的に抑えることができ、カットオフ周波数の減
少を抑えることができる。
型半導体領域と接触するため、コレクタ電流が増加して
も、実効的なベース幅が変化することはなく、カーク効
果を効果的に抑えることができ、カットオフ周波数の減
少を抑えることができる。
【００２１】更に、Ｐ型の真性ベース領域と第一のＮ型
半導体領域が接触する構造とすることで、その接合面の
不純物濃度のプロファイルは急峻となり、ベース厚さを
薄く構成することができ、カットオフ周波数を向上させ
ることができ、バイポーラトランジスタの高速化に有利
となる。
半導体領域が接触する構造とすることで、その接合面の
不純物濃度のプロファイルは急峻となり、ベース厚さを
薄く構成することができ、カットオフ周波数を向上させ
ることができ、バイポーラトランジスタの高速化に有利
となる。
【００２２】以上、ＮＰＮバイポーラトランジスタをＮ
型エピタキシャル成長層内に形成する場合について説明
を行ったが、これに限定されることはなく、例えば、Ｐ
型基板中にイオン注入法により形成した、Ｎ型ウエル領
域中に本発明のバイポーラトランジスタを形成しても良
い。この場合、Ｎウエル領域の不純物濃度は、１×１０
15／ｃｍ3を越えないように構成する必要があり、１×
１０14／ｃｍ3を越えないように構成するするのが好ま
しい。
型エピタキシャル成長層内に形成する場合について説明
を行ったが、これに限定されることはなく、例えば、Ｐ
型基板中にイオン注入法により形成した、Ｎ型ウエル領
域中に本発明のバイポーラトランジスタを形成しても良
い。この場合、Ｎウエル領域の不純物濃度は、１×１０
15／ｃｍ3を越えないように構成する必要があり、１×
１０14／ｃｍ3を越えないように構成するするのが好ま
しい。
【００２３】
【発明の効果】以上説明したように本発明によれば、外
部ベース領域の直下には、不純物濃度の低いエピタキシ
ャル成長層をはさんで高濃度のコレクタ領域を形成して
いるため、従来に比べて、ベース、コレクタ間容量を低
減することができると同時に、第一のＮ型半導体層によ
り、コレクタ抵抗の低減を図ることができる。また、第
二のＮ型半導体層によりベース、分離領域間の耐圧の低
下を防止することができる。
部ベース領域の直下には、不純物濃度の低いエピタキシ
ャル成長層をはさんで高濃度のコレクタ領域を形成して
いるため、従来に比べて、ベース、コレクタ間容量を低
減することができると同時に、第一のＮ型半導体層によ
り、コレクタ抵抗の低減を図ることができる。また、第
二のＮ型半導体層によりベース、分離領域間の耐圧の低
下を防止することができる。
【００２４】また、真性ベース領域直下には、不純物濃
度の高い第一のＮ型半導体領域を形成しているため、カ
ーク効果の抑制や浅い接合の形成により、カットオフ周
波数を向上させることができる。
度の高い第一のＮ型半導体領域を形成しているため、カ
ーク効果の抑制や浅い接合の形成により、カットオフ周
波数を向上させることができる。
【００２５】このように本発明のバイポーラトランジス
タによれば、寄生素子の低減、カットオフ周波数の向上
により、高速化を実現することができた。
タによれば、寄生素子の低減、カットオフ周波数の向上
により、高速化を実現することができた。
【図１】本発明のバイポーラトランジスタの製造方法を
説明する断面図である。
説明する断面図である。
【図２】本発明のバイポーラトランジスタの製造方法を
説明する断面図である。
説明する断面図である。
【図３】本発明のバイポーラトランジスタの製造方法を
説明する断面図である。
説明する断面図である。
【図４】本発明のバイポーラトランジスタの製造方法を
説明する断面図である。
説明する断面図である。
【図５】本発明のバイポーラトランジスタに製造方法を
説明する断面図である。
説明する断面図である。
【図６】本発明のバイポーラトランジスタの製造方法を
説明する断面図である。
説明する断面図である。
【図７】従来のこの種のバイポーラトランジスタの構造
を説明する断面図である。
を説明する断面図である。
１ Ｐ型半導体基板 ２ Ｎ型埋込層 ３ Ｐ型埋込層 ４ Ｎ型埋込層 ５ Ｎ型埋込層 ６ エピタキシャル成長層 ７ 酸化膜 ８ 窒化膜 ９ ホトレジスト １０ Ｐ型拡散領域 １１ ホトレジスト １２ Ｎ型拡散領域 １３ Ｎ型拡散領域 １４ フィールド酸化膜 １５ コレクタウォール １６ 分離領域 １７ 第一のＮ型半導体領域 １８ 第二のＮ型半導体領域 １９ 酸化膜 ２０ ベース領域 ２１ 外部ベース領域 ２２ エミッタ領域 ２３ 絶縁膜 ２４ 引き出し用電極 ２５ 真性ベース領域 ２６ エピタキシャル成長層 ２７ Ｎ型埋込層 ２８ 外部ベース領域 ２９ コレクタ領域 ３０ 分離領域
Claims (2)
- 【請求項１】 一導電型の半導体基板上に、逆導電型の
エピタキシャル成長層あるいは逆導電型のウエル領域が
形成され、一導電型の分離領域で囲まれた前記エピタキ
シャル成長層あるいはウエル領域の所定の位置に、逆導
電型のコレクタ領域、一導電型のベース領域及び逆導電
型のエミッタ領域とを備えたバイポーラトランジスタに
おいて、 前記ベース領域の直下に、該ベース領域及び前記コレク
タ領域に接する前記エピタキシャル成長層あるいはウエ
ル領域より不純物濃度の高い逆導電型の第一の半導体領
域を備えたことと、 前記コレクタ領域とともに、前記ベース領域及び前記エ
ミッタ領域を含むエピタキシャル成長層あるいはウエル
領域を分離領域と離間させる、前記エピタキシャル成長
層あるいはウエル領域より不純物濃度の高い逆導電型の
第二の半導体領域を備えたことを特徴とするバイポーラ
トランジスタ。 - 【請求項２】 請求項１記載のバイポーラトランジスタ
において、前記逆導電型のエピタキシャル成長層あるい
はウエル領域は、不純物濃度が１×１０14／ｃｍ3を越
えないことを特徴とするバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8106393A JPH09237794A (ja) | 1996-02-29 | 1996-02-29 | バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8106393A JPH09237794A (ja) | 1996-02-29 | 1996-02-29 | バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09237794A true JPH09237794A (ja) | 1997-09-09 |
Family
ID=14432457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8106393A Pending JPH09237794A (ja) | 1996-02-29 | 1996-02-29 | バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09237794A (ja) |
-
1996
- 1996-02-29 JP JP8106393A patent/JPH09237794A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58210678A (ja) | パワ−ｍｏｓｆｅｔ構成体及びその製造方法 | |
| US6724066B2 (en) | High breakdown voltage transistor and method | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| JP3258123B2 (ja) | 半導体装置 | |
| US5194926A (en) | Semiconductor device having an inverse-T bipolar transistor | |
| JPS62155552A (ja) | バイポ−ラ・トランジスタとｃｍｏｓトランジスタの同時製造方法 | |
| US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| JPH0557741B2 (ja) | ||
| US5747374A (en) | Methods of fabricating bipolar transistors having separately formed intrinsic base and link-up regions | |
| JPH09237794A (ja) | バイポーラトランジスタ | |
| JPH01246874A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JP4534267B2 (ja) | 半導体装置の製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| KR100188093B1 (ko) | 고속 바이 시 모스 트랜지스터 및 그 제조 방법 | |
| JPH0897231A (ja) | 半導体装置の製造方法 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JP5017744B2 (ja) | 半導体装置の製造方法 | |
| JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JPH0590284A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05102171A (ja) | 半導体装置およびその製造方法 | |
| JPS616853A (ja) | 半導体装置の製造方法 | |
| JPH0722433A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |