JPH09252172A

JPH09252172A - セラミック配線板の形成方法

Info

Publication number: JPH09252172A
Application number: JP8737396A
Authority: JP
Inventors: Toshitaka Hayakawa; 俊高早川; Shinobu Yoshida; 忍吉田; Hitoshi Nagura; 等名倉
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 1996-03-14
Filing date: 1996-03-14
Publication date: 1997-09-22
Anticipated expiration: 2016-03-14
Also published as: JP3704196B2

Abstract

(57)【要約】陽極酸化膜を所定膜厚に形成し得ると共に、キャスタレ
ーションによる固定を強固に行い得るセラミック配線板
の形成方法を提供する。【解決手段】キャスタレーション孔１４の周囲のメッ
キ用の下地層２０、２２を予め除去しておき、コンデン
サを形成する導電膜２８をメッキ用の下地層２０、２２
を介し電流を流してメッキする際に、キャスタレーショ
ン孔１４内にメッキが残らないようにする。このため、
キャスタレーション１２を半田付けすることにより、セ
ラミック配線板１０を配線基板１８０に強固に固定する
ことができる。また、キャスタレーション孔１４の周囲
のメッキ用の下地層２０、２２を除去してあるため、誘
電膜３２ａを化成形成する際に、該キャスタレーション
孔１４をマスキングする必要がなくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、セラミック配線板
の形成方法に関し、特に、基板上に陽極化成処理により
誘電体層を形成したセラミック配線板の形成方法に関す
るものである。

【０００２】

【従来の技術】図７に示すように、情報通信分野で使用
されるアンプ等のモジュール基板１１０には、半円柱状
のキャスタレーション１１２を介して半田１１６により
基板１８０上に固定されるものがある。このモジュール
基板１１０は、図８に示すようにキャスタレーションを
構成するためのキャスタレーション用貫通孔１４の穿設
された多数個取り用のセラミック基板９０上に抵抗、イ
ンダクタンス、コンデンサ等を形成した後に、図中に二
点鎖線で示す切断線Ｃにて、キャスタレーション用貫通
孔１４に沿って切断することにより製造されている。

【０００３】このセラミック基板９０にコンデンサ等を
形成する際には、例えば、Ｔａ膜層を形成しておき、こ
れを陽極酸化法または陽極化成処理により酸化して酸化
タンタル（ＴａＯ，Ｔａ₂０₅）膜を形成することによ
り、コンデンサの誘電体層を設けている。

【０００４】この陽極酸化法による誘電体層の形成につ
いて図９を参照して説明する。図９は、誘電体層の形成
の各工程を示している。先ず、図９（Ａ）に示すように
セラミック基板９０の表面（図中上側）に、メッキ下地
層となるＴｉ層１２０及びＣｕ層１２２をスパッタリン
グにより形成する。次に、図９（Ｂ）に示すようにセラ
ミック基板９０にレジスト１２４を塗布した後、露光現
像して所望パターンの開口部１２４Ａを設ける。その
後、該開口部１２４Ａへメッキ用下地層（Ｔｉ層）１２
０及び（Ｃｕ層）１２２を介して電流を流し、Ｃｕをメ
ッキした後にＮｉをメッキすることにより、図９（Ｃ）
に示すようにコンデンサの下部電極となるＣｕ−Ｎｉメ
ッキ１２８層を形成する。そして、図９（Ｄ）に示すよ
うに、レジスト１２４を除去した後、Ｃｕスパッタ層１
２２を除去し、Ｔｉスパッタ層１２０のみを残す。

【０００５】引き続き、図９（Ｅ）に示すように、Ｃｕ
−Ｎｉメッキ層１２８の上に、Ｔａスパッタ層１３２を
形成する。その後、図９（Ｆ）に示すようにレジスト層
１３６を塗布・現像してＴａスパッタ層１３２の上に開
口部１３６Ａを形成する。そして、図９（Ｇ）に示すよ
うに、キャスタレーション用貫通孔１４や、図示しない
セラミック基板９０の端部にマスキング１７２を施し、
セラミック基板９０の裏面にシール１７４を貼る。

【０００６】この後、クエン酸０．０１％程度の化成処
理液中にセラミック基板９０を浸漬し、Ｔａ層１３２側
がプラスとなるように、電位をＴｉスパッタ層１２０を
介して印加し、マスキング１３６の開口部１３６Ａから
露出しているＴａ層１３２を陽極化成処理して、所望の
厚みだけ酸化タンタル層に変化させる（図示しない）。
この後、該酸化タンタル層上にＴｉ−Ｃｕ層をスパッタ
リングにより設け、次いでこの上にＣｕ−Ｎｉ−Ａｕメ
ッキ層を設け（図示しない）、更に、基盤表面に残るＴ
ｉ層をエッチングすることで、薄膜キャパシタ（コンデ
ンサ）を完成する。

【０００７】ここで、基板上に陽極酸化法により誘電体
層を形成する際に、該誘電体層となる部分以外に金属部
が露出していると、この部分に電流が流れ、誘電体層の
膜厚を薄くなる等の不都合を生じるため、図９（Ｆ）を
参照し上述したようにマスキング１３６を施してこれを
防止していた。また、キャスタレーション用貫通孔１４
にもマスキング１７２を配設することにより、漏れ電流
を防いでいた。

【０００８】

【発明が解決しようとする課題】しかしながら、キャス
タレーション用貫通孔１４に注意深くマスキングを施し
たとしても、キャスタレーション用貫通孔１４とマスキ
ング１７２との境界部には絶縁の十分に取れていない、
即ち、絶縁耐力の低い部分が残る。ここで、化成処理に
おいて、数１００Ｖの電圧が印加された際に、該絶縁の
十分に取れていない部分において、絶縁破壊が発生し、
漏れ電流が流れる場合がある。更に、マスキングが不十
分な場合や、剥がれ等がある場合には大きな漏れ電流が
流れる。また、各キャスタレーション用貫通孔１４にマ
スキングを注意深く施す作業には、手間がかかり、ま
た、陽極化成処理後にこのマスキングを除去するのにも
時間がかかっていた。

【０００９】更に，このように漏れ電流（電流リーク）
が生じた場合には、酸化タンタルの誘電体層（陽極酸化
層）の厚み等の精度が不安定になり、所望の静電容量が
得られなかったり、また、誘電体層の厚みが薄い場合に
は、コンデンサに絶縁破壊が生じることがあった。

【００１０】即ち、化成処理においては、陽極酸化層の
厚みを測定しながら電流を流している訳ではなく、一般
に所定の厚みが得られるように電圧−電流を予め設定さ
れたプロファイルに従い印加しているからである。従っ
て、陽極酸化層に流すはずの電流の一部が、他の不要部
分を経由して漏れてしまうと、目標の電流量を流した時
点で処理を打ち切るために、陽極酸化層の厚みが薄い時
点で処理が終了することとなる。更に、漏れ電流が大き
い場合には、電源装置の容量によっては、所望の値の電
圧を印加できないこともある。

【００１１】陽極酸化層は、化成によって酸化膜が形成
されるため、電源側から見ると、化成処理が進むに従い
抵抗値が高くなる性質を有する。一方、不要部分、例え
ば、Ｃｕ−Ｎｉメッキの露出部分は、化成処理によって
酸化されないため、抵抗値は一定して低いままである。
従って、処理開始当初は、あまり大きくない漏れ電流
も、化成処理の進行と共に、不要部分の抵抗値が相対的
に低くなるため大きな値となってしまう。即ち、上述し
たように電圧−電流のプロファイルによって、正確に陽
極酸化層の厚さを制御するためには、漏れ電流がないよ
うにしなければならなかった。

【００１２】この課題を解決する方法の１つとして、特
開昭４９−８６８６２号公報に、化成処理を行う際の漏
れ電流の防止方法が提案されている。この公報の実施例
中には、シリコン等の基板の全面にＴａをスパッタリン
グし、漏れ電流の生じ易い基板周縁部のＴａをスパッタ
層を除去した後、レジストを塗布して化成処理を行う方
法が開示されている。

【００１３】しかしながら、表面の粗いセラミック基板
を用いる場合には、Ｔａ層の下層にメッキにより導電層
を設けることが必要となるため、上記方法をそのまま適
用できなかった。即ち、上記特開昭４９−８６８６２号
公報のように、表面の滑らかなシリコン基板上にコンデ
ンサを配設する際には、誘電体層を形成するためのＴａ
層を該シリコン基板上に直接配設することができるが、
表面の粗いセラミック基板にＴａ層を直接配設した場合
には、誘電体層にも凹凸ができるため、該誘電体層が上
下の電極層との間で絶縁を保つことができなくなる。こ
のため、図９（Ｃ）、図９（Ｄ）を参照して上述したよ
うに、Ｔａ層の下側に比較的厚みが厚く、且つ、上面が
フラットになるように、メッキによってＣｕ−Ｎｉ層１
２８を形成することが必須となる。

【００１４】このメッキによってＴａ層の下層の導電層
を形成する際に、セラミック配線板固有の問題が発生す
る。即ち、図９（Ａ）に示すようにセラミック基板９０
の全面に、メッキ下地層となるＴｉ層１２０及びＣｕ層
１２２をスパッタリングにより形成した際には、図中に
示すようにキャスタレーション用貫通孔１４内にもまわ
りこむように、端部Ｔｉ層１２０ａ及びＣｕ層１２２ａ
が形成される。ここで、図９（Ｃ）に示すよう必要部分
にレジスト１２４を形成した後に、Ｔａ層の下層の下部
電極層（Ｃｕ−Ｎｉ層）１２８をメッキにより形成する
際に、該キャスタレーション用貫通孔１４内に回り込ん
だ部分には、レジスト１２４が塗布されないため、該レ
ジスト１２４から露出し、端部Ｔｉ層１２０ａ及びＣｕ
層１２２ａにメッキ１７６が形成される。ここで、Ｃｕ
−Ｎｉメッキ１７６を除去するには，下部電極１２８を
レジストで覆い，更にエッテングする等，工程が増加し
好ましくない。

【００１５】ところで、上記特開昭４９−８６８６２号
公報のように、図９（Ｅ）に示すＴａ層１３２の形成後
に、漏れ電流の発生原因となるキャスタレーション用貫
通孔１４の周囲の該Ｔｉ層１２０及びＣｕ層１２２を除
去すれば、該キャスタレーション用貫通孔１４での漏れ
電流を防ぐことができる。しかしながら、上述したよう
に、Ｔａ層の下層の下部電極層（Ｃｕ−Ｎｉ層）１２８
をメッキにより形成する際に、キャスタレーション用貫
通孔１４内にもメッキ１７６が形成されている。本来、
このキャスタレーション用貫通孔１４には、誘電体層の
形成後に、例えば、Ｔｉ−Ｃｕ等のスパッタリング、及
び、Ｃｕ−Ｎｉ−Ａｕ等のメッキが施され、その後、図
８に示すように切断線Ｃに沿って切断され、キャスタレ
ーションとなる。ここで、図７を参照して上述したよう
に、モジュール基板１１０は、配線基板１８０に対して
キャスタレーション１１２を半田付けすることにより、
固定されると共に接続が取られる。

【００１６】しかし、上述したようにキャスタレーショ
ン１１２を構成するキャスタレーション用貫通孔１４内
に、図９に示すメッキ１７６が残っていると、該メッキ
の上にＴｉ−Ｃｕ等のスパッタリング、及び、Ｃｕ−Ｎ
ｉ−Ａｕ等のメッキが施されることとなり、これらスパ
ッタ層及びメッキ層がセラミック基板９０に対して予定
された接着強度が取れなくなる。このため、配線基板１
８０に対して固定されたモジュール基板１１０が、所定
の固定強度が保ち得ずに剥離しまうことがあった。

【００１７】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、陽極酸
化膜を所定膜厚に形成し得ると共に、キャスタレーショ
ンによる固定を強固に行い得るセラミック配線板の形成
方法を提供することにある。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１のセラミック配線板の形成方法では、基板
表面に凸部、凹部および貫通孔の少なくともいずれかを
有するセラミック基板の該表面にメッキ下地装置を配設
する工程と、少なくとも該凸部の側面部、凹部の側面部
または貫通孔の内に配設された該メッキ下地層を除去す
る工程と、該メッキ用下地層上の所定位置に電解メッキ
により下部電極層を形成する工程と、該下部電極層の上
に陽極化成処理により誘電体となる物質の薄膜層を配設
する工程と、該薄膜層の所定部位を開口部とするマスキ
ング層を形成する工程と、該メッキ下地層を介して電流
を流し、該マスキング層の該開口部から露出した該薄膜
層の少なくとも一部を陽極化成処理により誘電体層とす
る工程と、を有することを技術的特徴とする。

【００１９】また、請求項２では、請求項１において、
前記貫通孔がキャスタレーション用貫通孔であり、前記
セラミック基板が該キャスタレーション用貫通孔の穿設
されたセラミック基板であることを技術的特徴とする。

【００２０】

【作用】本発明では、基板表面の凸部、凹部の側面部や
貫通孔内にまわり込んで形成されたメッキ下地層を予め
除去しておくため、メッキ下地層を介して電流を流し電
解メッキにより下部電極を形成する際に、凸部、凹部の
側面部や貫通孔内にメッキがされることがない。また、
凸部、凹部の側面部や貫通孔内のメッキ下地層を除去し
てあるため、下部電極層の上に形成した薄膜層に電流を
流して薄膜を形成する物質を陽極化成処理により誘電体
とする際に、該凸部、凹部や貫通孔をマスキングする必
要がない。

【００２１】また、請求項２に記載の発明では、キャス
タレーション用貫通孔内にメッキされることがない。こ
のため、キャスタレーションを半田付けすることにより
セラミック配線板を基板に固定した際に、該セラミック
配線板を強固に固定することができる。

【００２２】

【発明の実施の形態】以下、本発明を具体化した実施態
様について図を参照して説明する。本発明の実施態様に
係るセラミック配線板は、セラミック基板上にコンデン
サ、抵抗、インダクタンスが形成されてなり、セラミッ
ク基板の側面に形成されたキャスタレーションを半田付
けすることによりプリント基板上に固定される。

【００２３】このセラミック配線板１０は、図８に示す
ようにキャスタレーションを構成するためのキャスタレ
ーション用貫通孔１４の穿設された多数個取り用のセラ
ミック基板９０（１０５mm×９５mm、厚さ０．６３５m
m）上に抵抗、インダクタンス、コンデンサ等を形成し
た後に、図中に二点鎖線で示す切断線Ｃにて、キャスタ
レーション用貫通孔１４に沿って切断することにより製
造される。

【００２４】ここで、実施態様に係るセラミック基板９
０にコンデンサを化成形成する際の処理について、図１
乃至図８を参照して説明する。図１乃至図３は、図８に
示すセラミック基板９０のＡ−Ａ断面の一部を示してい
る。まず、図８に示すφ０．５mmのキャスタレーション
用貫通孔１４の多数穿設されたセラミック基板９０の表
面（図中上面）に、図１（Ａ）に示すようにそれぞれ厚
さ０．２μｍのＴｉ層２０及びＣｕ層２２をスパッタリ
ングにより形成する。これは、コンデンサの下部電極層
をメッキにより形成するためのメッキ下地層となるもの
で、このスパッタリングの際に、キャスタレーション用
貫通孔１４にも回り込みにより端部Ｔｉ層２０ａ、Ｃｕ
層２２ａが出来る。

【００２５】この後、セラミック基板９０にフォトレジ
スト２３を均一に塗布した後、図１（Ｂ）に示すようキ
ャスタレーション用貫通孔１４の回りを露光・現像して
開口部２３Ａを形成する。そして、エッチング液でエッ
チングすることにより、図１（Ｃ）に示すように該開口
部２３Ａから露出しているＴｉ層２０、２０ａ及びＣｕ
層２２、２２ａを除去する。引き続き、図１（Ｄ）に示
すようにフォトレジスト２３を剥離する。次に、フォト
レジスト２４をセラミック基板９０に均一に塗布した
後、図１（Ｅ）に示すようにコンデンサを形成する部分
を露光・現像して開口部２４Ａを形成する。これは、コ
ンデンサの下部電極層をメッキで形成するためである。

【００２６】その後、図２（Ｆ）に示すように該開口部
２４Ａへメッキ下地層（Ｔｉ層）２０及び（Ｃｕ層）２
２を介して電流を流し、コンデンサの下部電極層とな
り、誘電体層を担持するＣｕ（１０μｍ）−Ｎｉ（１μ
ｍ）メッキ層２８を形成する。そして、図２（Ｇ）に示
すように、レジスト２４を除去した後、Ｃｕ−Ｎｉメッ
キ層の直下以外の部分のＣｕ層２２を除去し、Ｔｉ層２
０のみを残す。

【００２７】その後、該Ｃｕ−Ｎｉメッキ層（下部電極
層）２８の上に、メタルマスク（図示しない）を用い
て、陽極酸化により誘電体層を形成するためのＴａを部
分スパッタリングして図２（Ｈ）に示すように、Ｔａス
パッタ層３２を形成する。次に、セラミック基板９０の
周囲と内側とを電気的に切り離すため、図４に示すセラ
ミック基板９０の平面図のように、エッチングにより基
板周囲を枠状にエッチングする。図中で網線で示す９０
Ａ部は、エッチングによりＴｉ層２０が取り除かれ、セ
ラミック基板９０の表面が露出している部分を示してい
る。このエッチングも露光・現像により行う。

【００２８】引き続き、レジスト層３６を塗布した後、
図２（Ｉ）に示すようにＴａスパッタ層３２の上に陽極
酸化時の窓となる開口部３６Ａを露光により形成する。
なお、ここで、図４（Ａ）に示すセラミック基板９０に
該レジスト層３６が塗布さそれた後のＢ−Ｂ断面を図４
（Ｂ）に示す。

【００２９】この後、クエン酸０．０１％程度の化成処
理液中にセラミック基板９０を浸漬し、Ｔａスパッタ層
３２側がプラスとなるように、電位をＴｉスパッタ層２
０を介して印加し、マスキング３６の開口部３６Ａから
露出しているＴａ層３２のうち所定の厚さだけ陽極酸化
して酸化タンタル（ＴａＯ，Ｔａ₂Ｏ₅）に変化させ、
図２（Ｊ）に示すように誘電体層３２ａを形成する。

【００３０】この陽極酸化の際の電流−電圧制御のプロ
ファイルについて、図５（Ａ）を参照して説明する。な
お、このプロファイルは、所望の厚みに誘電体層３２ａ
を形成できるよう、実験を行った結果に基づき作成され
ている。まず、電流を一定にして化成処理を開始する。
当初は、誘電体層の膜厚が薄く抵抗値が低いため、電圧
は低い値であるが、時間に経過に伴い誘電体層の膜厚が
厚くなり抵抗値が上がるため電圧は徐々に高くなる。

【００３１】所定量の電流を流した後、電流一定の制御
から電圧一定の制御に切り換える。これは、電圧を印加
する電源装置の最大許容電圧よりも電圧を低く保つため
と、塗布した図２（Ｉ）に示すマスキング３６の絶縁耐
圧以下に電圧を抑えるためである。この電圧一定制御を
続けると、誘電体層３２ａの膜厚が増すのに従い、電流
量が徐々に低下していき、設定量の電流を流して通電を
停止した時点には、所望の厚さに誘電体層３２ａが形成
されている。

【００３２】その後、図３（Ｋ）に示すようにマスキン
グ３６を除去した後、図３（Ｌ）に示すように、誘電体
層３２ａの上にＴｉ層４０及びＣｕ層４２をスパッタリ
ングにより設け、更に、上部電極層として、メッキによ
りＣｕ層４４、Ｎｉ層４６、Ａｕ層４８を設け、不要部
分のＴｉ層２０をエッチングすることで、薄膜キャパシ
タ（コンデンサ）を完成する。

【００３３】その後、図３（Ｍ）に示すように、セラミ
ック基板９０の表面と裏面とからスパッタリングに行う
ことにより、キャスタレーション用貫通孔１４内にＴｉ
層４１及びＣｕ層４３を設ける。次いで、該キャスタレ
ーション用貫通孔１４内のＣｕ層４３の上に、メッキに
よってＣｕ層４５、Ｎｉ層４７、Ａｕ層４９を設ける。
なお、詳細な説明を省略するが、コンデンサと共に、公
知の技術により抵抗、及び、配線を取り回すことにより
インダクタンスを構成する。この後、図７を参照して上
述した切断線Ｃに沿って、上記コンデンサ、抵抗、イン
ダクタンスの形成されたセラミック基板９０を切断する
ことにより、図６に示すようなセラミック配線板１０を
６ピース完成する。

【００３４】図６（Ａ）はセラミック配線板１０の上面
の斜視図であり、図６（Ｂ）は裏面の斜視図である。該
セラミック配線板１０の上面には、集積回路５０と、上
述した方法にて形成されたコンデンサ５２と、公知の技
術により形成された抵抗５４と、配線を取り回すことに
より形成されたインダクタンス５６とが配置され、これ
ら素子は、シールキャップ６０により封止される。この
セラミック配線板１０の外周には、キャスタレーション
貫通孔１４を２分割することで形成された信号端子を構
成するキャスタレーション１２Ａ、グランド端子を構成
するキャスタレーション１２Ｂとが形成されている。な
お、該セラミック配線板１０は、このセラミック配線板
１０を載置する配線基板に対して、図７を参照して上述
したように、該キャスタレーション１２Ａ、１２Ｂに半
田付けすることにより固定されると共に、電気的な接続
が取られる。なお、電気接続は、該キャスタレーション
１２Ａ、１２Ｂの他に、上記記述においては説明を省略
したビアホール５８にて行われる。

【００３５】図９を参照して上述したように、従来技術
の陽極酸化法では、図９（Ａ）に示すようセラミック基
板９０の全面にメッキ用下地層を形成した際に、キャス
タレーション用貫通孔１４内に端部Ｔｉ層１２０ａ及び
Ｃｕ層１２２ａが形成されていため、Ｔａ層の下層の導
電層（Ｃｕ−Ｎｉ層）１２８をメッキにより形成する際
に、図９（Ｃ）を参照して上述したように該キャスタレ
ーション用貫通孔１４内に回り込んだ端部Ｔｉ層１２０
ａ及びＣｕ層１２２ａにメッキ１７６が形成される。こ
のメッキ１７６を残したまま、キャスタレーション１２
Ａ、１２Ｂを形成するために、キャスタレーション用貫
通孔１４にＴｉ−Ｃｕ等のスパッタリング、及び、Ｃｕ
−Ｎｉ−Ａｕ等のメッキが施すと、該メッキ１７６上に
スパッタ層及びメッキ層を形成することとなり、これら
スパッタ層及びメッキ層がセラミック基板９０に対して
予定された固着強度が取れなくなっていた。

【００３６】これに対して本実施態様では、図１（Ｂ）
を参照して上述したように、キャスタレーション用貫通
孔１４の周囲のメッキ下地層（Ｔｉ層２０、Ｃｕ層２
２）をエッチングにより取り除いているため、Ｔａ層の
下層の下部電極層（Ｃｕ−Ｎｉ層）２８を形成する際
に、該キャスタレーション用貫通孔１４内にメッキが形
成されることがない。このため、該キャスタレーション
用貫通孔において、セラミック基板９０の表面に対し
て、上記スパッタリングによるＴｉ層４１及び−Ｃｕ層
４３、及び、メッキによるＣｕ層４５、Ｎｉ層４７、Ａ
ｕ層４９が強固に固着されている。このため、上述した
ように、このセラミック配線板１０を載置する配線基板
に対して、該キャスタレーション１２Ａ、１２ＢのＴｉ
層４１及び−Ｃｕ層４３、及び、Ｃｕ層４５、Ｎｉ層４
７、Ａｕ層４９を介して半田付けすることにより、強固
に固定することができる。

【００３７】また、この実施態様では、従来技術の方法
と異なり、陽極酸化の際にキャスタレーション用貫通孔
にマスキングを施す必要がない。また、エッチングによ
りキャスタレーション用貫通孔の回りのメッキ用下地層
を除去するため、該下地層が完全に除かれているかを目
視により確認できる。従って、キャスタレーション用貫
通孔からの漏れ電流が発生せず、誘電体膜３２ａを、図
５（Ａ）を参照して上述したプロファイルに従い正確な
厚さに形成できるため、コンデンサを予定の容量値に製
造することができる。

【００３８】即ち、キャスタレーション用貫通孔からの
漏れ電流があった場合には、図５（Ａ）を参照して上述
したプロファイルに従い電流を流すと、図５（Ｂ）示す
ように電流が流れる。図５（Ｂ）に示のように電流一定
処理において、化成処理が進んで印加電圧が大きくなる
ほど、マスキングの絶縁破壊が進み、漏れ電流は大きく
なる。また、漏れ電流のある分だけ早く一定電圧制御に
移行する。ここで、一定電圧制御においては、漏れ電流
が電圧を一定にすることにより一定の値となるため、電
流は該一定値に漸近する。この結果、図中に斜線に示す
漏れ電流は、化成処理に寄与しないので、誘電体膜３２
ａの膜厚が薄くなり、コンデンサの容量を予め設定され
た値に製造することができなくなるが、上述したように
本実施態様においては、漏れ電流が発生することがなく
なる。なお、上記実施例においては、セラミック基板９
０にキャスタレーション用貫通孔１４を設けた場合につ
いて説明したが、貫通孔としてはその他電子部品のリー
ドを挿入するためなどに使用するスルーホール等を設け
る場合であっても良いことは明らかである。

【００３９】また、セラミック基板の表面に貫通孔の
他、例えば、キャップを封止するためのリングを設ける
等によって凸部が形成されている場合にも、この凸部の
側面部に、Ｔｉ−Ｃｕ等のスパッタ層が形成され、同様
な問題が生ずるが、本発明によれば、同様に解決するこ
とができる。

【００４０】更に、例えば半導体チップを収容する等の
ために、セラミック基板の表面に凹部を設ける場合もあ
る。このような場合にも凹部の側面部にＴｉ−Ｃｕ等の
スパッタ層が形成されるが、同様にして本発明により解
決することができる。従って、本発明は、基板表面に貫
通孔を有する場合の他、凸部や凸部を有する場合にも適
用できる。

【００４１】なお、上述した実施態様のセラミック基板
９０を構成するセラミックとしては、アルミナを主成分
とするセラミックの他、ＡｌＮ、ガラスセラミック、Ｓ
ｉＣ、ムライト、ガラスセラミック等、種々のセラミッ
ク材料を採用することができる。また、メッキ下地層下
部電極層、上部電極層等を形成する金属としては、セラ
ミック材料や特性に応じて適宜選択することができる。
また、Ｔｉ−Ｃｕ等のメッキ下地層は、スパッタリング
の他蒸着、イオンプレーティング等によって形成しても
良い。陽極化成処理により誘電体となる物質として、Ｔ
ａを使用した例を示したが、その他、Ｔｉ、Ａｌ、窒化
タンタル（Ｔａ：Ｎ）などが挙げられる。

【００４２】

【効果】以上記述したように本発明のセラミック配線板
の形成方法においては、少なくともセラミック基板の凸
部側面部、凹部側面部、または貫通孔内のメッキ下地層
を予め除去しておくため、これらの側面部や貫通孔内に
メッキが行われることがない。従って、陽極化成処理に
より誘電体層を形成するにあたり、凸部や凹部の側面部
や貫通孔をマスキングする必要がなく、また、もれ電流
が発生しないため、誘電体層を正確な厚みに形成するこ
とができる。また、貫通孔がキャスタレーション用貫通
孔である場合にも、メッキ用の下地層を予め除去してお
くため、キャスタレーション用貫通孔内にメッキが行わ
れることがない。このため、電流を流して誘電体層を陽
極化成処理により形成する際に、該キャスタレーション
用貫通孔をマスキングする必要がなく、また、漏れ電流
が発生しないため該誘電体層を正確な厚みに形成するこ
とができる。また、キャスタレーション用貫通孔の周囲
のメッキ用の下地層を除去してあるため、キャスタレー
ションを半田付けすることによりセラミック配線板を基
板に固定した際に、該セラミック配線板を強固に固定す
ることができる。

【図面の簡単な説明】

【図１】本発明の１実施態様に係るセラミック配線板の
形成方法における各製造工程を示す工程図である。

【図２】実施態様に係るセラミック配線板の形成方法に
おける各製造工程を示す工程図である。

【図３】実施態様に係るセラミック配線板の形成方法に
おける各製造工程を示す工程図である。

【図４】図４（Ａ）はセラミック基板の平面図であり、
図４（Ｂ）はＢ−Ｂ断面図である。

【図５】セラミック配線板の陽極酸化時の電圧−電流の
プロファイルに従う電流量を示すグラフであって、図５
（Ａ）は漏れ電流が無い場合を、図５（Ｂ）は漏れ電流
が有る場合を示すグラフである。

【図６】図６（Ａ）は、セラミック配線板の上面側の斜
視図であり、図６（Ｂ）は裏面側の斜視図である。

【図７】セラミック配線板が配線基板上に固定された状
態を示す斜視図である。

【図８】セラミック基板の平面図である。

【図９】従来技術に係るセラミック配線板の形成方法に
おける各製造工程を示す工程図である。

【符号の説明】

１０セラミック配線板１２Ｔｉ層１４Ｃｕ層２８Ｃｕ−Ｎｉメッキ層３２Ｔａスパッタ層３２ａ誘電体層３６マスキング３６Ａ開口部９０セラミック基板

Claims

【特許請求の範囲】

【請求項１】基板表面に凸部、凹部および貫通孔の少
なくともいずれかを有するセラミック基板の該表面にメ
ッキ下地装置を配設する工程と、少なくとも該凸部の側面部、凹部の側面部または貫通孔
の内に配設された該メッキ下地層を除去する工程と、該メッキ用下地層上の所定位置に電解メッキにより下部
電極層を形成する工程と、該下部電極層の上に陽極化成処理により誘電体となる物
質の薄膜層を配設する工程と、該薄膜層の所定部位を開口部とするマスキング層を形成
する工程と、該メッキ下地層を介して電流を流し、該マスキング層の
該開口部から露出した該薄膜層の少なくとも一部を陽極
化成処理により誘電体層とする工程と、を有することを特徴とするセラミック配線板の形成方
法。
【請求項２】前記貫通孔がキャスタレーション用貫通
孔であり、前記セラミック基板が該キャスタレーション用貫通孔の
穿設されたセラミック基板であることを特徴とする請求
項１に記載のセラミック配線板の形成方法。