JPH05259615A - 回路導体の形成方法 - Google Patents
回路導体の形成方法Info
- Publication number
- JPH05259615A JPH05259615A JP8990892A JP8990892A JPH05259615A JP H05259615 A JPH05259615 A JP H05259615A JP 8990892 A JP8990892 A JP 8990892A JP 8990892 A JP8990892 A JP 8990892A JP H05259615 A JPH05259615 A JP H05259615A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- conductor
- circuit
- forming
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 122
- 230000015572 biosynthetic process Effects 0.000 title abstract 3
- 238000007747 plating Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000007639 printing Methods 0.000 claims abstract description 11
- 239000011810 insulating material Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 65
- 239000010408 film Substances 0.000 description 16
- 238000007796 conventional method Methods 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 フォトレジスト法を応用して高密度化及び高
精細度化を実現した回路導体の形成方法を提供する。 【構成】 絶縁材料で形成された回路基板（２）の表面
に印刷によって第１の導体層（６１）を形成する工程
と、前記第１の導体層の上に所望のパターンを成すめっ
きレジスト膜（８）を形成する工程と、前記めっきレジ
スト膜から露出する前記第１の導体層の上にめっき処理
によって第２の導体層（６２）を形成する工程と、前記
めっきレジスト膜を除去する工程と、前記第２の導体層
をマスクにし、前記第２の導体層から露出する前記第１
の導体層を除去する工程とを備えたものである。
精細度化を実現した回路導体の形成方法を提供する。 【構成】 絶縁材料で形成された回路基板（２）の表面
に印刷によって第１の導体層（６１）を形成する工程
と、前記第１の導体層の上に所望のパターンを成すめっ
きレジスト膜（８）を形成する工程と、前記めっきレジ
スト膜から露出する前記第１の導体層の上にめっき処理
によって第２の導体層（６２）を形成する工程と、前記
めっきレジスト膜を除去する工程と、前記第２の導体層
をマスクにし、前記第２の導体層から露出する前記第１
の導体層を除去する工程とを備えたものである。
Description
【０００１】
【産業上の利用分野】本発明は、多層導体を用いた回路
導体の形成方法に関する。
導体の形成方法に関する。
【０００２】
【従来の技術】従来、セラミック等の絶縁材料で形成さ
れた回路基板に銀ペースト等の導体を印刷することによ
り導体パターンを形成し、その上に銅めっきを施し、導
体パターンの導体抵抗を低減させた厚膜集積回路が実用
化されている。
れた回路基板に銀ペースト等の導体を印刷することによ
り導体パターンを形成し、その上に銅めっきを施し、導
体パターンの導体抵抗を低減させた厚膜集積回路が実用
化されている。
【０００３】図３は、従来の回路導体の形成方法を示し
ている。この形成方法では、図３の（Ａ）に示すよう
に、セラミック等の絶縁材料で回路基板２が形成され、
次に、図３の（Ｂ）に示すように、この回路基板２の表
面に導体パターンを成す導体層４１が導体ペーストの印
刷処理で形成され、次に、図３の（Ｃ）に示すように、
導体層４１の上にめっき処理で導体層４２が形成され
る。即ち、この形成方法では、印刷処理及びめっき処理
の２工程によって所望のパターンを成す一つの回路導体
４が形成されている。
ている。この形成方法では、図３の（Ａ）に示すよう
に、セラミック等の絶縁材料で回路基板２が形成され、
次に、図３の（Ｂ）に示すように、この回路基板２の表
面に導体パターンを成す導体層４１が導体ペーストの印
刷処理で形成され、次に、図３の（Ｃ）に示すように、
導体層４１の上にめっき処理で導体層４２が形成され
る。即ち、この形成方法では、印刷処理及びめっき処理
の２工程によって所望のパターンを成す一つの回路導体
４が形成されている。
【０００４】
【発明が解決しようとする課題】ところで、このような
回路導体では、図４に示すように、導体層４１の幅を
Ｄ、導体層４２の厚さをｄとすると、回路導体４が持つ
幅はＤ＋２ｄとなる。厚さｄはめっき厚であるから、導
体層４１の幅Ｄが大きい場合には、問題にならないが、
高精細化のために、導体層４１の幅Ｄを小さくすれば、
回路導体４の幅（Ｄ＋２ｄ）に対する導体層４２の厚さ
２ｄの割合が大きくなる。このため、回路導体４の精度
を高く設定しようとすると、導体層４１の幅Ｄ及び導体
層４２の厚さｄの双方を制御することが必要となり、導
体層４１の幅Ｄは印刷精度に依存するので、高精細化は
困難である上、導体層４２の厚さ２ｄが誤差として作用
し、回路導体４の精度が低下することになる。
回路導体では、図４に示すように、導体層４１の幅を
Ｄ、導体層４２の厚さをｄとすると、回路導体４が持つ
幅はＤ＋２ｄとなる。厚さｄはめっき厚であるから、導
体層４１の幅Ｄが大きい場合には、問題にならないが、
高精細化のために、導体層４１の幅Ｄを小さくすれば、
回路導体４の幅（Ｄ＋２ｄ）に対する導体層４２の厚さ
２ｄの割合が大きくなる。このため、回路導体４の精度
を高く設定しようとすると、導体層４１の幅Ｄ及び導体
層４２の厚さｄの双方を制御することが必要となり、導
体層４１の幅Ｄは印刷精度に依存するので、高精細化は
困難である上、導体層４２の厚さ２ｄが誤差として作用
し、回路導体４の精度が低下することになる。
【０００５】また、銀印刷等で形成された導体層４１か
らなるアイランドパターンに導体層４２をめっき処理す
ることは、回路パターンの低インピーダンス化が可能に
なるが、アイランドパターンにめっき処理を行うこと
は、導体層４１に部分的にめっき層が形成されない部
分、即ち、導体層４２が析出しない部分が生じる等の不
良発生も無視することができない。
らなるアイランドパターンに導体層４２をめっき処理す
ることは、回路パターンの低インピーダンス化が可能に
なるが、アイランドパターンにめっき処理を行うこと
は、導体層４１に部分的にめっき層が形成されない部
分、即ち、導体層４２が析出しない部分が生じる等の不
良発生も無視することができない。
【０００６】そこで、本発明は、フォトレジスト法を応
用して高密度及び高精細度化を実現した回路導体の形成
方法を提供することを目的とする。
用して高密度及び高精細度化を実現した回路導体の形成
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の回路導体の形成
方法は、絶縁材料で形成された回路基板（２）の表面に
印刷によって第１の導体層（６１）を形成する工程と、
前記第１の導体層の上に所望のパターンを成すめっきレ
ジスト膜（８）を形成する工程と、前記めっきレジスト
膜から露出する前記第１の導体層の上にめっき処理によ
って第２の導体層（６２）を形成する工程と、前記めっ
きレジスト膜を除去する工程と、前記第２の導体層をマ
スクにし、前記第２の導体層から露出する前記第１の導
体層を除去する工程とを備えたことを特徴とする。
方法は、絶縁材料で形成された回路基板（２）の表面に
印刷によって第１の導体層（６１）を形成する工程と、
前記第１の導体層の上に所望のパターンを成すめっきレ
ジスト膜（８）を形成する工程と、前記めっきレジスト
膜から露出する前記第１の導体層の上にめっき処理によ
って第２の導体層（６２）を形成する工程と、前記めっ
きレジスト膜を除去する工程と、前記第２の導体層をマ
スクにし、前記第２の導体層から露出する前記第１の導
体層を除去する工程とを備えたことを特徴とする。
【０００８】
【作用】この回路導体の形成方法では、回路基板の表面
に第１の導体層を形成し、その上に所望のパターンを成
すめっきレジスト膜を形成する。その上から、めっき処
理によって第２の導体層を形成する。この導体層は、所
望の回路パターンを構成するものである。
に第１の導体層を形成し、その上に所望のパターンを成
すめっきレジスト膜を形成する。その上から、めっき処
理によって第２の導体層を形成する。この導体層は、所
望の回路パターンを構成するものである。
【０００９】そして、めっきレジスト膜を除くと、その
部分から第１の導体層が露出する。この状態で第２の導
体層をマスクとして利用し、その上からエッチング処理
を施し、第１の導体層を除去する。この結果、第２の導
体層からなる回路パターン以外の部分が除去され、第２
の導体層で支配された第１の導体層が第２の導体層とと
もに残ることになる。
部分から第１の導体層が露出する。この状態で第２の導
体層をマスクとして利用し、その上からエッチング処理
を施し、第１の導体層を除去する。この結果、第２の導
体層からなる回路パターン以外の部分が除去され、第２
の導体層で支配された第１の導体層が第２の導体層とと
もに残ることになる。
【００１０】このように、本発明の回路導体の形成方法
は、従来の印刷及びめっき処理による膜を加算的に重ね
合わせる方法と異なり、精度の高いマスクを基準にして
膜を減算的に除去する方法である。したがって、回路導
体の高密度化、高精細度化が可能になるとともに、導体
層の密着度が高く、しかも、めっき不良による回路導体
の信頼性低下も回避できるものである。
は、従来の印刷及びめっき処理による膜を加算的に重ね
合わせる方法と異なり、精度の高いマスクを基準にして
膜を減算的に除去する方法である。したがって、回路導
体の高密度化、高精細度化が可能になるとともに、導体
層の密着度が高く、しかも、めっき不良による回路導体
の信頼性低下も回避できるものである。
【００１１】
【実施例】以下、本発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
【００１２】図１及び図２は、本発明の回路導体の形成
方法の一実施例を示している。図１の（Ａ）は、所望の
パターンを成す回路導体を形成すべき回路基板２を示し
ており、この回路基板２は、アルミナ、セラミック等の
絶縁材料で形成する。
方法の一実施例を示している。図１の（Ａ）は、所望の
パターンを成す回路導体を形成すべき回路基板２を示し
ており、この回路基板２は、アルミナ、セラミック等の
絶縁材料で形成する。
【００１３】この回路基板２の表面を洗浄した後、図１
の（Ｂ）に示すように、その表面に第１の導体層６１を
印刷によって形成する。この導体層６１は銀、白金等の
導体ペーストを以て形成する。この導体層６１は下部導
体を成す。
の（Ｂ）に示すように、その表面に第１の導体層６１を
印刷によって形成する。この導体層６１は銀、白金等の
導体ペーストを以て形成する。この導体層６１は下部導
体を成す。
【００１４】次に、この導体層６１の表面にフォトレジ
スト法により、図１の（Ｃ）に示すように、所望のパタ
ーンを成すめっきレジスト膜８を形成する。このめっき
レジスト膜８は、スクリーン印刷によって形成され、空
部分１０が実回路部を示している。
スト法により、図１の（Ｃ）に示すように、所望のパタ
ーンを成すめっきレジスト膜８を形成する。このめっき
レジスト膜８は、スクリーン印刷によって形成され、空
部分１０が実回路部を示している。
【００１５】次に、図２の（Ｄ）に示すように、めっき
レジスト膜８から露出している導体層６１の表面に無電
解めっき処理によって表面導体である第２の導体層６２
を形成する。この導体層６２は、低インピーダンス化の
ため、導体抵抗の低い金属、例えば銅で形成する。この
導体層６２が最終的な回路パターンの形態を成してい
る。
レジスト膜８から露出している導体層６１の表面に無電
解めっき処理によって表面導体である第２の導体層６２
を形成する。この導体層６２は、低インピーダンス化の
ため、導体抵抗の低い金属、例えば銅で形成する。この
導体層６２が最終的な回路パターンの形態を成してい
る。
【００１６】このめっき処理の後、洗浄を施した回路基
板２を有機溶剤に浸漬することにより、図２の（Ｅ）に
示すように、回路基板２からめっきレジスト膜８を除去
する。
板２を有機溶剤に浸漬することにより、図２の（Ｅ）に
示すように、回路基板２からめっきレジスト膜８を除去
する。
【００１７】次に、導体層６２をマスクとして導体層６
１を回路基板２から除去する。即ち、回路基板２をエッ
チング液に浸漬し、導体６２に覆われていない部分の導
体層６１を除去し、導体層６２のパターンで支配される
導体パターンを成す導体層６１を回路基板２上にエッチ
グ処理で形成する。この結果、導体層６１、６２からな
る回路導体６が形成された回路基板２が得られる。
１を回路基板２から除去する。即ち、回路基板２をエッ
チング液に浸漬し、導体６２に覆われていない部分の導
体層６１を除去し、導体層６２のパターンで支配される
導体パターンを成す導体層６１を回路基板２上にエッチ
グ処理で形成する。この結果、導体層６１、６２からな
る回路導体６が形成された回路基板２が得られる。
【００１８】以上説明したように、このような回路導体
の形成方法では、膜加算によるパターン形成がなく、し
かも、めっきレジスト膜８はフォトレジスト法によるた
め、高密度及び高精細化されたパターンを形成し、それ
に基づいてエッチング処理を行い、また、導体層６２を
マスクとして導体層６１をエッチング処理で除くため、
極めて高い精度の幅を持つ回路導体６が形成される。
の形成方法では、膜加算によるパターン形成がなく、し
かも、めっきレジスト膜８はフォトレジスト法によるた
め、高密度及び高精細化されたパターンを形成し、それ
に基づいてエッチング処理を行い、また、導体層６２を
マスクとして導体層６１をエッチング処理で除くため、
極めて高い精度の幅を持つ回路導体６が形成される。
【００１９】また、導体層６１は回路基板２上に全面印
刷によって形成できるので、両者の密着強度が高まり、
高密着度の回路導体６を形成することができる。
刷によって形成できるので、両者の密着強度が高まり、
高密着度の回路導体６を形成することができる。
【００２０】また、従来のように、絶縁材料で形成され
た回路基板２上にめっきを施した場合に比較し、導体層
６１を成す導体ペーストに含まれるガラス成分を接着層
として利用して導体層６１に対するめっき層である導体
層６２の密着強度を高めることができる。そして、導体
層６２のめっき処理は、従来のアイランド化された導体
層上に行うのと異なり、共通の電位を持つ導体層６１上
に導体層６２をめっき処理するため、めっきの析出が良
好になり、めっき不良の発生を防止することができる。
また、最終工程として無電解めっきによってサイドにご
くうすい膜を形成することが可能であり、耐はんだ特
性、耐マイグレーション性を向上させることができる。
た回路基板２上にめっきを施した場合に比較し、導体層
６１を成す導体ペーストに含まれるガラス成分を接着層
として利用して導体層６１に対するめっき層である導体
層６２の密着強度を高めることができる。そして、導体
層６２のめっき処理は、従来のアイランド化された導体
層上に行うのと異なり、共通の電位を持つ導体層６１上
に導体層６２をめっき処理するため、めっきの析出が良
好になり、めっき不良の発生を防止することができる。
また、最終工程として無電解めっきによってサイドにご
くうすい膜を形成することが可能であり、耐はんだ特
性、耐マイグレーション性を向上させることができる。
【００２１】なお、実施例では、無電解めっき処理を例
にとって説明したが、本発明では、導体層６１の電位を
共通化できるので、無電解めっき処理以外のめっき処理
を用いても同様の効果が期待できる。
にとって説明したが、本発明では、導体層６１の電位を
共通化できるので、無電解めっき処理以外のめっき処理
を用いても同様の効果が期待できる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
回路導体の高密度化、高精細度化を図ることができると
ともに、導体層と回路基板、導体層間の密着度を高める
ことができ、めっき不良の回避によって回路導体の信頼
性を高めることができ、厚膜集積回路の信頼性向上及び
高密度化に寄与することができる。
回路導体の高密度化、高精細度化を図ることができると
ともに、導体層と回路基板、導体層間の密着度を高める
ことができ、めっき不良の回避によって回路導体の信頼
性を高めることができ、厚膜集積回路の信頼性向上及び
高密度化に寄与することができる。
【図１】本発明の回路導体の形成方法の一実施例を示す
断面図である。
断面図である。
【図２】本発明の回路導体の形成方法の一実施例を示す
断面図である。
断面図である。
【図３】従来の回路導体の形成方法を示す断面図であ
る。
る。
【図４】従来の回路導体の形成方法で形成された回路導
体を示す断面図である。
体を示す断面図である。
２ 回路基板 ８ めっきレジスト膜 ６１ 第１の導体層 ６２ 第２の導体層
Claims (1)
- 【請求項１】 絶縁材料で形成された回路基板の表面に
印刷によって第１の導体層を形成する工程と、 前記第１の導体層の上に所望のパターンを成すめっきレ
ジスト膜を形成する工程と、 前記めっきレジスト膜から露出する前記第１の導体層の
上にめっき処理によって第２の導体層を形成する工程
と、 前記めっきレジスト膜を除去する工程と、 前記第２の導体層をマスクにし、前記第２の導体層から
露出する前記第１の導体層を除去する工程と、 を備えたことを特徴とする回路導体の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8990892A JPH05259615A (ja) | 1992-03-13 | 1992-03-13 | 回路導体の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8990892A JPH05259615A (ja) | 1992-03-13 | 1992-03-13 | 回路導体の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259615A true JPH05259615A (ja) | 1993-10-08 |
Family
ID=13983823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8990892A Pending JPH05259615A (ja) | 1992-03-13 | 1992-03-13 | 回路導体の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259615A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021366A (ja) * | 2009-04-24 | 2013-01-31 | Sumitomo Electric Ind Ltd | プリント配線板用基板、プリント配線板、及びプリント配線板用基板の製造方法 |
| JP2015222841A (ja) * | 2015-09-15 | 2015-12-10 | 株式会社トクヤマ | メタライズドセラミックスビア基板及びその製造方法 |
| US10076028B2 (en) | 2015-01-22 | 2018-09-11 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board |
| US10076032B2 (en) | 2014-03-20 | 2018-09-11 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board |
| US10237976B2 (en) | 2014-03-27 | 2019-03-19 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board |
-
1992
- 1992-03-13 JP JP8990892A patent/JPH05259615A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021366A (ja) * | 2009-04-24 | 2013-01-31 | Sumitomo Electric Ind Ltd | プリント配線板用基板、プリント配線板、及びプリント配線板用基板の製造方法 |
| US10076032B2 (en) | 2014-03-20 | 2018-09-11 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board |
| US10237976B2 (en) | 2014-03-27 | 2019-03-19 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board |
| US10076028B2 (en) | 2015-01-22 | 2018-09-11 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board |
| JP2015222841A (ja) * | 2015-09-15 | 2015-12-10 | 株式会社トクヤマ | メタライズドセラミックスビア基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| JPH0213949B2 (ja) | ||
| US3675318A (en) | Process for the production of a circuit board | |
| JPH0964493A (ja) | 回路基板の配線構造及びその形成法 | |
| US4596762A (en) | Electronic thin-film circuit and method for producing it | |
| US5773198A (en) | Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer | |
| JPH0139236B2 (ja) | ||
| JPS6155797B2 (ja) | ||
| JPH05259616A (ja) | 回路導体の形成方法 | |
| JPH02109390A (ja) | 高密度フレキシブルプリント回路基板 | |
| JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 | |
| JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
| JPS6156879B2 (ja) | ||
| JPH06112628A (ja) | 配線パターンを有する回路基板の製造方法 | |
| JPS5819158B2 (ja) | 高密度多層配線基板の製造方法 | |
| KR20250126059A (ko) | 선택적 박막 저항기 및 그 제조 방법 | |
| JP2875029B2 (ja) | 多層薄膜基板の製造方法 | |
| JPS6085595A (ja) | 配線回路基板の製造方法 | |
| JPS6097691A (ja) | 厚膜薄膜配線基板の製造方法 | |
| JPH0354873B2 (ja) | ||
| JPS62171194A (ja) | マトリクス配線板 | |
| JPS6239560B2 (ja) | ||
| JPH05267818A (ja) | 回路パターンの形成方法 | |
| JPH01319996A (ja) | 薄膜多層配線基板の製造方法 |