JPH09258840A - クロック分配回路 - Google Patents
クロック分配回路Info
- Publication number
- JPH09258840A JPH09258840A JP8063598A JP6359896A JPH09258840A JP H09258840 A JPH09258840 A JP H09258840A JP 8063598 A JP8063598 A JP 8063598A JP 6359896 A JP6359896 A JP 6359896A JP H09258840 A JPH09258840 A JP H09258840A
- Authority
- JP
- Japan
- Prior art keywords
- propagation delay
- delay time
- signal propagation
- wiring
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路のクロック系回路方式におい
て、クロックスキューおよび信号伝播遅延時間の調節を
可能にする。 【解決手段】 クロック入力手段３、負荷手段２の位
置、特性、およびバッファ手段１、配線手段４の特性に
基づき、バッファ手段の配置位置を決定し、クロック入
力手段、一段もしくは複数段のバッファ手段、負荷手段
の間を配線することにより、クロックスキューを調節し
ながら、信号伝播遅延時間を調節する。
て、クロックスキューおよび信号伝播遅延時間の調節を
可能にする。 【解決手段】 クロック入力手段３、負荷手段２の位
置、特性、およびバッファ手段１、配線手段４の特性に
基づき、バッファ手段の配置位置を決定し、クロック入
力手段、一段もしくは複数段のバッファ手段、負荷手段
の間を配線することにより、クロックスキューを調節し
ながら、信号伝播遅延時間を調節する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路等の
クロック系回路方式に関し、特にバッファを有し、クロ
ックスキュー（クロック到着時刻の時間的ずれ）、クロ
ック信号伝播遅延時間の調節可能なクロック分配回路に
関する。
クロック系回路方式に関し、特にバッファを有し、クロ
ックスキュー（クロック到着時刻の時間的ずれ）、クロ
ック信号伝播遅延時間の調節可能なクロック分配回路に
関する。
【０００２】
【従来の技術】従来、この種のクロック分配回路は、た
とえば特開平４−２９０２６１号公報に示されるよう
に、半導体集積回路等においてクロックスキューの低減
を目的として用いられている。
とえば特開平４−２９０２６１号公報に示されるよう
に、半導体集積回路等においてクロックスキューの低減
を目的として用いられている。
【０００３】図６は、従来のクロック分配回路の一例を
示す図である。従来の方法では、まず負荷手段６２の各
配置位置のＸ座標の平均値をＸ０、およびＹ座標の平均
値をＹ０とし、外部より供給されるクロック信号を半導
体回路内に分配するバッファ手段６１を、Ｘ座標がＸ
０、Ｙ座標がＹ０の位置に配置されるように構成してい
た。
示す図である。従来の方法では、まず負荷手段６２の各
配置位置のＸ座標の平均値をＸ０、およびＹ座標の平均
値をＹ０とし、外部より供給されるクロック信号を半導
体回路内に分配するバッファ手段６１を、Ｘ座標がＸ
０、Ｙ座標がＹ０の位置に配置されるように構成してい
た。
【０００４】次に動作を説明する。上記の方法でバッフ
ァ手段６１が配置されることによりバッファ手段６１と
各負荷手段６２との配線距離の格差を縮め、クロックス
キューを低減する。
ァ手段６１が配置されることによりバッファ手段６１と
各負荷手段６２との配線距離の格差を縮め、クロックス
キューを低減する。
【０００５】
【発明が解決しようとする課題】従来技術の問題点は、
バッファ手段６１の前のクロック信号伝播遅延時間と後
の信号伝播遅延時間を調節できないことである。信号伝
播遅延時間が調節できないため、信号伝播遅延時間を小
さくすることや、所与の信号伝播遅延時間の条件を満足
させることができない。
バッファ手段６１の前のクロック信号伝播遅延時間と後
の信号伝播遅延時間を調節できないことである。信号伝
播遅延時間が調節できないため、信号伝播遅延時間を小
さくすることや、所与の信号伝播遅延時間の条件を満足
させることができない。
【０００６】その理由は、バッファ手段６１の配置位置
を負荷手段６２の配置位置のみから決定していることが
理由である。
を負荷手段６２の配置位置のみから決定していることが
理由である。
【０００７】また、Ｘ座標やＹ座標の平均値によっての
み決定する方法では、バッファ手段６１と各負荷手段６
２との配線距離がすべて等しくならない場合が多く、ク
ロックスキューの低減が十分に達成されない。
み決定する方法では、バッファ手段６１と各負荷手段６
２との配線距離がすべて等しくならない場合が多く、ク
ロックスキューの低減が十分に達成されない。
【０００８】したがって、本発明の目的は、クロックス
キューを調節しながら信号伝播遅延時間を調節できるク
ロック分配回路を提供することにある。
キューを調節しながら信号伝播遅延時間を調節できるク
ロック分配回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明のクロック分配回
路は、クロック入力手段（図１の３）、バッファ手段
（図１の１）、負荷手段（図１の２）、配線手段（図１
の４）を有する。
路は、クロック入力手段（図１の３）、バッファ手段
（図１の１）、負荷手段（図１の２）、配線手段（図１
の４）を有する。
【００１０】クロック入力手段の位置、素子抵抗、素子
容量などの電気的特性、および入力信号波形に対する出
力信号特性、負荷手段の位置、素子抵抗、素子容量など
の電気的特性、および入力信号波形に対する出力信号特
性、バッファ手段の素子抵抗、素子容量などの電気的特
性、および入力信号波形に対する出力信号特性、配線手
段の配線抵抗、配線容量などの電気的特性に基づき、バ
ッファ手段の配置位置を決定し、クロック入力手段、一
段もしくは複数段のバッファ手段、負荷手段の間を配線
することにより、クロックスキューを調節しながら、信
号伝播遅延時間を調節する。
容量などの電気的特性、および入力信号波形に対する出
力信号特性、負荷手段の位置、素子抵抗、素子容量など
の電気的特性、および入力信号波形に対する出力信号特
性、バッファ手段の素子抵抗、素子容量などの電気的特
性、および入力信号波形に対する出力信号特性、配線手
段の配線抵抗、配線容量などの電気的特性に基づき、バ
ッファ手段の配置位置を決定し、クロック入力手段、一
段もしくは複数段のバッファ手段、負荷手段の間を配線
することにより、クロックスキューを調節しながら、信
号伝播遅延時間を調節する。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１２】図１においてバッファ手段１の配置位置を
次のように決定する。まずバッファ手段１を配置可能な
すべての位置に対し、クロック入力手段３からのすべて
の配線経路を考え、それぞれに対する信号伝播遅延時間
を求める。求める方法の一例として図２に示すような配
線長−信号伝播遅延時間特性を用いる。配線長に対する
信号伝播遅延時間特性は実測データによって求める、あ
るいはバッファ手段１の素子抵抗、素子容量などの電気
的特性、クロック入力手段３の入力信号に対する出力信
号特性、および配線手段４の配線抵抗、配線容量などの
電気的特性により回路シミュレーションによって求める
ことができる。
次のように決定する。まずバッファ手段１を配置可能な
すべての位置に対し、クロック入力手段３からのすべて
の配線経路を考え、それぞれに対する信号伝播遅延時間
を求める。求める方法の一例として図２に示すような配
線長−信号伝播遅延時間特性を用いる。配線長に対する
信号伝播遅延時間特性は実測データによって求める、あ
るいはバッファ手段１の素子抵抗、素子容量などの電気
的特性、クロック入力手段３の入力信号に対する出力信
号特性、および配線手段４の配線抵抗、配線容量などの
電気的特性により回路シミュレーションによって求める
ことができる。
【００１３】また、バッファ手段１から各負荷手段２へ
の信号伝播遅延時間に関しても、次のようにクロックス
キューをゼロにする（バッファ手段１からすべての負荷
手段２までの信号伝播遅延時間を等しくする）ような配
線経路を求めることにより、算出することができる。一
つのバッファ手段から複数の負荷手段へ、クロックスキ
ューをゼロにする配線経路については、例えば特開平７
−１２１２６１号公報に示された方法を用いることによ
って決定することができる。
の信号伝播遅延時間に関しても、次のようにクロックス
キューをゼロにする（バッファ手段１からすべての負荷
手段２までの信号伝播遅延時間を等しくする）ような配
線経路を求めることにより、算出することができる。一
つのバッファ手段から複数の負荷手段へ、クロックスキ
ューをゼロにする配線経路については、例えば特開平７
−１２１２６１号公報に示された方法を用いることによ
って決定することができる。
【００１４】図１の例では、まず適当に負荷手段２の対
を選ぶ。ここでは最も距離の近い負荷手段２の対を選ぶ
ものとする。次に前記負荷手段の対の間の経路を決定す
る。ここでは配線長が最小になるよう経路を決定するも
のとする。次に前記経路上に配線分岐点５−１を設定す
る。配線分岐点５−１から各負荷手段２の間の配線に対
しても、配線長−信号伝播遅延時間特性を求めることが
でき、これを用いることにより、配線分岐点５−１から
前記負荷手段の対に含まれる各負荷手段２までの信号伝
播遅延時間が等しくなるよう配線分岐点５−１を設定す
ることが可能である。
を選ぶ。ここでは最も距離の近い負荷手段２の対を選ぶ
ものとする。次に前記負荷手段の対の間の経路を決定す
る。ここでは配線長が最小になるよう経路を決定するも
のとする。次に前記経路上に配線分岐点５−１を設定す
る。配線分岐点５−１から各負荷手段２の間の配線に対
しても、配線長−信号伝播遅延時間特性を求めることが
でき、これを用いることにより、配線分岐点５−１から
前記負荷手段の対に含まれる各負荷手段２までの信号伝
播遅延時間が等しくなるよう配線分岐点５−１を設定す
ることが可能である。
【００１５】次に上記手法と同様に、配線分岐点５−１
と、前記負荷手段２に選択されなかった負荷手段２との
間の経路を決定し、その上に配線分岐点５−２を設定す
る。このとき、配線分岐点５−２からすべての負荷手段
２への信号伝播遅延時間が等しくなるように設定する。
と、前記負荷手段２に選択されなかった負荷手段２との
間の経路を決定し、その上に配線分岐点５−２を設定す
る。このとき、配線分岐点５−２からすべての負荷手段
２への信号伝播遅延時間が等しくなるように設定する。
【００１６】バッファ手段１の配置候補に対して、バッ
ファ手段１から配線分岐点５−２の経路を決定すること
によって、バッファ手段１から各負荷手段２までの信号
伝播遅延時間がすべて等しくなるような配線経路が得ら
れる。このようにして、バッファ手段１に対する配置可
能なすべての位置に対し、バッファ手段１から各負荷手
段２までの信号伝播遅延時間を算出することができる。
ファ手段１から配線分岐点５−２の経路を決定すること
によって、バッファ手段１から各負荷手段２までの信号
伝播遅延時間がすべて等しくなるような配線経路が得ら
れる。このようにして、バッファ手段１に対する配置可
能なすべての位置に対し、バッファ手段１から各負荷手
段２までの信号伝播遅延時間を算出することができる。
【００１７】これより、バッファ手段１に対する配置可
能なすべての位置に対し、クロック入力手段３からバッ
ファ手段１までの信号伝播遅延時間と、バッファ手段１
から各負荷手段２までの信号伝播遅延時間が求められた
ので、クロック入力手段３からバッファ手段１までの信
号伝播遅延時間とバッファ手段１から各負荷手段２まで
の信号伝播遅延時間の比などが与えられた場合に、クロ
ックスキューを調節しながら、信号伝播遅延時間を調節
するようにバッファ手段１を配置することができ、前記
経路に基づいて配線することにより、クロック分配回路
を構成することが可能である。
能なすべての位置に対し、クロック入力手段３からバッ
ファ手段１までの信号伝播遅延時間と、バッファ手段１
から各負荷手段２までの信号伝播遅延時間が求められた
ので、クロック入力手段３からバッファ手段１までの信
号伝播遅延時間とバッファ手段１から各負荷手段２まで
の信号伝播遅延時間の比などが与えられた場合に、クロ
ックスキューを調節しながら、信号伝播遅延時間を調節
するようにバッファ手段１を配置することができ、前記
経路に基づいて配線することにより、クロック分配回路
を構成することが可能である。
【００１８】このとき、クロック入力手段３からバッフ
ァ手段１への信号伝播遅延時間と、バッファ手段１から
各負荷手段２への信号伝播遅延時間を同じにするように
バッファ手段３を配置することもできる。この場合、バ
ッファ手段１の配置可能なすべての位置に対し、前記の
クロック入力手段３からバッファ手段１への信号伝播遅
延時間と、バッファ手段１から各負荷手段２への信号伝
播遅延時間の差を計算する。差の値はバッファ手段１の
位置により変化するが、同じ差の値をもつ位置を曲線で
つなぐことにより、図３に示すような等高線図式を描く
ことができる。この図式上で、差がゼロになるようにし
ながら、クロック入力手段３から各負荷手段２への信号
伝播遅延時間を最小化するようにバッファ手段１の位置
を決定する。
ァ手段１への信号伝播遅延時間と、バッファ手段１から
各負荷手段２への信号伝播遅延時間を同じにするように
バッファ手段３を配置することもできる。この場合、バ
ッファ手段１の配置可能なすべての位置に対し、前記の
クロック入力手段３からバッファ手段１への信号伝播遅
延時間と、バッファ手段１から各負荷手段２への信号伝
播遅延時間の差を計算する。差の値はバッファ手段１の
位置により変化するが、同じ差の値をもつ位置を曲線で
つなぐことにより、図３に示すような等高線図式を描く
ことができる。この図式上で、差がゼロになるようにし
ながら、クロック入力手段３から各負荷手段２への信号
伝播遅延時間を最小化するようにバッファ手段１の位置
を決定する。
【００１９】さらに、クロック入力手段３からバッファ
手段１への信号伝播遅延時間と、バッファ手段１から各
負荷手段２への信号伝播遅延時間の和を最小にするよう
にバッファ手段３を配置することによってクロック入力
手段３から各負荷手段２への信号伝播遅延時間を最小化
することができる。バッファ手段３の配置可能なすべて
の位置に対し、前記のクロック入力手段３からバッファ
手段１への信号伝播遅延時間と、バッファ手段１から各
負荷手段２への信号伝播遅延時間の和を計算する。和の
値はバッファ手段１の位置により変化するが、同じ和の
値をもつ位置を曲線でつなぐことにより、図４に示すよ
うな等高線図式を描くことができる。この図式上で、和
が最小になるようバッファ手段１の位置を決定すること
ができる。
手段１への信号伝播遅延時間と、バッファ手段１から各
負荷手段２への信号伝播遅延時間の和を最小にするよう
にバッファ手段３を配置することによってクロック入力
手段３から各負荷手段２への信号伝播遅延時間を最小化
することができる。バッファ手段３の配置可能なすべて
の位置に対し、前記のクロック入力手段３からバッファ
手段１への信号伝播遅延時間と、バッファ手段１から各
負荷手段２への信号伝播遅延時間の和を計算する。和の
値はバッファ手段１の位置により変化するが、同じ和の
値をもつ位置を曲線でつなぐことにより、図４に示すよ
うな等高線図式を描くことができる。この図式上で、和
が最小になるようバッファ手段１の位置を決定すること
ができる。
【００２０】次に、複数段のバッファを持つクロック分
配回路の構成について説明する。
配回路の構成について説明する。
【００２１】図５を参照すると、クロック入力手段５３
から各負荷手段５２まで複数個のバッファ手段が存在す
る。図５では、たとえば５１−１〜３までの２段として
いる。このとき、クロック入力手段５３からバッファ手
段５１−１への信号伝播遅延時間、バッファ手段５１−
１からバッファ手段５１−２〜３への信号伝播遅延時
間、バッファ手段５１−２〜３から各負荷手段５２への
信号伝播遅延時間についてはそれぞれ図２に示されるよ
うな配線長−信号伝播遅延時間特性を得ることができ
る。これを用いてバッファ手段５１−１〜３の配置位置
を決定することにより、クロック入力手段５３から各負
荷手段５２までのクロックスキューを調節しながら信号
伝播遅延時間を調節できるようなクロック分配回路を得
ることができる。
から各負荷手段５２まで複数個のバッファ手段が存在す
る。図５では、たとえば５１−１〜３までの２段として
いる。このとき、クロック入力手段５３からバッファ手
段５１−１への信号伝播遅延時間、バッファ手段５１−
１からバッファ手段５１−２〜３への信号伝播遅延時
間、バッファ手段５１−２〜３から各負荷手段５２への
信号伝播遅延時間についてはそれぞれ図２に示されるよ
うな配線長−信号伝播遅延時間特性を得ることができ
る。これを用いてバッファ手段５１−１〜３の配置位置
を決定することにより、クロック入力手段５３から各負
荷手段５２までのクロックスキューを調節しながら信号
伝播遅延時間を調節できるようなクロック分配回路を得
ることができる。
【００２２】バッファ手段が複数段ある場合にも、バッ
ファ手段が一段の場合と同様に、クロック入力手段５３
およびバッファ手段５１−１〜３から出力される信号の
伝播遅延時間の差を最小にする、もしくはクロック入力
手段５３から各負荷手段５２への信号伝播遅延時間を最
小にすることにより、クロックスキューを小さくしなが
らクロック伝播遅延時間を小さくすることができる。
ファ手段が一段の場合と同様に、クロック入力手段５３
およびバッファ手段５１−１〜３から出力される信号の
伝播遅延時間の差を最小にする、もしくはクロック入力
手段５３から各負荷手段５２への信号伝播遅延時間を最
小にすることにより、クロックスキューを小さくしなが
らクロック伝播遅延時間を小さくすることができる。
【００２３】ここで、次のように計算することにより上
記最小化が達成できる。なお、クロック入力手段５３か
ら出力される信号の伝播遅延時間をｔ０とする。ｔ０
は、前記クロック入力手段５３とバッファ手段５１−１
の位置から決定され、図２に示されるような関数とな
る。同じように、バッファ手段５１−１〜３から出力さ
れる信号の伝播遅延時間をそれぞれｔ１，ｔ２，ｔ３と
する。
記最小化が達成できる。なお、クロック入力手段５３か
ら出力される信号の伝播遅延時間をｔ０とする。ｔ０
は、前記クロック入力手段５３とバッファ手段５１−１
の位置から決定され、図２に示されるような関数とな
る。同じように、バッファ手段５１−１〜３から出力さ
れる信号の伝播遅延時間をそれぞれｔ１，ｔ２，ｔ３と
する。
【００２４】このとき伝播遅延時間の差の最小化は、バ
ッファ手段５１−１〜３を動かしながら Ｆ＝（ｔ０−ｔ１）2 ＋（ｔ０−ｔ２）2 ＋（ｔ０−ｔ
３）2 ＋（ｔ１−ｔ２）2 ＋（ｔ１−ｔ３）2 ＋（ｔ２
−ｔ３）2 を最小化することにより達成される。
ッファ手段５１−１〜３を動かしながら Ｆ＝（ｔ０−ｔ１）2 ＋（ｔ０−ｔ２）2 ＋（ｔ０−ｔ
３）2 ＋（ｔ１−ｔ２）2 ＋（ｔ１−ｔ３）2 ＋（ｔ２
−ｔ３）2 を最小化することにより達成される。
【００２５】バッファ手段５１−１〜３のそれぞれにつ
いて配置可能なすべての位置を考えｔ０、ｔ１、ｔ２、
ｔ３を計算し、Ｆを求める。その中でＦを最小にするよ
うなバッファ手段５１−１〜３のそれぞれの位置を求め
る。また、この最小化は既存の非線形計画法「今野、山
下著：非線形計画法、日科技連、１９７８」によっても
解くことができる。
いて配置可能なすべての位置を考えｔ０、ｔ１、ｔ２、
ｔ３を計算し、Ｆを求める。その中でＦを最小にするよ
うなバッファ手段５１−１〜３のそれぞれの位置を求め
る。また、この最小化は既存の非線形計画法「今野、山
下著：非線形計画法、日科技連、１９７８」によっても
解くことができる。
【００２６】またクロック入力手段５３から各負荷手段
５２への信号伝播遅延時間の最小化は、 Ｆ１＝（ｔ２−ｔ３）2 を最小化しながら Ｆ２＝ｔ０＋ｔ１＋ｔ２ を最小化することにより達成される。Ｆ１、Ｆ２につい
てもバッファ５１−１〜３を動かしながら最小化できる
他、既存の非線形計画法によっても最小化できる。
５２への信号伝播遅延時間の最小化は、 Ｆ１＝（ｔ２−ｔ３）2 を最小化しながら Ｆ２＝ｔ０＋ｔ１＋ｔ２ を最小化することにより達成される。Ｆ１、Ｆ２につい
てもバッファ５１−１〜３を動かしながら最小化できる
他、既存の非線形計画法によっても最小化できる。
【００２７】上記の実施の形態では、クロック入力手段
からバッファ手段、バッファ手段から負荷手段、あるい
はバッファ手段間の信号伝播遅延時間を図２のような配
線長−信号伝播遅延時間特性を用いて算出し、配置位置
を決定していた。これを信号伝播遅延時間の代わりに既
存の配線手法を用いて見積もった配線長、あるいは距離
を用いて決定すると計算が簡単になり、処理が高速化で
きる。
からバッファ手段、バッファ手段から負荷手段、あるい
はバッファ手段間の信号伝播遅延時間を図２のような配
線長−信号伝播遅延時間特性を用いて算出し、配置位置
を決定していた。これを信号伝播遅延時間の代わりに既
存の配線手法を用いて見積もった配線長、あるいは距離
を用いて決定すると計算が簡単になり、処理が高速化で
きる。
【００２８】次に、図１の回路の動作について、図を参
照して説明する。
照して説明する。
【００２９】クロック入力手段３から入力されたクロッ
ク信号は、バッファ手段１を介して各負荷手段２へ伝播
する。バッファ手段１から各負荷手段２までが、例えば
上記の特開平７−１２１２６１号公報に示された方法を
用いて配線されていれば、クロック信号は各負荷手段２
まで、最小のクロックスキューで伝播する。
ク信号は、バッファ手段１を介して各負荷手段２へ伝播
する。バッファ手段１から各負荷手段２までが、例えば
上記の特開平７−１２１２６１号公報に示された方法を
用いて配線されていれば、クロック信号は各負荷手段２
まで、最小のクロックスキューで伝播する。
【００３０】バッファ手段１はクロック入力手段３から
各負荷手段２までの信号伝播遅延時間を最小にするよう
決定したので、信号伝播遅延時間が最小のクロック分配
回路になる。
各負荷手段２までの信号伝播遅延時間を最小にするよう
決定したので、信号伝播遅延時間が最小のクロック分配
回路になる。
【００３１】例えば、クロック入力手段は集積回路の入
力パッドあるいはクロック生成回路の出力、バッファ手
段はＣＭＯＳ回路のインバータ、負荷手段はフリップフ
ロップ、配線手段はアルミ配線でよい。
力パッドあるいはクロック生成回路の出力、バッファ手
段はＣＭＯＳ回路のインバータ、負荷手段はフリップフ
ロップ、配線手段はアルミ配線でよい。
【００３２】また、図５のようにバッファ手段が複数段
あるような場合にも、バッファ手段５１から各負荷手段
５２までが、例えば上記の特開平７−１２１２６１号公
報に示された方法を用いて配線されていれば、クロック
信号は各負荷手段２まで、最小のクロックスキューで伝
播する。
あるような場合にも、バッファ手段５１から各負荷手段
５２までが、例えば上記の特開平７−１２１２６１号公
報に示された方法を用いて配線されていれば、クロック
信号は各負荷手段２まで、最小のクロックスキューで伝
播する。
【００３３】これに加え、クロック入力手段もしくはバ
ッファ手段から出力される信号の伝播遅延時間の差を最
小化することにより、各信号の伝播遅延時間の最大値を
最小化することができる。また、クロック入力手段から
バッファ手段までの信号伝播遅延時間、バッファ手段間
の信号伝播遅延時間と、バッファ手段から負荷手段まで
の信号伝播遅延時間の和を最小化することにより、クロ
ック入力手段から負荷手段までの信号伝播遅延時間を最
小化することができる。
ッファ手段から出力される信号の伝播遅延時間の差を最
小化することにより、各信号の伝播遅延時間の最大値を
最小化することができる。また、クロック入力手段から
バッファ手段までの信号伝播遅延時間、バッファ手段間
の信号伝播遅延時間と、バッファ手段から負荷手段まで
の信号伝播遅延時間の和を最小化することにより、クロ
ック入力手段から負荷手段までの信号伝播遅延時間を最
小化することができる。
【００３４】さらに、信号伝播遅延時間の近似値として
配線長もしくは距離を用いることにより、処理の高速化
を図ることができる。
配線長もしくは距離を用いることにより、処理の高速化
を図ることができる。
【００３５】
【発明の効果】本発明の効果は、クロックスキューを調
節しながら信号伝播遅延時間を調節できるようにしたこ
とにある。
節しながら信号伝播遅延時間を調節できるようにしたこ
とにある。
【００３６】その理由は、クロック入力手段、負荷手段
の位置、特性、およびバッファ手段、配線手段の特性に
基づき、バッファ手段の配置位置を決定し、クロック入
力手段、バッファ手段、負荷手段の間を配線しているた
めである。
の位置、特性、およびバッファ手段、配線手段の特性に
基づき、バッファ手段の配置位置を決定し、クロック入
力手段、バッファ手段、負荷手段の間を配線しているた
めである。
【図１】本発明によるクロック分配回路の実施の形態を
示す回路図である。
示す回路図である。
【図２】配線長と信号伝播遅延時間の関係を示す特性図
である。
である。
【図３】バッファ手段の位置と信号伝播遅延時間の差の
関係を示す特性図である。
関係を示す特性図である。
【図４】バッファ手段の位置と信号伝播遅延時間の和の
関係を示す特性図である。
関係を示す特性図である。
【図５】本発明による複数段のバッファ手段を持つクロ
ック分配回路の実施の形態を示す回路図である。
ック分配回路の実施の形態を示す回路図である。
【図６】従来のクロック分配回路の実施の形態を示す回
路図である。
路図である。
１，５１−１，５１−２，５１−３，６１ バッファ手
段 ２，５２，６２ 負荷手段 ３，５３，６３ クロック入力手段 ４ 配線手段 ５−１，５−２ 配線分岐点
段 ２，５２，６２ 負荷手段 ３，５３，６３ クロック入力手段 ４ 配線手段 ５−１，５−２ 配線分岐点
Claims (11)
- 【請求項１】クロック入力手段と、バッファ手段と、複
数の負荷手段と、前記クロック入力手段から前記バッフ
ァ手段の間と、前記バッファ手段から前記複数の負荷手
段の間とを配線する配線手段とを有し、 前記クロック入力手段からバッファ手段までの第１の信
号伝播遅延時間と、前記バッファから前記負荷手段まで
の第２の信号伝播遅延時間とを求め、求められた前記第
１および第２の信号伝播遅延時間により前記バッファ手
段の配置位置を決定し、前記クロック入力手段と、前記
バッファ手段と、前記複数の負荷手段の間を配線するこ
とを特徴とするクロック分配回路。 - 【請求項２】前記第１および第２の信号伝播遅延時間
を、 前記クロック入力手段の位置、素子抵抗、素子容量など
の電気的特性、および入力信号波形に対する出力信号特
性と、 前記負荷手段の位置、素子抵抗、素子容量などの電気的
特性、および入力信号波形に対する出力信号特性と、 前記バッファ手段の素子抵抗、素子容量などの電気的特
性、および入力信号波形に対する出力信号特性と、 前記配線手段の配線抵抗、配線容量などの電気的特性に
基づいて作成された配線長−信号伝播遅延時間特性によ
り求めることを特徴とする請求項１に記載のクロック分
配回路。 - 【請求項３】前記クロック入力手段から前記負荷手段ま
での第３の信号伝播遅延時間が最小になるように前記バ
ッファ手段の配置位置を決定することを特徴とする請求
項１又は２に記載のクロック分配回路。 - 【請求項４】前記第３の信号伝播遅延時間を最小とする
ために、前記第１の信号伝播遅延時間と前記第２の信号
伝播遅延時間を等しくするように前記バッファ手段の配
置位置を決定することを特徴とする請求項３に記載のク
ロック分配回路。 - 【請求項５】前記第３の信号伝播遅延時間を最小とする
ために、前記第１の信号伝播遅延時間と前記第２の信号
伝播遅延時間の和を最小とするように前記バッファ手段
の配置を決定することを特徴とする請求項３に記載のク
ロック分配回路。 - 【請求項６】クロック入力手段と、複数の負荷手段と、
前記クロック入力手段と前記負荷手段の間に複数段のバ
ッファ手段を配置し、前記クロック入力手段からバッフ
ァ手段までの間と、前記複数段のバッファ手段の間と、
前記バッファ手段から前記負荷手段までの間を配線する
配線手段とを有し、 前記クロック入力手段からの出力信号の第１の信号伝播
遅延時間と、前記複数のバッファ手段からの出力信号の
複数の第４の信号伝播遅延時間とを求め、求められた前
記第１の信号伝播遅延時間および複数の第４の信号伝播
遅延時間により前記複数のバッファ手段の配置位置を決
定し、前記クロック入力手段と、前記複数段のバッファ
手段と、前記複数の負荷手段の間を配線することを特徴
とするクロック分配回路。 - 【請求項７】前記第１の信号伝播遅延時間と前記複数の
第４の信号伝播遅延時間を、 前記クロック入力手段の位置、素子抵抗、素子容量など
の電気的特性、および入力信号波形に対する出力信号特
性と、 前記負荷手段の位置、素子抵抗、素子容量などの電気的
特性、および入力信号波形に対する出力信号特性と、 前記バッファ手段の素子抵抗、素子容量などの電気的特
性、および入力信号波形に対する出力信号特性と、 前記配線手段の配線抵抗、配線容量などの電気的特性に
基づいて作成された配線長−信号伝播遅延時間特性によ
り求めることを特徴とする請求項６に記載のクロック分
配回路。 - 【請求項８】前記クロック入力手段から前記負荷手段ま
での第３の信号伝播遅延時間が最小になるように複数段
の前記バッファ手段を配置することを特徴とする請求項
６に記載のクロック分配回路。 - 【請求項９】前記第３の信号伝播遅延時間を最小とする
ために、前記第１の信号伝播遅延時間と前記複数の第４
の信号伝播遅延時間をすべて等しくするように前記複数
段の前記バッファ手段を配置することを特徴とする請求
項８に記載のクロック分配回路。 - 【請求項１０】前記信号伝播遅延時間を信号の入力端子
から出力端子までの距離によって算出することを特徴と
する請求項１、３、４、５、６、８又は９に記載のクロ
ック分配回路。 - 【請求項１１】前記信号伝播遅延時間を信号の入力端子
から出力端子までの配線長によって算出することを特徴
とする請求項１、３、４、５、６、８又は９に記載のク
ロック分配回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8063598A JP2778572B2 (ja) | 1996-03-21 | 1996-03-21 | クロック分配回路 |
| US08/822,464 US5944836A (en) | 1996-03-21 | 1997-03-21 | Clock signal distributing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8063598A JP2778572B2 (ja) | 1996-03-21 | 1996-03-21 | クロック分配回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09258840A true JPH09258840A (ja) | 1997-10-03 |
| JP2778572B2 JP2778572B2 (ja) | 1998-07-23 |
Family
ID=13233880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8063598A Expired - Fee Related JP2778572B2 (ja) | 1996-03-21 | 1996-03-21 | クロック分配回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5944836A (ja) |
| JP (1) | JP2778572B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
| US6226757B1 (en) * | 1997-10-10 | 2001-05-01 | Rambus Inc | Apparatus and method for bus timing compensation |
| JP2000200114A (ja) * | 1999-01-07 | 2000-07-18 | Nec Corp | クロック分配回路 |
| US6539490B1 (en) | 1999-08-30 | 2003-03-25 | Micron Technology, Inc. | Clock distribution without clock delay or skew |
| US6552589B1 (en) * | 1999-10-21 | 2003-04-22 | International Business Machines Corporation | Method and apparatus for process independent clock signal distribution |
| US6737926B2 (en) * | 2001-08-30 | 2004-05-18 | Micron Technology, Inc. | Method and apparatus for providing clock signals at different locations with minimal clock skew |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254950A (ja) * | 1988-08-19 | 1990-02-23 | Toshiba Corp | クロック供給回路 |
| JPH04217345A (ja) * | 1990-12-18 | 1992-08-07 | Fujitsu Ltd | 半導体装置 |
| JPH05152438A (ja) * | 1991-11-26 | 1993-06-18 | Nec Corp | 半導体集積回路装置の形成方法 |
| JPH0675658A (ja) * | 1992-08-27 | 1994-03-18 | Kawasaki Steel Corp | 半導体集積回路 |
| JPH07121261A (ja) * | 1993-10-21 | 1995-05-12 | Nec Corp | クロック分配回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04290261A (ja) * | 1991-03-19 | 1992-10-14 | Fujitsu Ltd | 半導体回路のレイアウト方法 |
| US5502819A (en) * | 1992-11-02 | 1996-03-26 | Amdahl Corporation | Clock distribution system for reducing clock skew between processors in a dual sided tightly coupled system |
| US5586307A (en) * | 1993-06-30 | 1996-12-17 | Intel Corporation | Method and apparatus supplying synchronous clock signals to circuit components |
| JPH07262237A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Ltd | クロックスキュー制御方式 |
| US5625805A (en) * | 1994-06-30 | 1997-04-29 | Digital Equipment Corporation | Clock architecture for synchronous system bus which regulates and adjusts clock skew |
| JPH0944267A (ja) * | 1995-07-26 | 1997-02-14 | Mitsubishi Electric Corp | クロック分配回路 |
| US5712579A (en) * | 1995-10-16 | 1998-01-27 | Xilinx, Inc. | Deskewed clock distribution network with edge clock |
| US5696951A (en) * | 1996-01-03 | 1997-12-09 | Credence Systems Corporation | Signal deskewing system for synchronous logic circuit |
-
1996
- 1996-03-21 JP JP8063598A patent/JP2778572B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-21 US US08/822,464 patent/US5944836A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254950A (ja) * | 1988-08-19 | 1990-02-23 | Toshiba Corp | クロック供給回路 |
| JPH04217345A (ja) * | 1990-12-18 | 1992-08-07 | Fujitsu Ltd | 半導体装置 |
| JPH05152438A (ja) * | 1991-11-26 | 1993-06-18 | Nec Corp | 半導体集積回路装置の形成方法 |
| JPH0675658A (ja) * | 1992-08-27 | 1994-03-18 | Kawasaki Steel Corp | 半導体集積回路 |
| JPH07121261A (ja) * | 1993-10-21 | 1995-05-12 | Nec Corp | クロック分配回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5944836A (en) | 1999-08-31 |
| JP2778572B2 (ja) | 1998-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613857A (ja) | ディレイ調整回路 | |
| JP2778572B2 (ja) | クロック分配回路 | |
| JP3599017B2 (ja) | クロック伝搬遅延時間の調整方法 | |
| JP3320469B2 (ja) | データ処理回路配置 | |
| US6388277B1 (en) | Auto placement and routing device and semiconductor integrated circuit | |
| US6557152B1 (en) | Method of designing signal distribution circuit and system for supporting the same | |
| JP3104746B2 (ja) | クロックツリーレイアウト装置 | |
| JP2699831B2 (ja) | クロック分配回路 | |
| JPH01175408A (ja) | 信号遅延装置 | |
| JP2685546B2 (ja) | クロック分配回路の製造方法 | |
| JPH05158575A (ja) | クロックスキュー観測システム | |
| JP3024241B2 (ja) | 集積回路の自動配置配線システム | |
| JP2646660B2 (ja) | クロック駆動回路 | |
| JPH11163694A (ja) | 遅延調整方法および遅延調整回路 | |
| JP3251250B2 (ja) | クロックスキュー低減方法及びクロックスキュー低減方法を記録したコンピュータ読み取り可能な記録媒体 | |
| JPH05130077A (ja) | 集積回路間パリテイチエツクシステム | |
| JPH0437059A (ja) | 半導体装置 | |
| JPS62256155A (ja) | バス争奪方式 | |
| JPH0358261A (ja) | アービタ回路 | |
| JPS6221400A (ja) | 音響効果装置 | |
| JP2586032B2 (ja) | アドレス計算付加装置 | |
| JPH04326411A (ja) | クロック分配回路 | |
| JP2000114468A (ja) | 半導体集積回路 | |
| JPH06266859A (ja) | Ｓｉｍｄ型並列計算装置 | |
| JPH0669340A (ja) | 半導体集積回路のブロック端子配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090508 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100508 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110508 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110508 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120508 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120508 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130508 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140508 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |