JP2586032B2 - アドレス計算付加装置 - Google Patents

アドレス計算付加装置

Info

Publication number
JP2586032B2
JP2586032B2 JP62072800A JP7280087A JP2586032B2 JP 2586032 B2 JP2586032 B2 JP 2586032B2 JP 62072800 A JP62072800 A JP 62072800A JP 7280087 A JP7280087 A JP 7280087A JP 2586032 B2 JP2586032 B2 JP 2586032B2
Authority
JP
Japan
Prior art keywords
address
index value
output
area
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62072800A
Other languages
English (en)
Other versions
JPS63238626A (ja
Inventor
聡 鳥井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62072800A priority Critical patent/JP2586032B2/ja
Publication of JPS63238626A publication Critical patent/JPS63238626A/ja
Application granted granted Critical
Publication of JP2586032B2 publication Critical patent/JP2586032B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】 技術分野 本発明はアドレス計算付加装置に関し、特にベースア
ドレスとインデックス値とを用いて記憶領域上のアドレ
スを算出するアドレス計算装置のアドレス計算付加装置
に関する。
従来技術 従来、この種のアドレス計算装置では、ベースアドレ
スとインデックス値と、必要な場合には要素長とを入力
とし、ベースアドレスとインデックス値とを加えたもの
を記憶領域のアドレスとして出力し、あるいは、インデ
ックス値と要素長との積をベースアドレスに加えたもの
を記憶領域のアドレスとして出力しており、インデック
ス値の発生源と、アドレス計算装置との間に介在してイ
ンデックス値の正負に応じてインデックス値の変換動作
を行うような付加装置はなかった。
このアドレス計算装置の出力はインデックス値が負の
場合には、一般に、ベースアドレスより小さな値とな
り、また、記憶領域はその管理上、正方向すなわちアド
レスの大きくなる方向へは自由に拡張できることが多い
のに対し、負方向への拡張はできないか、あるいは、で
きても正方向に比べて制限がある場合が多いという特徴
を持っている。さらに、今日、プログラム言語において
は負数の添字も正数と同様に許されるようになってきて
いる。
このような従来のアドレス計算装置では、インデック
ス値が負の場合には、その出力はベースアドレスより小
さな値となり、また、記憶領域はその管理上、正方向す
なわちアドレスの大きくなる方向へは自由に拡張できる
ことが多いのに対し、負方向への拡張はできないか、あ
るいは、できても正方向に比べて制限がある場合が多い
ので、負数の添字範囲の拡張性が正数の添字に比べて劣
るという欠点がある。
発明の目的 本発明は上記のような従来のものの欠点を除去すべく
なされたもので、負数の拡張性が正方向に比べて劣る記
憶領域においても、インデックス値発生装置側から見て
正負同様にインデックス値を指定することができるアド
レス計算付加装置の提供を目的とする。
発明の構成 本発明によるアドレス計算付加装置は、ベースアドレ
スとインデックス値とを用いて記憶領域上のアドレスを
算出するアドレス計算装置のアドレス計算付加装置であ
って、前記インデックス値の正負に応じて前記記憶領域
における偶数アドレス領域と奇数アドレス領域とを夫々
示す修正値を算出する算出手段を設け、前記インデック
ス値が正のときは前記算出手段により前記偶数アドレス
領域と奇数アドレス領域との一方の領域を示す修正値を
算出し、前記インデックス値が正のときは前記算出手段
により前記偶数アドレス領域と奇数アドレス領域との他
方の領域を示す修正値を算出して、これ等修正値を前記
アドレス計算装置に出力するようにしたことを特徴とす
る。
実施例 次に、本発明の一実施例について図面を参照して説明
する。
第1図は本発明の一実施例の構成を示すブロック図で
ある。図において、本発明の一実施例によるアドレス計
算付加装置は、符号判定器1と、絶対値算出器2と、算
術演算部3,4と、出力選択器5とにより構成されいる。
また、算術演算部3は加算器31により構成され、算術演
算部4は加算器41と減算器42とにより構成されている。
いま、本発明の一実施例によるアドレス計算付加装置
に入力インデックス値Xとして3,−5,0が図示せぬイン
デックス値発生装置から入力された場合の動作について
説明する。
符号判定器1はこの入力インデックス値Xの正および
0または負を判定するよう構成されているので、まず、
アドレス計算付加装置に入力インデックス値Xとして3
が入力された場合、符号判定器1は入力インデックス値
Xが3なので正と判定する。絶対値算出器2は入力イン
デックス値Xとして3を入力し、入力インデックス値X
の絶対値を算出する。その出力|X|は3である。この出
力|X|を算術演算部3,4に夫々出力する。
算術演算部3では加算器31によりこの出力|X|の加算
が行われ、その出力は2×|X|、すなわち6が出力され
る。減算器42では加算器41の出力2×|X|と定数1との
減算が行われ、その出力は2×|X|−1、すなわち5が
出力される。
出力選択器5は符号判定器1の判定結果により、算術
演算部3の出力と算術演算部4の出力とのうち一方を選
択する。すなわち、符号判定器1の判定結果が正および
0の場合には算術演算部3の出力を選択し、符号判定器
1の判定結果が負の場合には算術演算部4の出力を選択
する。したがって、ここでは符号判定器1の判定結果が
正なので、出力選択器5は算術演算部3の出力を選択
し、出力インデックス値Yとして6を図示せぬアドレス
計算装置に出力する。
上述の動作と同様にして、アドレス計算付加装置に入
力インデックス値Xとして−5が入力された場合、符号
判定器1の判定結果は負となり、算術演算部3の出力2
×|X|は10となり、算術演算部4の出力2×|X|−1は9
となる。したがって、出力選択器5は算術演算部4の出
力2×|X|−1を選択し、出力インデックス値Yとして
9をアドレス計算装置に出力する。
さらに、アドレス計算付加装置に入力インデックス値
Xとして0が入力された場合、符号判定器1の判定結果
は0となり、算術演算部3の出力2×|X|は0となり、
算術演算部4の出力2×|X|−1は−1となる。したが
って、出力選択器5は算術演算部3の出力2×|X|を選
択し、出力インデックス値Yとして0をアドレス計算装
置に出力する。
このようにして、入力インデックス値Xが正の場合は
記憶領域のうち偶数の領域に、また、入力インデックス
値Xが負の場合は記憶領域のうち奇数の領域に設定され
る。さらに、本発明の一実施例によるアドレス計算付加
装置は正および0または負の整数が入力インデックス値
Xとして入力されても、必ず正の整数および0を出力し
て、インデックス値の変換を行うので、インデックス値
が正または負の整数のどちらであっても、正方向すなわ
ちアドレスの大きくなる方向へ自由に拡張することがで
きる。
このように、入力されたインデックス値の正または負
に応じて、記憶領域に予め設定された第1領域(例え
ば、偶数の領域)と第2領域(例えば、奇数の領域)と
を夫々示す修正値を算術演算部3,4により算出して、こ
れをアドレス計算装置に出力するようにすることによっ
て、アドレス計算装置へ負のインデックス値の入力をな
くし、負方向の拡張性が正方向に比べて劣る記憶領域に
おいても、第1図に示した本発明の装置の前段に位置す
る図示せぬ、入力インデックス値Xを発生するインデッ
クス値発生装置側から見て正負が同じようにインデック
ス値を指定することができる。
なお、本発明の一実施例においては、絶対値算出器2
の出力の2倍を得るための演算器として算術演算部3,4
に加算器31,41を夫々用いているが、絶対値算出器2の
出力の2倍を得るための演算器としてはこれに限られる
ものではなく、定数2を乗ずる乗算器を用いてもよく、
また、内部の数表現が二進数であるならば、シフトレジ
スタを用いてもよく、様々な付加変更が可能であること
はいうまでもない。また、入力インデックス値Xが正の
場合は偶数の領域に、負の場合は奇数の領域に設定でき
るようにしたが、正負とも同じように範囲が設定される
ならばこれに限定されない。
発明の効果 以上説明したように本発明によれば、インデックス値
の正負に応じて、記憶領域に予め設定された第1領域と
第2領域とを夫々示す修正値を算出し、インデックス値
が正のときは第1領域を示す修正値を算出してこれをア
ドレス計算装置に出力し、インデックス値が負のときは
第2領域を示す修正値を算出してこれをアドレス計算装
置に出力するようにすることによって、負数の拡張性が
正方向に比べて劣る記憶領域においても、インデックス
値発生装置側から見て正負同様にインデックス値を指定
することができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 1……符号判定器 2……絶対値算出器 3,4……算術演算部 5……出力選択器

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ベースアドレスとインデックス値とを用い
    て記憶領域上のアドレスを算出するアドレス計算装置の
    アドレス計算付加装置であって、前記インデックス値の
    正負に応じて、前記記憶領域における偶数アドレス領域
    と奇数アドレス領域とを夫々示す修正値を算出する算出
    手段を設け、前記インデックス値が正のときは前記算出
    手段により前記偶数アドレス領域と奇数アドレス領域と
    の一方の領域を示す修正値を算出し、前記インデックス
    値が負のときは前記算出手段により前記偶数アドレス領
    域と奇数アドレス領域との他方の領域を示す修正値を算
    出して、これ等修正値を前記アドレス計算装置に出力す
    るようにしたことを特徴とするアドレス計算付加装置。
JP62072800A 1987-03-26 1987-03-26 アドレス計算付加装置 Expired - Lifetime JP2586032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62072800A JP2586032B2 (ja) 1987-03-26 1987-03-26 アドレス計算付加装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62072800A JP2586032B2 (ja) 1987-03-26 1987-03-26 アドレス計算付加装置

Publications (2)

Publication Number Publication Date
JPS63238626A JPS63238626A (ja) 1988-10-04
JP2586032B2 true JP2586032B2 (ja) 1997-02-26

Family

ID=13499827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62072800A Expired - Lifetime JP2586032B2 (ja) 1987-03-26 1987-03-26 アドレス計算付加装置

Country Status (1)

Country Link
JP (1) JP2586032B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52123839A (en) * 1976-04-12 1977-10-18 Hitachi Ltd Signal expander

Also Published As

Publication number Publication date
JPS63238626A (ja) 1988-10-04

Similar Documents

Publication Publication Date Title
JPH0443773A (ja) 演算回路
JPH06141172A (ja) 色信号変換方法および装置
JP2586032B2 (ja) アドレス計算付加装置
JP2000338935A (ja) 階調補正装置、画像表示装置および階調補正方法
JPH07234778A (ja) 演算回路
JPH03135627A (ja) ファジイ演算装置
JPH0793295A (ja) 非線形関数を近似する方法およびシステム
JP2509279B2 (ja) 浮動小数点数一固定小数点数変換装置
JPH07134646A (ja) 実数または複素数用の乗算器
JP2595820B2 (ja) ガロア拡大体演算器
JPS5939049B2 (ja) コ−ド変換方式
JP2951685B2 (ja) 固定小数点演算器
JPH02187374A (ja) 色補正装置
JPH02114324A (ja) 乗算器
JP2005227811A (ja) 近似回路
US5367700A (en) System for multiplying digital input data in a multiplier circuit
JPH04235629A (ja) 平方根演算装置
JP2697591B2 (ja) 算術演算回路
JPS63292267A (ja) 高速フ−リエ変換用アドレス生成回路
JP2000010763A (ja) 除算回路
JP2000081968A (ja) 逆数演算装置
JPS5913782B2 (ja) ディジタル演算回路
JPS63245725A (ja) 配列添字変換装置
JPH07114454A (ja) 乗算回路および乗算方法
JPH06202752A (ja) 指数関数データの補間装置