JPH04318647A - 周辺装置のステータス読み込み方式 - Google Patents
周辺装置のステータス読み込み方式Info
- Publication number
- JPH04318647A JPH04318647A JP11072691A JP11072691A JPH04318647A JP H04318647 A JPH04318647 A JP H04318647A JP 11072691 A JP11072691 A JP 11072691A JP 11072691 A JP11072691 A JP 11072691A JP H04318647 A JPH04318647 A JP H04318647A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- peripheral device
- request
- interrupt request
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、データ処理システムに
おける周辺装置のステータス読み込み方式に関する。
おける周辺装置のステータス読み込み方式に関する。
【０００２】
【従来の技術】従来、中央処理装置は周辺装置からの割
込要求を受け、それに従って要求のあった処理を行う。
込要求を受け、それに従って要求のあった処理を行う。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
方式では、周辺装置が割込要求を出せなくなった場合の
対策がとられておらず、割込要求が無視されてしまって
いた。そこで、本発明は周辺装置が中央処理装置に割込
要求を出せなくなった場合でも、中央処理装置が周辺装
置の割込要求を認識し、要求の処理を行うようにするも
のである。
方式では、周辺装置が割込要求を出せなくなった場合の
対策がとられておらず、割込要求が無視されてしまって
いた。そこで、本発明は周辺装置が中央処理装置に割込
要求を出せなくなった場合でも、中央処理装置が周辺装
置の割込要求を認識し、要求の処理を行うようにするも
のである。
【０００４】
【課題を解決するための手段】本発明は、中央処理装置
に周辺装置の割込状態を示す割込ビットを、所定時間毎
に監視する機能を持たせたものである。
に周辺装置の割込状態を示す割込ビットを、所定時間毎
に監視する機能を持たせたものである。
【０００５】
【作用】中央処理装置は、周辺装置から割込要求がなく
ても所定時間毎に、周辺装置の割込ビットを監視してい
るので周辺装置からの割込発生を認識でき、要求の処理
を行う事が可能となる。
ても所定時間毎に、周辺装置の割込ビットを監視してい
るので周辺装置からの割込発生を認識でき、要求の処理
を行う事が可能となる。
【０００６】
【実施例】以下本発明の実施例を図面に基ずいて詳細に
説明する。
説明する。
【０００７】図１は本発明の機能ブロック図である。
【０００８】中央処理装置であるＣＰＵ１と、データ転
送要求発生時にＣＰＵ１に割込要求を発生する周辺装置
である入出力装置（以下Ｉ／Ｏと略す）、Ｉ／Ｏ２，Ｉ
／Ｏ３が、それぞれ入出力ポートｅ，ｆ，ｉを介して伝
送路としてのシステムバス４により接続されており、Ｉ
／Ｏ２はＩ／Ｏ３よりハード上、割込優先順位を高くし
てある。又、Ｉ／Ｏ２，Ｉ／Ｏ３はそれぞれ図２に示す
ようなステータスレジスタ５を有し、データ転送要求発
生時に割込要求を出すと共に、このステータスレジスタ
５の割込ビットｌに１をたてる 。
送要求発生時にＣＰＵ１に割込要求を発生する周辺装置
である入出力装置（以下Ｉ／Ｏと略す）、Ｉ／Ｏ２，Ｉ
／Ｏ３が、それぞれ入出力ポートｅ，ｆ，ｉを介して伝
送路としてのシステムバス４により接続されており、Ｉ
／Ｏ２はＩ／Ｏ３よりハード上、割込優先順位を高くし
てある。又、Ｉ／Ｏ２，Ｉ／Ｏ３はそれぞれ図２に示す
ようなステータスレジスタ５を有し、データ転送要求発
生時に割込要求を出すと共に、このステータスレジスタ
５の割込ビットｌに１をたてる 。
【０００９】ＣＰＵ１には通常の処理を行うメイン処理
機能ａと、Ｉ／Ｏ２，Ｉ／Ｏ３がデータ転送要求時に発
生する割込要求を受け処理する割込み処理機能ｄのほか
に、Ｉ／Ｏ２，Ｉ／Ｏ３が割込要求が出せない状態が生
じた場合においても、ＣＰＵ１は所定時時間毎にＩ／Ｏ
２，Ｉ／Ｏ３をポーリングする機能ｂを持ち、ステータ
スレジスタ５の割込ビットｌを見て、割込発生を認識す
る機能ｃを有する。
機能ａと、Ｉ／Ｏ２，Ｉ／Ｏ３がデータ転送要求時に発
生する割込要求を受け処理する割込み処理機能ｄのほか
に、Ｉ／Ｏ２，Ｉ／Ｏ３が割込要求が出せない状態が生
じた場合においても、ＣＰＵ１は所定時時間毎にＩ／Ｏ
２，Ｉ／Ｏ３をポーリングする機能ｂを持ち、ステータ
スレジスタ５の割込ビットｌを見て、割込発生を認識す
る機能ｃを有する。
【００１０】Ｉ／Ｏ２，Ｉ／Ｏ３は、データ転送要求時
にステータスレジスタｇ，ｊの割込みビットを立てると
共にＣＰＵ１に割込み要求を発生する割込要求機能ｈ，
ｋを有する。
にステータスレジスタｇ，ｊの割込みビットを立てると
共にＣＰＵ１に割込み要求を発生する割込要求機能ｈ，
ｋを有する。
【００１１】図３はＣＰＵ１の動作をタイムチャートで
示したものであり、図中の”ｔ（＝ｔ１＋ｔ２）”はＣ
ＰＵ１がＩ／Ｏ２，Ｉ／Ｏ３をポーリングし割込ビット
ｌを読み出す周期を示したものである。ｍのレベルはＣ
ＰＵ１がメインルーチンの処理を行っている状態を示し
、ｎのレベルは割込ルーチンの処理を行っている状態を
示したものである。
示したものであり、図中の”ｔ（＝ｔ１＋ｔ２）”はＣ
ＰＵ１がＩ／Ｏ２，Ｉ／Ｏ３をポーリングし割込ビット
ｌを読み出す周期を示したものである。ｍのレベルはＣ
ＰＵ１がメインルーチンの処理を行っている状態を示し
、ｎのレベルは割込ルーチンの処理を行っている状態を
示したものである。
【００１２】図３（ａ）はＩ／Ｏ２，Ｉ／Ｏ３の割込要
求が正常に動作している場合のタイムチャートである。
求が正常に動作している場合のタイムチャートである。
【００１３】６の時点でＩ／Ｏ２，７の時点でＩ／Ｏ３
の割込要求を受けそれに対する処理Ａ，Ｂが行われ、８
の時点においてＩ／Ｏ２，Ｉ／Ｏ３が割込要求を同時に
出した場合、ＣＰＵ１は割込優先順位の高いＩ／Ｏ２の
割込処理Ａを行い、つづいてＩ／Ｏ３の割込処理Ｂを行
う。
の割込要求を受けそれに対する処理Ａ，Ｂが行われ、８
の時点においてＩ／Ｏ２，Ｉ／Ｏ３が割込要求を同時に
出した場合、ＣＰＵ１は割込優先順位の高いＩ／Ｏ２の
割込処理Ａを行い、つづいてＩ／Ｏ３の割込処理Ｂを行
う。
【００１４】図３（ｂ）は、Ｉ／Ｏ２，Ｉ／Ｏ３が割込
要求を出せない状態が生じた場合のタイムチャートであ
る。
要求を出せない状態が生じた場合のタイムチャートであ
る。
【００１５】ＣＰＵ１が所定時間毎にＩ／Ｏ２，Ｉ／Ｏ
３をポーリングし割込ビットｌの監視行っているので、
９の時点でＩ／Ｏ２の割込ビットｌのみを認識すると、
処理Ａを行い、１０の時点でＩ／Ｏ３の割込ビットｌの
みを認識すると、処理Ｂが行われる。又、１２の領域で
Ｉ／Ｏ２，Ｉ／Ｏ３が共にステータスレジスタ５の割込
ビットｌに１を立てると、ＣＰＵ１は１１の時点でまず
Ｉ／Ｏ２の割込ビットｌを読み出しに行き、１が立って
いる事を確認して処理Ａを行い、次にＩ／Ｏ３の割込ビ
ットｌを読み出しに行き、１が立っている事を確認して
処理Ｂを行う。
３をポーリングし割込ビットｌの監視行っているので、
９の時点でＩ／Ｏ２の割込ビットｌのみを認識すると、
処理Ａを行い、１０の時点でＩ／Ｏ３の割込ビットｌの
みを認識すると、処理Ｂが行われる。又、１２の領域で
Ｉ／Ｏ２，Ｉ／Ｏ３が共にステータスレジスタ５の割込
ビットｌに１を立てると、ＣＰＵ１は１１の時点でまず
Ｉ／Ｏ２の割込ビットｌを読み出しに行き、１が立って
いる事を確認して処理Ａを行い、次にＩ／Ｏ３の割込ビ
ットｌを読み出しに行き、１が立っている事を確認して
処理Ｂを行う。
【００１６】図３（ｃ）は、一方のＩ／Ｏ、例えばＩ／
Ｏ３が、割込要求を出せない場合のタイムチャートであ
る。
Ｏ３が、割込要求を出せない場合のタイムチャートであ
る。
【００１７】Ｉ／Ｏ２は正常に動作するので、１３の時
点でＩ／Ｏ２が割込要求を出すと、ＣＰＵ１は処理Ａを
行い、１４の時点でＣＰＵ１がポーリングした時Ｉ／Ｏ
３の割込ビットｌに１が立っている事を確認すると処理
Ｂ（＝Ｂ１＋Ｂ２）を行うが、処理Ｂが行われていると
きにＩ／Ｏ２からの割込要求１５を受けると、ＣＰＵ１
は処理Ｂ１で中断し、Ｉ／Ｏ２の割込要求に対する処理
Ａを行い、その後処理Ｂ２を行う。
点でＩ／Ｏ２が割込要求を出すと、ＣＰＵ１は処理Ａを
行い、１４の時点でＣＰＵ１がポーリングした時Ｉ／Ｏ
３の割込ビットｌに１が立っている事を確認すると処理
Ｂ（＝Ｂ１＋Ｂ２）を行うが、処理Ｂが行われていると
きにＩ／Ｏ２からの割込要求１５を受けると、ＣＰＵ１
は処理Ｂ１で中断し、Ｉ／Ｏ２の割込要求に対する処理
Ａを行い、その後処理Ｂ２を行う。
【００１８】本実施例では、以上述べたようにＩ／Ｏ２
，Ｉ／Ｏ３を所定時間毎にポーリングし割込ビットｌを
監視している。
，Ｉ／Ｏ３を所定時間毎にポーリングし割込ビットｌを
監視している。
【００１９】
【発明の効果】以上説明したように本発明によれば、中
央処理装置は周辺装置での割込発生を認識できない状態
を回避できるようになる。
央処理装置は周辺装置での割込発生を認識できない状態
を回避できるようになる。
【図１】本発明の機能ブロック図である。
【図２】入出力装置が有する割込ステータスを示した図
である。
である。
【図３】中央処理装置の動作を説明するための図である
。
。
１ 中央処理装置（ＣＰＵ）
２ 入出力装置（Ｉ／Ｏ）
３ 入出力装置（Ｉ／Ｏ）
４ 伝送路（システムバス）
ａ メイン処理機能
ｂ 所定時間毎にステータスレジスタを読み出す
機能ｃ ステータスレジスタの割り込みビットを
判定する機能 ｄ 割込処理機能 ｅ 入出力ポート ｆ 入出力ポート ｇ ステータスレジスタ ｈ 割込要求機能 ｉ 入出力ポート ｊ ステータスレジスタ ｋ 割込要求機能
機能ｃ ステータスレジスタの割り込みビットを
判定する機能 ｄ 割込処理機能 ｅ 入出力ポート ｆ 入出力ポート ｇ ステータスレジスタ ｈ 割込要求機能 ｉ 入出力ポート ｊ ステータスレジスタ ｋ 割込要求機能
Claims (1)
- 【請求項１】 中央処理装置と前記中央処理装置との
間でデータの受授を行う周辺装置があって、前記中央処
理装置と前記周辺装置は、伝送路により接続されており
、前記周辺装置には、内部ステータスを示すステータス
レジスタを有し、データ転送要求発生時に前記周辺装置
は前記内部スタータスの割込ビットをセットすると共に
、前記中央処理装置に割込要求を発生し、これによって
前記中央処理装置が前記内部ステ−タスを読み込む周辺
装置のステータス読み込み方式において、前記中央処理
装置は、前記周辺装置からの割込要求を受け付けた場合
の他に、所定時間毎に前記周辺装置の前記内部ステータ
スを読み込むように構成し、前記周辺装置が割込要求を
発生した場合、及び、前記ステータスレジスタに前記割
込ビットがセットされた事を前記中央処理装置が検出し
た場合のいずれにおいても、前記周辺装置からの割込処
理を可能にしたことを特徴とする周辺装置のステータス
読み込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11072691A JPH04318647A (ja) | 1991-04-17 | 1991-04-17 | 周辺装置のステータス読み込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11072691A JPH04318647A (ja) | 1991-04-17 | 1991-04-17 | 周辺装置のステータス読み込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04318647A true JPH04318647A (ja) | 1992-11-10 |
Family
ID=14542943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11072691A Pending JPH04318647A (ja) | 1991-04-17 | 1991-04-17 | 周辺装置のステータス読み込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04318647A (ja) |
-
1991
- 1991-04-17 JP JP11072691A patent/JPH04318647A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113608914B (zh) | 一种芯片、芯片的功能安全检测方法、介质和电子设备 | |
| US9639076B2 (en) | Switch device, information processing device, and control method of information processing device | |
| US4320450A (en) | Protection apparatus for multiple processor systems | |
| JPH04318647A (ja) | 周辺装置のステータス読み込み方式 | |
| JPH0483439A (ja) | データ転送量異常検出方式 | |
| JPH11184805A (ja) | バスシステム | |
| JP3497478B2 (ja) | Ｄｍａ転送装置及びデータ転送システム | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JP3497179B2 (ja) | データ処理システムのバス管理方式 | |
| JPH04302346A (ja) | マルチプロセッサシステム | |
| JPH09259070A (ja) | 割り込み制御方式 | |
| JPS63205753A (ja) | バス制御装置 | |
| JPH04266147A (ja) | バスアダプタ装置 | |
| JPH0512203A (ja) | バス性能測定システム | |
| JPH05158723A (ja) | 分散処理型制御装置の異常診断装置 | |
| JPS6174052A (ja) | デ−タ処理装置 | |
| JP2000259526A (ja) | シリアルインターフェース回路 | |
| KR19980044600A (ko) | 순차식 pci 버스용 다중 인터럽트 제어장치 및 방법 | |
| JPH0784933A (ja) | 入出力制御ボード | |
| JPS6211384B2 (ja) | ||
| JP2019020766A (ja) | 電子装置 | |
| KR19980015549A (ko) | 다수 프로세서간의 통신장치 | |
| JPH05292130A (ja) | 通信制御用半導体集積回路 | |
| JP2004326551A (ja) | データ処理装置 | |
| JPH0248762A (ja) | コンピュータ・システム |