JPH09260583A - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JPH09260583A
JPH09260583A JP8087131A JP8713196A JPH09260583A JP H09260583 A JPH09260583 A JP H09260583A JP 8087131 A JP8087131 A JP 8087131A JP 8713196 A JP8713196 A JP 8713196A JP H09260583 A JPH09260583 A JP H09260583A
Authority
JP
Japan
Prior art keywords
high frequency
chip
frequency circuit
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8087131A
Other languages
English (en)
Inventor
Kenjiro Nishikawa
健二郎 西川
Tsuneo Tokumitsu
恒雄 徳満
Masayoshi Aikawa
正義 相川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8087131A priority Critical patent/JPH09260583A/ja
Publication of JPH09260583A publication Critical patent/JPH09260583A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 実装基板に半田バンプを用いて高周波回路チ
ップを実装する半導体装置において、高周波回路の特性
劣化を防ぐと共に半田バンプの高さの制御を不要とする
高周波半導体装置を提供することを目的とする。 【解決手段】 実装基板（１）の高周波回路チップ
（２）と対向する位置に空隙（７）をもうける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば１ＧＨｚ以
上の高周波信号を処理する半導体装置に関する。
【０００２】
【従来の技術】ＭＭＩＣなどの高周波回路チップを基板
上に実装する方法として、金等で構成される半田バンプ
を用い、フェイスダウン構造で接続されるフリップチッ
プ実装がよく用いられる。これは、半田バンプの高さが
数十μｍ以下と極めて小さい値で、チップと基板との接
続部のインダクタンスの影響を無視できるためである。
【０００３】図１は１９９５ ＩＥＥＥ ＭＴＴ−Ｓ
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓ
ｙｍｐｏｓｉｕｍで発表された従来の半導体装置の実装
構成である。実装基板と高周波回路（例えば、ＭＭＩ
Ｃ）チップ２が半田バンプ３により接続された構成であ
る。ＭＭＩＣチップはコプレーナ線路を主に用いて構成
される共平面型もしくはマイクロストリップ線路を主に
用いて、ＭＭＩＣチップの表面に高周波回路、裏面に接
地導体が形成される構成である。
【０００４】しかしながら、従来の構成の半導体装置で
は、実装基板面と高周波回路チップ表面（高周波回路形
成面）の間隔ｄがバンプ高さ分しかなく、実装基板の影
響により、高周波特性が劣化するという問題点があっ
た。
【０００５】また、図２は１９９５ ＩＥＥＥ ＭＴＴ
−Ｓ ＩｎｔｅｒｎａｔｉｏｎａｌＭｉｃｒｏｗａｖｅ
Ｓｙｍｐｏｓｉｕｍで発表されたコプレーナ線路の特
性インピーダンスとｄの関係を示した計算結果である。
高周波チップの基板厚は１００μｍであり、コプレーナ
線路の中心導体幅をｗとしている。図中の点線は高周波
チップ上に空気のみが存在する場合の特性インピーダン
スであり、コプレーナ線路の中心導体と接地導体の間隔
は線路の特性インピーダンスが７５Ωとなるように設定
している。この結果によると、コプレーナ線路の中心導
体幅に関わらず、ｄの変化に対して線路の特性インピー
ダンスが大きく変化しており、実装基板の影響を無視す
るためには、線路上に数百μｍの空気層が必要である。
このような線路の特性インピーダンスの変化はマイクロ
ストリップ線路についても同様である。図２に示すよう
な計算結果よりチップ実装後の高周波回路の特性を予測
することが可能であるが、実装基板面とチップ表面の間
隔ｄを数μｍ単位で制御することが困難であり、高周波
回路の正確な設計ができないという問題点があった。
【０００６】
【発明が解決しようとする課題】本発明はフリップチッ
プ実装により、高周波回路チップの回路形成面と実装用
回路基板の距離が近づくことによる高周波特性の劣化を
防ぎ、かつ半田バンプの高さ制御を不要とすることがで
きる高周波半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、実装基板に半
田バンプを用いて高周波回路チップ２をフリップチップ
実装する半導体装置において、上記実装基板の該高周波
回路チップ２の対向する位置に空隙７を設けたことを特
徴とする（請求項１）。
【０００８】また、実装基板上に誘電体膜３を形成し、
該誘電体膜３上に半田バンプを用いて高周波回路チップ
２をフリップチップ実装する半導体装置において、該高
周波回路チップ２の対向する位置の上記誘電体膜３の一
部またはすべてを取り除いたことを特徴とする（請求項
２）。
【０００９】また、実装基板上に半導体基板４を形成
し、該半導体基板４上に半田バンプを用いて高周波回路
チップ２をフリップチップ実装する半導体装置で、該高
周波回路チップ２の対向する位置の上記半導体基板４を
取り除いたことを特徴とする（請求項５）。
【００１０】上記半導体装置において誘電体膜３が多層
に形成されていることを特徴とする（請求項３）。
【００１１】上記半導体装置において誘電体膜３の代わ
りに異なる種類の誘電体膜が多層に積層形成されている
ことを特徴とする（請求項４）。
【００１２】また、上記半導体装置において、実装基板
が誘電体で形成されていることを特徴とする（請求項
７）。
【００１３】また、上記半導体装置において、実装基板
が半導体基板で形成されていることを特徴とする（請求
項８）。
【００１４】また、実装基板上に半導体基板４が形成さ
れる上記の半導体装置において、半導体基板４上に信号
を処理する制御回路やディジタル回路や高周波回路を形
成したことを特徴とする（請求項６）。
【００１５】また、実装基板が半導体基板で形成される
上記の半導体装置において、実装基板上に信号を処理す
る制御回路やディジタル回路や高周波回路を形成したこ
とを特徴とする（請求項９）。
【００１６】また、実装基板が半導体基板で形成される
半導体装置において、実装基板上に発光素子を形成した
ことを特徴とする（請求項１０）。
【００１７】また、上記半導体装置において、高周波回
路チップが半導体基板で形成され、該半導体基板上に誘
電体膜及び導体が多層に積層された多層化された高周波
回路チップであることを特徴とする（請求項１１）。
【００１８】また、上記半導体装置において、高周波回
路チップが半導体基板で形成され、該半導体基板上の片
面に信号線と接地導体が構成された共平面高周波回路チ
ップであることを特徴とする（請求項１２）。
【００１９】また、上記半導体装置において、高周波回
路チップが半導体基板で形成され、半導体基板表面に高
周波回路、裏面に接地導体が形成された構成の高周波回
路チップであることを特徴とする（請求項１３）。
【００２０】本発明による構成ではフリップチップ実装
された高周波回路チップ下の実装基板上に空隙を形成し
ているので、チップの回路形成面と実装基板面の間隔は
半田バンプの高さに加えて空隙の深さ分が追加され、回
路形成面と実装基板面の間隔を大きくとることができ
る。従って、高周波回路上部に空気のみが存在する場合
とほぼ同じ条件となり、高周波回路への実装基板の影響
を無くすことができ、良好な高周波特性を得ることがで
きる。さらに、実装基板の影響を考慮しなくてもよいの
で、設計精度も向上する。
【００２１】
【発明の実施の形態】
（実施例１）図３は本発明の第１の実施例の構成を示し
ている。図において、半導体基板１１上でＭＭＩＣチッ
プ２を実装する場所を化学エッチングやイオンエッチン
グ等を用いて加工し、空隙を形成する。空隙７の深さは
例えば１００μｍ以上とすることが好ましい。さらに半
田バンプ３を用いてＭＭＩＣチップ２をフェイスダウン
構造で半導体基板１１上にフリップチップ実装する。
【００２２】また、空隙７の形状及び大きさは、好まし
くは、高周波回路チップ２の底面の形状及び大きさとほ
ぼ同じ、又は、チップ２の周囲のほぼ１００μｍの幅の
パッド領域を除いた大きさにほぼ等しい。
【００２３】上記のように構成することにより、ＭＭＩ
Ｃチップ表面に構成された高周波回路は、回路上部が空
気のみで形成されていると見なせるので、実装基板であ
る半導体基板１１の影響を無視することができ、実装後
も良好な高周波特性を得ることができる。
【００２４】なお、ＭＭＩＣチップ２はコプレーナ線路
を主に用いて形成される共平面型の高周波回路であって
も、マイクロストリップ線路を主に用いて形成される高
周波回路（チップ表面に回路、裏面に接地導体が形成さ
れる）、半導体基板上に誘電体膜及び導体が多層に形成
される多層化高周波回路であっても同様の効果を得る。
【００２５】図４はマイクロストリップ型高周波回路の
構成例を示している。図４ａは断面図、図４ｂは上面図
を示す。コプレーナ型の信号用バンプ形成パッドとバイ
アス用のバンプ形成パッドが高周波回路形成領域の外周
に形成されている。裏面の接地導体と信号用パッドの接
地導体部はスルーホールにより接続されている。
【００２６】図５はコプレーナ型高周波回路の構成例を
示している。図５ａは断面図、図５ｂは上面図を示す。
信号用バンプ形成パッドとバイアス用のバンプ形成パッ
ドが高周波回路形成領域の外周に形成されている。
【００２７】図６は多層化高周波回路の構成例を示して
いる。図６ａは断面図、図６ｂは上面図を示す。信号用
バンプ形成パッドとバイアス用のバンプ形成パッドが回
路の外周部に形成されている。
【００２８】図７は多層化高周波回路の構成例を示して
いる。図７ａは断面図、図７ｂは上面図を示す。この多
層化高周波回路はその最上部及び中間層に接地導体があ
り、信号用バンプ形成パッドとバイアス用のバンプ形成
パッドが回路の外周部に形成されている。
【００２９】さらに実装基板に実装される高周波回路チ
ップは、異なるトランジスタまたは異なる機能を有する
チップが多数実装されていてもよい。
【００３０】（実施例２）図８は本発明の第２の実施例
の構成を示している。図において、誘電体基板１２上で
ＭＭＩＣチップ２を実装する場所を化学エッチングやイ
オンエッチング等を用いて加工し、空隙を形成する。さ
らに半田バンプ３を用いてＭＭＩＣチップ２をフェイス
ダウン構造で誘電体基板１２上にフリップチップ実装す
る。
【００３１】上記のように構成することにより、ＭＭＩ
Ｃチップ表面に構成された高周波回路は、回路上部が空
気のみで形成されていると見なせるので、実装基板であ
る誘電体基板１２の影響を無視することができ、実装後
も良好な高周波特性を得ることができる。
【００３２】本実施例では、実装基板を誘電体基板とし
たことを特徴としており、半導体基板と比較して、加工
が容易であり、安価に取得することが可能である。
【００３３】なお、誘電体基板として、アルミナ等のセ
ラミックやガラスエポキシ基板、ポリイミド、プラスチ
ック等であってもよい。
【００３４】また、ＭＭＩＣチップ２はコプレーナ線路
を主に用いて形成される共平面型の高周波回路であって
も、マイクロストリップ線路を主に用いて形成される高
周波回路（チップ表面に回路、裏面に接地導体が形成さ
れる）、半導体基板上に誘電体膜及び導体が多層に形成
される多層化高周波回路であっても同様の効果を得る。
さらに実装基板に実装される高周波回路チップは、異な
るトランジスタまたは異なる機能を有するチップが多数
実装されていてもよい。
【００３５】（実施例３）図９は本発明の第３の実施例
の構成を示している。図において、半導体基板１１上に
１層または、多層の誘電体膜が形成され、ＭＭＩＣチッ
プ２を実装する位置の誘電体膜をエッチング等で取り除
き、空隙を形成する。さらに半田バンプ３を用いてＭＭ
ＩＣチップ２をフェイスダウン構造で誘電体膜６上にフ
リップチップ実装する。
【００３６】上記のように構成することにより、ＭＭＩ
Ｃチップ表面に構成された高周波回路は、回路上部が空
気のみで形成されていると見なせるので、実装基板上の
誘電体膜６の影響を無視することができ、実装後も良好
な高周波特性を得ることができる。
【００３７】また、誘電体膜６中には電源回路や高周波
回路や接地導体等が形成されていてもよい。
【００３８】なお、ＭＭＩＣチップ２はコプレーナ線路
を主に用いて形成される共平面型の高周波回路であって
も、マイクロストリップ線路を主に用いて形成される高
周波回路（チップ表面に回路、裏面に接地導体が形成さ
れる）、半導体基板上に誘電体膜及び導体が多層に形成
される多層化高周波回路であっても同様の効果を得る。
さらに実装基板に実装される高周波回路チップは、異な
るトランジスタまたは異なる機能を有するチップが多数
実装されていてもよい。
【００３９】また、半導体基板１１の代わりに、誘電体
基板であってもよい。
【００４０】（実施例４）図１０は本発明の第４の実施
例の構成を示している。図において、半導体基板１１上
に１層または、多層の誘電体膜６が形成され、ＭＭＩＣ
チップ２を実装する位置の誘電体膜の一部をエッチング
等で取り除き、空隙を形成する。さらに半田バンプ３を
用いてＭＭＩＣチップ２をフェイスダウン構造で誘電体
膜６上にフリップチップ実装する。
【００４１】上記のように構成することにより、ＭＭＩ
Ｃチップ表面に構成された高周波回路は、回路上部が空
気のみで形成されていると見なせるので、実装基板上の
誘電体膜６の影響を無視することができ、実装後も良好
な高周波特性を得ることができる。
【００４２】本実施例は、第３の実施例に比較して、実
装されるチップの位置にも誘電体膜が残っているので、
誘電体膜中での回路形成領域を大きくすることができ、
誘電体膜中に形成する回路レイアウトの自由度を向上し
ている。
【００４３】なお、ＭＭＩＣチップ２はコプレーナ線路
を主に用いて形成される共平面型の高周波回路であって
も、マイクロストリップ線路を主に用いて形成される高
周波回路（チップ表面に回路、裏面に接地導体が形成さ
れる）、半導体基板上に誘電体膜及び導体が多層に形成
される多層化高周波回路であっても同様の効果を得る。
さらに実装基板に実装される高周波回路チップは、異な
るトランジスタまたは異なる機能を有するチップが多数
実装されていてもよい。
【００４４】また、半導体基板１１の代わりに、誘電体
基板であってもよい。
【００４５】（実施例５）図１１は本発明の第５の実施
例の構成を示している。図において、誘電体基板１２上
に樹脂系の接着剤や半田等を用いて、ＭＭＩＣチップ２
を実装する場所に空隙を形成するように、半導体基板１
３を張合せる。さらに半田バンプ３を用いてＭＭＩＣチ
ップ２をフェイスダウン構造で半導体基板１３上にフリ
ップチップ実装する。
【００４６】上記のように構成することにより、ＭＭＩ
Ｃチップ表面に構成された高周波回路は、回路上部が空
気のみで形成されていると見なせるので、実装基板上の
半導体基板１３の影響を無視することができ、実装後も
良好な高周波特性を得ることができる。
【００４７】なお、誘電体基板１２は半導体基板であっ
てもよい。
【００４８】また、ＭＭＩＣチップ２はコプレーナ線路
を主に用いて形成される共平面型の高周波回路であって
も、マイクロストリップ線路を主に用いて形成される高
周波回路（チップ表面に回路、裏面に接地導体が形成さ
れる）、半導体基板上に誘電体膜及び導体が多層に形成
される多層化高周波回路であっても同様の効果を得る。
さらに実装基板に実装される高周波回路チップは、異な
るトランジスタまたは異なる機能を有するチップが多数
実装されていてもよい。
【００４９】（実施例６）図１２は本発明の第６の実施
例の構成を示している。図において、半導体基板１１上
に１層または、多層の誘電体膜６が形成され、ＭＭＩＣ
チップ２を実装する位置の誘電体膜の一部をエッチング
等で取り除き、空隙を形成する。空隙を形成した位置に
は発光素子９が樹脂系の接着剤や半田等を用いて半導体
基板１１上に張り合わされている。もしくは、発光素子
９が半導体プロセス技術により、半導体基板１１上に作
り込まれている。さらに半田バンプ３を用いてＭＭＩＣ
チップ２をフェイスダウン構造で誘電体膜６上にフリッ
プチップ実装する。
【００５０】上記のように構成することにより、ＭＭＩ
Ｃチップ表面に形成された高周波回路は、回路上部が空
気のみで形成されていると見なせるので、実装基板上の
誘電体膜６の影響を無視することができ、実装後も良好
な高周波特性を得ることができる。さらに、本構成では
実装されたＭＭＩＣチップ直下の基板上に発光素子が形
成されているので、発光素子から発せられる光により、
高周波回路を制御することができる。
【００５１】なお、ＭＭＩＣチップ２はコプレーナ線路
を主に用いて形成される共平面型の高周波回路であって
も、マイクロストリップ線路を主に用いて形成される高
周波回路（チップ表面に回路、裏面に接地導体が形成さ
れる）、半導体基板上に誘電体膜及び導体が多層に形成
される多層化高周波回路であっても同様の効果を得る。
さらに実装基板に実装される高周波回路チップは、異な
るトランジスタまたは異なる機能を有するチップが多数
実装されていてもよい。
【００５２】（実施例７）図１３は本発明の第７の実施
例の構成を示している。図において半導体基板１１上に
誘電体膜６１を形成し、エッチング等によりＭＭＩＣチ
ップ２を実装する位置の誘電体膜を斜めに取り除く。さ
らに斜めに取り除かれた場所に金属薄膜をメッキ等によ
り形成する。誘電体膜６１上に誘電率の異なる誘電体膜
６を１層または、多層に形成し、ＭＭＩＣチップ２を実
装する位置の誘電体膜をエッチング等で取り除き、空隙
を形成する。さらに半田バンプ３を用いてＭＭＩＣチッ
プ２をフェイスダウン構造で誘電体膜６上にフリップチ
ップ実装する。
【００５３】上記のように構成することにより、ＭＭＩ
Ｃチップ表面に構成された高周波回路は、回路上部が空
気のみで形成されていると見なせるので、実装基板上の
誘電体膜６の影響を無視することができ、実装後も良好
な高周波特性を得ることができる。また、誘電体膜６１
と６は誘電率が異なるので、誘電体膜６１は誘電率の異
なる部分の光の屈折率の違いを利用して光を閉じ込める
光導波路として機能する。さらに、斜めに形成された端
部に光を反射する金属薄膜を形成しているので、上記導
波路に光を伝送させ、その光をＭＭＩＣチップ２に照射
することができる。従って、伝送させる光を変調させ、
ＭＭＩＣチップにＨＢＴ等の受光素子を形成すれば光・
電気変換が実現できる。
【００５４】なお、ＭＭＩＣチップ２はコプレーナ線路
を主に用いて形成される共平面型の高周波回路であって
も、マイクロストリップ線路を主に用いて形成される高
周波回路（チップ表面に回路、裏面に接地導体が形成さ
れる）、半導体基板上に誘電体膜及び導体が多層に形成
される多層化高周波回路であっても同様の効果を得る。
さらに実装基板に実装される高周波回路チップは、異な
るトランジスタまたは異なる機能を有するチップが多数
実装されていてもよい。
【００５５】（実施例８）図１４は本発明の第８の実施
例の構成を示している。図１４ａは断面図、図１４ｂは
上面図である。図において、誘電体基板１２上に樹脂系
の接着剤や半田等を用いて、ＭＭＩＣチップ２を実装す
る場所に空隙を形成するように、半導体基板１３を張合
せる。半導体基板１３には、ＭＭＩＣチップ２に形成さ
れる高周波回路を制御する制御回路や高周波アナログ信
号をディジタル信号に変換するアナログ／ディジタル変
換回路やディジタル回路が形成されている。さらに半田
バンプ３を用いてＭＭＩＣチップ２をフェイスダウン構
造で半導体基板１３上にフリップチップ実装する。
【００５６】上記のように構成することにより、ＭＭＩ
Ｃチップ表面に構成された高周波回路は、回路上部が空
気のみで形成されていると見なせるので、実装基板上の
半導体基板１３の影響を無視することができ、実装後も
良好な高周波特性を得ることができる。さらに、半導体
基板１３上に形成される制御回路８またはディジタル回
路とＭＭＩＣチップ２に形成される高周波回路を一体化
できるので、制御回路を含めた高周波回路の小型・高集
積化を実現できる。
【００５７】なお、ＭＭＩＣチップ２はコプレーナ線路
を主に用いて形成される共平面型の高周波回路であって
も、マイクロストリップ線路を主に用いて形成される高
周波回路（チップ表面に回路、裏面に接地導体が形成さ
れる）、半導体基板上に誘電体膜及び導体が多層に形成
される多層化高周波回路であっても同様の効果を得る。
さらに実装基板に実装される高周波回路チップは、異な
るトランジスタまたは異なる機能を有するチップが多数
実装されていてもよい。また、制御回路やディジタル回
路が形成される半導体基板１３は、制御回路やディジタ
ル回路が形成された回路チップであってもよい。
【００５８】（実施例９）図１５は本発明の第９の実施
例の構成を示している。図１５ａは断面図、図１５ｂは
上面図である。図において、半導体基板１１上でＭＭＩ
Ｃチップ２を実装する場所を加工し、空隙を形成する。
空隙が形成されていない半導体基板１１上には、ＭＭＩ
Ｃチップ２に形成される高周波回路を制御する制御回路
や高周波アナログ信号をディジタル信号に変換するアナ
ログ／ディジタル変換回路やディジタル回路が形成され
ている。さらに半田バンプ３を用いてＭＭＩＣチップ２
をフェイスダウン構造で半導体基板１１上にフリップチ
ップ実装する。
【００５９】上記のように構成することにより、ＭＭＩ
Ｃチップ表面に構成された高周波回路は、回路上部が空
気のみで形成されていると見なせるので、実装基板であ
る半導体基板１１の影響を無視することができ、実装後
も良好な高周波特性を得ることができる。さらに、半導
体基板１１上に形成される制御回路またはディジタル回
路とＭＭＩＣチップ２に形成される高周波回路を一体化
できるので、制御回路を含めた高周波回路の小型・高集
積化を実現できる。
【００６０】なお、ＭＭＩＣチップ２はコプレーナ線路
を主に用いて形成される共平面型の高周波回路であって
も、マイクロストリップ線路を主に用いて形成される高
周波回路（チップ表面に回路、裏面に接地導体が形成さ
れる）、半導体基板上に誘電体膜及び導体が多層に形成
される多層化高周波回路であっても同様の効果を得る。
さらに実装基板に実装される高周波回路チップは、異な
るトランジスタまたは異なる機能を有するチップが多数
実装されていてもよい。
【００６１】（実施例１０）図１６は本発明の第１０の
実施例の構成を示している。図１６ａは断面図、図１６
ｂは上面図である。図において、半導体基板１１上にＭ
ＭＩＣチップ２に形成される高周波回路を制御する制御
回路や高周波アナログ信号をディジタル信号に変換する
アナログ／ディジタル変換回路やディジタル回路を形成
する。上記回路が形成された半導体基板１１上に１層ま
たは、多層の誘電体膜６が形成され、ＭＭＩＣチップ２
を実装する位置の誘電体膜の一部またはすべての層をエ
ッチング等で取り除き、空隙を形成する。さらに半田バ
ンプ３を用いてＭＭＩＣチップ２をフェイスダウン構造
で誘電体膜６上にフリップチップ実装する。
【００６２】上記のように構成することにより、ＭＭＩ
Ｃチップ表面に構成された高周波回路は、回路上部が空
気のみで形成されていると見なせるので、実装基板上の
誘電体膜６の影響を無視することができ、実装後も良好
な高周波特性を得ることができる。さらに、半導体基板
１１上に形成される制御回路またはディジタル回路とＭ
ＭＩＣチップ２に形成される高周波回路を一体化できる
ので、制御回路を含めた高周波回路の小型・高集積化を
実現できる。
【００６３】なお、ＭＭＩＣチップ２はコプレーナ線路
を主に用いて形成される共平面型の高周波回路であって
も、マイクロストリップ線路を主に用いて形成される高
周波回路（チップ表面に回路、裏面に接地導体が形成さ
れる）、半導体基板上に誘電体膜及び導体が多層に形成
される多層化高周波回路であっても同様の効果を得る。
さらに実装基板に実装される高周波回路チップは、異な
るトランジスタまたは異なる機能を有するチップが多数
実装されていてもよい。
【００６４】
【発明の効果】以上説明したように、本発明の半導体装
置では、高周波回路チップを実装基板上にフリップチッ
プ実装することによって起こる高周波特性の劣化を防ぐ
ことができる。さらに、実装基板の影響を無視できるの
で、回路設計精度も向上できる。また、実装基板に制御
回路やディジタル回路や発光素子を形成することによ
り、高周波回路と制御系回路の一体化が実現でき、回路
の小型・高集積化が実現できる。
【図面の簡単な説明】
【図１】従来のフリップチップ実装された半導体装置で
ある。
【図２】コプレーナ線路の特性を示す図である。
【図３】第１の実施例の構成を示す図である。
【図４ａ】マイクロストリップ型高周波回路チップの断
面図である。
【図４ｂ】図４ａの上面図である。
【図５ａ】コプレーナ型高周波回路チップの断面図であ
る。
【図５ｂ】図５ａの上面図である。
【図６ａ】多層化高周波回路チップの断面図である。
【図６ｂ】図６ａの上面図である。
【図７ａ】多層化高周波回路チップの断面図である。
【図７ｂ】図７ａの上面図である。
【図８】第２の実施例の構成を示す図である。
【図９】第３の実施例の構成を示す図である。
【図１０】第４の実施例の構成を示す図である。
【図１１】第５の実施例の構成を示す図である。
【図１２】第６の実施例の構成を示す図である。
【図１３】第７の実施例の構成を示す図である。
【図１４ａ】第８の実施例の構成を示す断面図である。
【図１４ｂ】図１４ａの上面図である。
【図１５ａ】第９の実施例の構成を示す断面図である。
【図１５ｂ】図１５ａの上面図である。
【図１６ａ】第１０の実施例の構成を示す断面図であ
る。
【図１６ｂ】図１６ａの上面図である。
【符号の説明】
１ 基板 ２ ＭＭＩＣチップ ３ バンプ ６、２６ 誘電体膜 ７ 空隙 ８ 制御回路 １１、１３、２３ 半導体基板 １２ 誘電体基板 ２０、２７ スルーホール ２１、２８ 接地導体 ２２、３０ マイクロストリップ線路 ２４ バンプ用パッド ２５ コプレーナ線路 ２９ 能動素子

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 実装基板に半田バンプ（３）を用いて高
    周波回路チップ（２）をフリップチップ実装する半導体
    装置において、 上記実装基板の該高周波回路チップ（２）と対向する位
    置に空隙（７）を設けたことを特徴とする高周波半導体
    装置。
  2. 【請求項２】 実装基板上に誘電体膜（６）を形成し、
    該誘電体膜（６）上に半田バンプ（３）を用いて高周波
    回路チップ（２）をフリップチップ実装する半導体装置
    において、 該高周波回路チップ（２）と対向する位置の上記誘電体
    膜（６）の一部またはすべてを取り除いたことを特徴と
    する高周波半導体装置。
  3. 【請求項３】 請求項２記載の高周波半導体装置におい
    て、誘電体膜（６）が多層に形成されていることを特徴
    とする高周波半導体装置。
  4. 【請求項４】 請求項２記載の高周波半導体装置におい
    て、誘電体膜が異なる種類の誘電体膜が多層に積層形成
    された誘電体膜であることを特徴とする高周波半導体装
    置。
  5. 【請求項５】 実装基板上に半導体基板を形成し、該半
    導体基板上に半田バンプを用いて高周波回路チップ
    （２）をフリップチップ実装する半導体装置において、 該高周波回路チップ（２）と対向する位置の上記半導体
    基板の一部またはすべてを取り除いたことを特徴とする
    高周波半導体装置。
  6. 【請求項６】 請求項５記載の高周波半導体装置におい
    て、前記半導体基板上に信号を処理する制御回路、ディ
    ジタル回路、及び高周波回路の少なくともひとつを形成
    したことを特徴とする高周波半導体装置。
  7. 【請求項７】 請求項１から６記載の高周波半導体装置
    において、実装基板が誘電体（１２）で形成されている
    ことを特徴とする高周波半導体装置。
  8. 【請求項８】 請求項１から６記載の高周波半導体装置
    において、実装基板が半導体基板（１１）で形成されて
    いることを特徴とする高周波半導体装置。
  9. 【請求項９】 請求項８記載の高周波半導体装置におい
    て、実装基板上に信号を処理する制御回路、ディジタル
    回路、及び高周波回路の少なくともひとつを形成したこ
    とを特徴とする高周波半導体装置。
  10. 【請求項１０】 請求項１から９記載の高周波半導体装
    置において、実装基板の空隙の中に発光素子を形成した
    ことを特徴とする高周波半導体装置。
  11. 【請求項１１】 請求項１から１０記載の高周波半導体
    装置において、高周波回路チップが半導体基板で形成さ
    れ、該半導体基板上に誘電体膜及び導体が多層に積層さ
    れた多層化された高周波回路チップであることを特徴と
    する高周波半導体装置。
  12. 【請求項１２】 請求項１から１０記載の高周波半導体
    装置において、高周波回路チップが半導体基板で形成さ
    れ、該半導体基板上の片面に信号線と接地導体が構成さ
    れた共平面高周波回路チップであることを特徴とする高
    周波半導体装置。
  13. 【請求項１３】 請求項１から１０記載の高周波半導体
    装置において、高周波回路チップが半導体基板で形成さ
    れ、半導体基板表面に高周波回路、裏面に接地導体が形
    成された構成の高周波回路チップであることを特徴とす
    る高周波半導体装置。
  14. 【請求項１４】 請求項１から１０記載の高周波半導体
    装置において、実装基板上に複数の高周波回路チップが
    実装されたことを特徴とする高周波半導体装置。
JP8087131A 1996-03-18 1996-03-18 高周波半導体装置 Pending JPH09260583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8087131A JPH09260583A (ja) 1996-03-18 1996-03-18 高周波半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8087131A JPH09260583A (ja) 1996-03-18 1996-03-18 高周波半導体装置

Publications (1)

Publication Number Publication Date
JPH09260583A true JPH09260583A (ja) 1997-10-03

Family

ID=13906419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8087131A Pending JPH09260583A (ja) 1996-03-18 1996-03-18 高周波半導体装置

Country Status (1)

Country Link
JP (1) JPH09260583A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223530A (ja) * 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd フリップチップ実装体および実装方法
JP2013077765A (ja) * 2011-09-30 2013-04-25 Sumitomo Electric Device Innovations Inc 半導体装置
JP2016018876A (ja) * 2014-07-08 2016-02-01 日本電気株式会社 電子装置又はその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223530A (ja) * 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd フリップチップ実装体および実装方法
JP2013077765A (ja) * 2011-09-30 2013-04-25 Sumitomo Electric Device Innovations Inc 半導体装置
JP2016018876A (ja) * 2014-07-08 2016-02-01 日本電気株式会社 電子装置又はその製造方法

Similar Documents

Publication Publication Date Title
JP5443594B2 (ja) チップから導波管ポートへの変換器
US6501169B1 (en) Semiconductor device which prevents leakage of noise generated in a circuit element forming area and which shields against external electromagnetic noise
CN107068659B (zh) 一种扇出型芯片集成天线封装结构及方法
US7511376B2 (en) Circuitry component with metal layer over die and extending to place not over die
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
US7345365B2 (en) Electronic component with die and passive device
US6534852B1 (en) Ball grid array semiconductor package with improved strength and electric performance and method for making the same
US7525185B2 (en) Semiconductor device package having multi-chips with side-by-side configuration and method of the same
CN103650132B (zh) 无线模块
JP2000150772A (ja) マルチチップモジュール及びその製造方法
JPH0774285A (ja) 半導体装置
US6759753B2 (en) Multi-chip package
JPH07312374A (ja) 集積回路システムとその製造方法
US6979907B2 (en) Integrated circuit package
US6531775B1 (en) High-frequency module
US6884656B2 (en) Semiconductor device having a flip-chip construction
JPH11163539A (ja) 多層配線基板
JP3081786B2 (ja) 高周波半導体装置
JPH09260583A (ja) 高周波半導体装置
US6576983B1 (en) Controlled impedance leads in a leadframe for high frequency applications
US20240145359A1 (en) Window ball gride array (wbga) package structure and method for manufacturing the same
JPH06181289A (ja) 半導体装置
JP3987659B2 (ja) 高周波半導体装置
JP7567931B2 (ja) 集積化電子部品の作製方法
JPH0997818A (ja) フリップチップ構造及びその実装方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011009