JPH0927731A - スイッチトキャパシタ乗算器 - Google Patents
スイッチトキャパシタ乗算器Info
- Publication number
- JPH0927731A JPH0927731A JP7175044A JP17504495A JPH0927731A JP H0927731 A JPH0927731 A JP H0927731A JP 7175044 A JP7175044 A JP 7175044A JP 17504495 A JP17504495 A JP 17504495A JP H0927731 A JPH0927731 A JP H0927731A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitor
- operational amplifier
- multiplier
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【課題】従来技術では、スイッチの切換えの際に、演算
増幅器に直流帰還回路が存在しない時間を生じて、出力
誤差が発生するとともに回路の動作スピードが制限され
るという問題が生じる。 【解決手段】本発明は、第１のキャパシタ１に充電され
た電荷を第２のキャパシタ２に充電を行うためのスイッ
チ６及び、該キャパシタ２から放電を行うためのスイッ
チ７を有し、スイッチ６の切換えと同時に、該スイッチ
７の導通、非導通とは反転する状態にスイッチ８を切換
え、切換えの際に演算増幅器の直流帰還回路の不在状態
をなくすスイッチトキャパシタ乗算器である。
増幅器に直流帰還回路が存在しない時間を生じて、出力
誤差が発生するとともに回路の動作スピードが制限され
るという問題が生じる。 【解決手段】本発明は、第１のキャパシタ１に充電され
た電荷を第２のキャパシタ２に充電を行うためのスイッ
チ６及び、該キャパシタ２から放電を行うためのスイッ
チ７を有し、スイッチ６の切換えと同時に、該スイッチ
７の導通、非導通とは反転する状態にスイッチ８を切換
え、切換えの際に演算増幅器の直流帰還回路の不在状態
をなくすスイッチトキャパシタ乗算器である。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチトキャパ
シタフィルタ等に用いられるスイッチトキャパシタ回路
に関するものである。
シタフィルタ等に用いられるスイッチトキャパシタ回路
に関するものである。
【０００２】
【従来の技術】従来技術によるスイッチトキャパシタ乗
算器の構成例を図４（ａ）に示す。このスイッチトキャ
パシタ乗算器は、キャパシタ２１，２２、演算乗算器２
３、キャパシタ２１に対して、それぞれ電荷を充電、放
電するためのスイッチ２４，２５、キャパシタ２２に対
して、それぞれ電荷を充電、放電するためのスイッチ２
６，２７、そして、演算増幅器２３の直流動作を安定化
するためのスイッチ２８とで構成される。また、信号入
力端子Ｖin、基準電圧入力端子Ｖref 、出力端子Ｖout
が設けられている。
算器の構成例を図４（ａ）に示す。このスイッチトキャ
パシタ乗算器は、キャパシタ２１，２２、演算乗算器２
３、キャパシタ２１に対して、それぞれ電荷を充電、放
電するためのスイッチ２４，２５、キャパシタ２２に対
して、それぞれ電荷を充電、放電するためのスイッチ２
６，２７、そして、演算増幅器２３の直流動作を安定化
するためのスイッチ２８とで構成される。また、信号入
力端子Ｖin、基準電圧入力端子Ｖref 、出力端子Ｖout
が設けられている。
【０００３】このような構成において、スイッチ２４〜
２７は、図４（ｂ）に示すようなハイレベルの非重複期
間ｔ（ノンオーバラル時間）を持つ２相クロックφ1 ，
φ2で導通、非導通が制御され、例えば、図示したタイ
ミングで動作する。ここで、従来技術では、スイッチ２
８の導通，非導通を制御するクロックとして、キャパシ
タ２２への充電のタイミングφ2 とは、逆相のタイミン
グφ1 で導通させる構成がとられている。但し、φ1 ，
φ2 は１で導通状態、φ1 ，φ2 は０で非導通状態であ
るものとする。
２７は、図４（ｂ）に示すようなハイレベルの非重複期
間ｔ（ノンオーバラル時間）を持つ２相クロックφ1 ，
φ2で導通、非導通が制御され、例えば、図示したタイ
ミングで動作する。ここで、従来技術では、スイッチ２
８の導通，非導通を制御するクロックとして、キャパシ
タ２２への充電のタイミングφ2 とは、逆相のタイミン
グφ1 で導通させる構成がとられている。但し、φ1 ，
φ2 は１で導通状態、φ1 ，φ2 は０で非導通状態であ
るものとする。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
た構成では、２相クロックφ1 とφ2 のノンオーバラル
時間ｔの間、演算増幅器２３には直流帰還回路が存在し
ないため、このノンオーバラル時間ｔに出力Ｖout が飽
和する側に変動してしまい、出力誤差が発生する。この
状態を図５（ａ）及び同図のノンオーバラル時間ｔに置
ける部分拡大を図５（ｂ）に示す。
た構成では、２相クロックφ1 とφ2 のノンオーバラル
時間ｔの間、演算増幅器２３には直流帰還回路が存在し
ないため、このノンオーバラル時間ｔに出力Ｖout が飽
和する側に変動してしまい、出力誤差が発生する。この
状態を図５（ａ）及び同図のノンオーバラル時間ｔに置
ける部分拡大を図５（ｂ）に示す。
【０００５】また、この出力変動によりキャパシタ２２
には必要以上の電荷が蓄積されるため、電荷の放電動作
が遅くなるという問題が生じる。この電荷放電動作が遅
くなり、電荷が“０”にリセットされないまま、次のサ
イクルの充電が行われると、図６に示すように、出力Ｖ
out の収束値に影響を与えてしまう。このため、回路の
動作スピードを遅くしなくてはならない。具体的には、
クロック信号φ1,φ2の周波数を低くする。
には必要以上の電荷が蓄積されるため、電荷の放電動作
が遅くなるという問題が生じる。この電荷放電動作が遅
くなり、電荷が“０”にリセットされないまま、次のサ
イクルの充電が行われると、図６に示すように、出力Ｖ
out の収束値に影響を与えてしまう。このため、回路の
動作スピードを遅くしなくてはならない。具体的には、
クロック信号φ1,φ2の周波数を低くする。
【０００６】このように従来技術では、出力誤差が発生
するとともに回路の動作スピードが制限されるという問
題が生じる。そこで本発明は回路の高速動作を確保し、
且つ出力誤差の発生を回避可能なスイッチトキャパシタ
乗算器を提供することを目的とする。
するとともに回路の動作スピードが制限されるという問
題が生じる。そこで本発明は回路の高速動作を確保し、
且つ出力誤差の発生を回避可能なスイッチトキャパシタ
乗算器を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、演算増幅器と、前記演算増幅器の反転入力
端子に接続された第１，第２のキャパシタと、前記第１
のキャパシタと信号入力端子間に接続され、前記第１の
キャパシタへの電荷の充放電を行う第１のスイッチ手段
と、前記第２のキャパシタと前記演算増幅器の出力端子
間に接続され、前記第２のキャパシタへの電荷の充放電
を行う第２のスイッチ手段と、前記演算増幅器の出力端
子と反転入力端子間に接続された第３のスイッチと、を
具備するスイッチトキャパシタ乗算器において、前記第
１，第２のスイッチ手段は、ハイレベルの非重複期間を
持つ２相クロックで導通及び非導通が制御されると共
に、前記第３のスイッチは、前記第２のキャパシタへの
電荷の充電を制御するために前記第２のスイッチ手段に
供給されるクロックの反転信号で導通、非導通が制御さ
れるスイッチトキャパシタ乗算器を提供する。
するために、演算増幅器と、前記演算増幅器の反転入力
端子に接続された第１，第２のキャパシタと、前記第１
のキャパシタと信号入力端子間に接続され、前記第１の
キャパシタへの電荷の充放電を行う第１のスイッチ手段
と、前記第２のキャパシタと前記演算増幅器の出力端子
間に接続され、前記第２のキャパシタへの電荷の充放電
を行う第２のスイッチ手段と、前記演算増幅器の出力端
子と反転入力端子間に接続された第３のスイッチと、を
具備するスイッチトキャパシタ乗算器において、前記第
１，第２のスイッチ手段は、ハイレベルの非重複期間を
持つ２相クロックで導通及び非導通が制御されると共
に、前記第３のスイッチは、前記第２のキャパシタへの
電荷の充電を制御するために前記第２のスイッチ手段に
供給されるクロックの反転信号で導通、非導通が制御さ
れるスイッチトキャパシタ乗算器を提供する。
【０００８】以上のような構成のスイッチトキャパシタ
乗算器により、第３のスイッチを導通させるタイミング
には、２相化したタイミング信号φ1 ，φ2 のタイミン
グ信号φ1 を用いずに、第２のキャパシタに電荷を充電
するタイミング信号φ2 に対して反転したタイミング信
号φ2Bar（タイミング信号φ2 の反転信号）を用い、第
３のスイッチを導通、非導通させて、切換えの際の演算
増幅器の帰還路の不在状態をなくす。
乗算器により、第３のスイッチを導通させるタイミング
には、２相化したタイミング信号φ1 ，φ2 のタイミン
グ信号φ1 を用いずに、第２のキャパシタに電荷を充電
するタイミング信号φ2 に対して反転したタイミング信
号φ2Bar（タイミング信号φ2 の反転信号）を用い、第
３のスイッチを導通、非導通させて、切換えの際の演算
増幅器の帰還路の不在状態をなくす。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。図１（ａ）には、本発明によ
るスイッチトキャパシタ乗算器の回路構成を示し、図１
（ｂ）には、図中のスイッチの電位を示すタイミングチ
ャートを示す。
施形態を詳細に説明する。図１（ａ）には、本発明によ
るスイッチトキャパシタ乗算器の回路構成を示し、図１
（ｂ）には、図中のスイッチの電位を示すタイミングチ
ャートを示す。
【００１０】このスイッチトキャパシタ乗算器は、キャ
パシタ１，２、演算乗算器３、キャパシタ１に電荷を充
電するためのスイッチ４及びその電荷を放電するための
スイッチ５、キャパシタ２に電荷を充電するためのスイ
ッチ６及びその電荷を放電するためのスイッチ７、そし
て、演算増幅器３の直流帰還路を確保し、回路の直流動
作を安定化させるスイッチ８とで構成され、信号入力端
子Ｖin、基準電圧入力端子Ｖref 、出力端子Ｖout が設
けられている。
パシタ１，２、演算乗算器３、キャパシタ１に電荷を充
電するためのスイッチ４及びその電荷を放電するための
スイッチ５、キャパシタ２に電荷を充電するためのスイ
ッチ６及びその電荷を放電するためのスイッチ７、そし
て、演算増幅器３の直流帰還路を確保し、回路の直流動
作を安定化させるスイッチ８とで構成され、信号入力端
子Ｖin、基準電圧入力端子Ｖref 、出力端子Ｖout が設
けられている。
【００１１】このスイッチトキャパシタ乗算器におい
て、信号入力端子Ｖin側からスイッチ４、キャパシタ１
を介して演算乗算器３の（−）入力端子（反転入力端
子）に接続する。また、基準電圧入力端子Ｖref 側は、
他端が前記スイッチ４とキャパシタ１間に接続するスイ
ッチ５の一端、前記演算乗算器３の（＋）入力端子及
び、スイッチ７の一端に接続する。前記キャパシタ１と
演算乗算器３の負（−）入力端子間に、キャパシタ２の
一端及び、スイッチ８の一端が接続する。キャパシタ２
の他端は前記スイッチ７の他端及びスイッチ６の一端に
接続する。前記スイッチ８の他端及び、前記スイッチ６
の他端は、前記演算乗算器３の出力端子に接続され、こ
の出力端子は、出力端子Ｖout に接続する。
て、信号入力端子Ｖin側からスイッチ４、キャパシタ１
を介して演算乗算器３の（−）入力端子（反転入力端
子）に接続する。また、基準電圧入力端子Ｖref 側は、
他端が前記スイッチ４とキャパシタ１間に接続するスイ
ッチ５の一端、前記演算乗算器３の（＋）入力端子及
び、スイッチ７の一端に接続する。前記キャパシタ１と
演算乗算器３の負（−）入力端子間に、キャパシタ２の
一端及び、スイッチ８の一端が接続する。キャパシタ２
の他端は前記スイッチ７の他端及びスイッチ６の一端に
接続する。前記スイッチ８の他端及び、前記スイッチ６
の他端は、前記演算乗算器３の出力端子に接続され、こ
の出力端子は、出力端子Ｖout に接続する。
【００１２】このように接続構成されたスイッチトキャ
パシタ乗算器の動作について説明する。前記キャパシタ
２の容量値をＣ、キャパシタ１の容量値ｋＣ（ｋは定
数）とすると、（φ1 ，φ2 ）＝（１，０）の状態でス
イッチ４が導通して入力信号Ｖinのサンプリングが行わ
れ、キャパシタ１には容量値ｋＣに対して、ｋＣＶinの
電荷が充電される。この時、スイッチ７が導通状態とな
るため、キャパシタ２の電荷は完全に放電される。但
し、タイミング信号φ1 ，φ2 は１で導通状態、タイミ
ングφ1 ，φ2 は０で非導通状態であるものとする。
パシタ乗算器の動作について説明する。前記キャパシタ
２の容量値をＣ、キャパシタ１の容量値ｋＣ（ｋは定
数）とすると、（φ1 ，φ2 ）＝（１，０）の状態でス
イッチ４が導通して入力信号Ｖinのサンプリングが行わ
れ、キャパシタ１には容量値ｋＣに対して、ｋＣＶinの
電荷が充電される。この時、スイッチ７が導通状態とな
るため、キャパシタ２の電荷は完全に放電される。但
し、タイミング信号φ1 ，φ2 は１で導通状態、タイミ
ングφ1 ，φ2 は０で非導通状態であるものとする。
【００１３】次に、タイミングが切替わり、（φ1 ，φ
2 ）＝（０，１）の状態となると、キャパシタ１の電荷
は、キャパシタ２に転送され、出力電圧は、Ｖout ＝ｋ
ＣＶin／Ｃ＝ｋＶinと入力のｋ倍の電圧となる。次に、
再び、（φ1 ，φ2 ）＝（１，０）の状態となるとき、
本発明では、スイッチ８を導通させるタイミングとし
て、キャパシタ２への充電タイミング信号φ2 （スイッ
チ６が導通状態）の反転した信号（以下、反転信号φ2B
arとする）を用いているため、演算増幅器３の帰還路が
実質的にオープンとなる時間がない。
2 ）＝（０，１）の状態となると、キャパシタ１の電荷
は、キャパシタ２に転送され、出力電圧は、Ｖout ＝ｋ
ＣＶin／Ｃ＝ｋＶinと入力のｋ倍の電圧となる。次に、
再び、（φ1 ，φ2 ）＝（１，０）の状態となるとき、
本発明では、スイッチ８を導通させるタイミングとし
て、キャパシタ２への充電タイミング信号φ2 （スイッ
チ６が導通状態）の反転した信号（以下、反転信号φ2B
arとする）を用いているため、演算増幅器３の帰還路が
実質的にオープンとなる時間がない。
【００１４】このような動作による効果について説明す
る。図２には、図１に示す本実施形態による動作と、図
４に示した従来技術による動作を比較したシュミレーシ
ョン結果を示す。図２（ａ）は、スイッチを制御するた
めの２相クロックと出力波形を示しており、図２（ｂ）
は、ノンオーバラル時間ｔにおける同図（ａ）の出力波
形の部分拡大図を示す。
る。図２には、図１に示す本実施形態による動作と、図
４に示した従来技術による動作を比較したシュミレーシ
ョン結果を示す。図２（ａ）は、スイッチを制御するた
めの２相クロックと出力波形を示しており、図２（ｂ）
は、ノンオーバラル時間ｔにおける同図（ａ）の出力波
形の部分拡大図を示す。
【００１５】図２に示すように、本実施形態では、ノン
オーバラル時間に出力Ｖout が飽和する側に変動しない
ことと、ノンオーバラル時間分だけキャパシタ２の電荷
の放電動作が早く始まることにより、放電動作が早く収
束するだけでなく、出力誤差も小さくなるという利点が
あることがわかる。
オーバラル時間に出力Ｖout が飽和する側に変動しない
ことと、ノンオーバラル時間分だけキャパシタ２の電荷
の放電動作が早く始まることにより、放電動作が早く収
束するだけでなく、出力誤差も小さくなるという利点が
あることがわかる。
【００１６】また、タイミングスイッチ４〜８は、通
常、図３に示すようにＰチャンネルトランジスタ１１と
Ｎチャンネルトランジスタ１２との並列接続であるＣＭ
ＯＳアナログスイッチで構成される。
常、図３に示すようにＰチャンネルトランジスタ１１と
Ｎチャンネルトランジスタ１２との並列接続であるＣＭ
ＯＳアナログスイッチで構成される。
【００１７】本実施形態において、タイミング信号φ2B
arを利用しているが、従来技術においてもタイミングス
イッチ４〜７では、タイミング信号φ1 ，φ2 ，φ2Ba
r，φ1Bar（タイミング信号φ1 の反転信号）をすでに
使用していたため、本実施形態の実施にあたって、新た
にφ2Barといったタイミング信号を作る必要はなく、よ
ってコスト（面積）的にみても全く不利になることはな
い。なお、図１に示す実施形態において、スイッチ４〜
７を制御するタイミングは、φ1 ，φ2 を入れ替えても
よい。但し、この場合は、スイッチ８を制御するタイミ
ング信号はφ1Barとなる。
arを利用しているが、従来技術においてもタイミングス
イッチ４〜７では、タイミング信号φ1 ，φ2 ，φ2Ba
r，φ1Bar（タイミング信号φ1 の反転信号）をすでに
使用していたため、本実施形態の実施にあたって、新た
にφ2Barといったタイミング信号を作る必要はなく、よ
ってコスト（面積）的にみても全く不利になることはな
い。なお、図１に示す実施形態において、スイッチ４〜
７を制御するタイミングは、φ1 ，φ2 を入れ替えても
よい。但し、この場合は、スイッチ８を制御するタイミ
ング信号はφ1Barとなる。
【００１８】以上のことから、本実施形態において、ス
イッチ８とスイッチ６の切換わりが同時に行われるた
め、演算増幅器に直流帰還回路が不在してしまう状態が
なくなり、これを原因とする出力誤差の発生や必要以上
の電荷の蓄積による動作スピードの遅れがなくなる。
イッチ８とスイッチ６の切換わりが同時に行われるた
め、演算増幅器に直流帰還回路が不在してしまう状態が
なくなり、これを原因とする出力誤差の発生や必要以上
の電荷の蓄積による動作スピードの遅れがなくなる。
【００１９】
【発明の効果】以上詳述したように本発明によれば、コ
ストの増加なしで、高速動作と共に出力の高精度化が可
能なスイッチトキャパシタ乗算器を提供することができ
る。
ストの増加なしで、高速動作と共に出力の高精度化が可
能なスイッチトキャパシタ乗算器を提供することができ
る。
【図１】本発明による実施形態としてのスイッチトキャ
パシタ乗算器の構成例と、その動作タイミングを示す図
である。
パシタ乗算器の構成例と、その動作タイミングを示す図
である。
【図２】本発明の効果を説明するために本実施形態の特
性と従来技術の特性とを比較した図である。
性と従来技術の特性とを比較した図である。
【図３】本発明のスイッチトキャパシタ乗算器に用いた
スイッチの構成例を示す図である。
スイッチの構成例を示す図である。
【図４】従来技術によるスイッチトキャパシタ乗算器の
構成を示す図である。
構成を示す図である。
【図５】従来技術によるスイッチトキャパシタ乗算器の
問題点を説明するための特性を示す図である。
問題点を説明するための特性を示す図である。
【図６】従来技術によるスイッチトキャパシタ乗算器の
問題点を説明するための出力特性を示す図である。
問題点を説明するための出力特性を示す図である。
１，２…キャパシタ、３…演算乗算器、４，５，６，
７，８…スイッチ、Ｖｉｎ…信号入力端子、Ｖｒｅｆ
…基準電圧入力端子、Ｖout …出力端子、φ1 ，φ2 ，
φ2Bar，φ1Bar…タイミング信号。
７，８…スイッチ、Ｖｉｎ…信号入力端子、Ｖｒｅｆ
…基準電圧入力端子、Ｖout …出力端子、φ1 ，φ2 ，
φ2Bar，φ1Bar…タイミング信号。
Claims (2)
- 【請求項１】 演算増幅器と、前記演算増幅器の反転入
力端子に接続された第１，第２のキャパシタと、前記第
１のキャパシタと信号入力端子間に接続され、前記第１
のキャパシタへの電荷の充放電を行う第１のスイッチ手
段と、前記第２のキャパシタと前記演算増幅器の出力端
子間に接続され、前記第２のキャパシタへの電荷の充放
電を行う第２のスイッチ手段と、前記演算増幅器の出力
端子と反転入力端子間に接続された第３のスイッチと、
を具備するスイッチトキャパシタ乗算器において、 前記第１，第２のスイッチ手段は、ハイレベルの非重複
期間を持つ２相クロックで導通及び非導通が制御される
と共に、前記第３のスイッチは、前記第２のキャパシタ
への電荷の充電を制御するために前記第２のスイッチ手
段に供給されるクロックの反転信号で導通、非導通が制
御されることを特徴とするスイッチトキャパシタ乗算
器。 - 【請求項２】 前記スイッチトキャパシタ乗算器の第２
のスイッチ手段が、第２のキャパシタに充電を行うため
の第１スイッチ及び、該第２のキャパシタから放電を行
うための第２スイッチを有し、 前記第１スイッチの切換えと同時に、第１スイッチの導
通、非導通とは反転する状態に前記第３のスイッチを切
換えることを特徴とする請求項１記載のスイッチトキャ
パシタ乗算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7175044A JPH0927731A (ja) | 1995-07-11 | 1995-07-11 | スイッチトキャパシタ乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7175044A JPH0927731A (ja) | 1995-07-11 | 1995-07-11 | スイッチトキャパシタ乗算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927731A true JPH0927731A (ja) | 1997-01-28 |
Family
ID=15989249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7175044A Pending JPH0927731A (ja) | 1995-07-11 | 1995-07-11 | スイッチトキャパシタ乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927731A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429719B1 (en) | 1998-11-27 | 2002-08-06 | Matsushita Electric Industrial Co., Ltd. | Signal processing circuit for charge generation type detection device |
| US7049883B2 (en) | 2003-03-06 | 2006-05-23 | Denso Corporation | Switched-capacitor low-pass filter and semiconductor pressure sensor apparatus incorporating the filter |
| WO2013062686A3 (en) * | 2011-10-25 | 2013-08-29 | Apple Inc. | Noise suppression circuit for power adapter |
| JP2014165730A (ja) * | 2013-02-26 | 2014-09-08 | Toyota Central R&D Labs Inc | スイッチトキャパシタフィルタ回路 |
| CN115437449A (zh) * | 2021-06-02 | 2022-12-06 | 合肥格易集成电路有限公司 | 时钟升压电路、片上高压生成电路和电子装置 |
| JP2023108883A (ja) * | 2022-01-26 | 2023-08-07 | ミツミ電機株式会社 | スイッチトキャパシタ型増幅器およびａｄコンバータ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159105A (en) * | 1981-03-03 | 1982-10-01 | American Micro Syst | Gain stage with switching capacitor for removing offset switch punch-thrugh |
| JPH01272312A (ja) * | 1988-04-25 | 1989-10-31 | Nec Corp | スイッチドキャパシタ回路 |
| JPH06209244A (ja) * | 1993-01-12 | 1994-07-26 | Matsushita Electric Ind Co Ltd | 線形変換装置 |
-
1995
- 1995-07-11 JP JP7175044A patent/JPH0927731A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159105A (en) * | 1981-03-03 | 1982-10-01 | American Micro Syst | Gain stage with switching capacitor for removing offset switch punch-thrugh |
| JPH01272312A (ja) * | 1988-04-25 | 1989-10-31 | Nec Corp | スイッチドキャパシタ回路 |
| JPH06209244A (ja) * | 1993-01-12 | 1994-07-26 | Matsushita Electric Ind Co Ltd | 線形変換装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429719B1 (en) | 1998-11-27 | 2002-08-06 | Matsushita Electric Industrial Co., Ltd. | Signal processing circuit for charge generation type detection device |
| US7049883B2 (en) | 2003-03-06 | 2006-05-23 | Denso Corporation | Switched-capacitor low-pass filter and semiconductor pressure sensor apparatus incorporating the filter |
| WO2013062686A3 (en) * | 2011-10-25 | 2013-08-29 | Apple Inc. | Noise suppression circuit for power adapter |
| US9042132B2 (en) | 2011-10-25 | 2015-05-26 | Apple Inc. | Noise suppression circuit for power adapter |
| JP2014165730A (ja) * | 2013-02-26 | 2014-09-08 | Toyota Central R&D Labs Inc | スイッチトキャパシタフィルタ回路 |
| CN115437449A (zh) * | 2021-06-02 | 2022-12-06 | 合肥格易集成电路有限公司 | 时钟升压电路、片上高压生成电路和电子装置 |
| CN115437449B (zh) * | 2021-06-02 | 2024-01-26 | 合肥格易集成电路有限公司 | 时钟升压电路、片上高压生成电路和电子装置 |
| JP2023108883A (ja) * | 2022-01-26 | 2023-08-07 | ミツミ電機株式会社 | スイッチトキャパシタ型増幅器およびａｄコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| US5220286A (en) | Single ended to fully differential converters | |
| JP2708007B2 (ja) | サンプル・ホールド回路 | |
| JPH0211173B2 (ja) | ||
| US4400637A (en) | Integrator with sampling stage | |
| JP2005333465A (ja) | サンプリングスイッチ | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| KR20040015383A (ko) | 아날로그 ｆｉｒ 필터 | |
| JPH0927731A (ja) | スイッチトキャパシタ乗算器 | |
| JP2000022500A (ja) | スイッチトキャパシタ回路 | |
| US6967508B2 (en) | Compact frequency doubler/multiplier circuitry | |
| JPS6218095B2 (ja) | ||
| JPH05127763A (ja) | ボルテージレギユレータ | |
| JP3037502B2 (ja) | スイッチトキャパシタサンプルホールド遅延回路 | |
| JP3991350B2 (ja) | スイッチトキャパシタ回路 | |
| US5140186A (en) | Voltage comparator | |
| KR100202178B1 (ko) | 스위치드 커패시터 | |
| JPH05243857A (ja) | オフセット不感型スイッチトキャパシタ増幅回路 | |
| GB2301720A (en) | MOS sampling switch with signal-invariant resistance | |
| JPH03244211A (ja) | スイッチドキャパシタ回路及びスイッチドキャパシタフィルタ回路 | |
| JPH0548389A (ja) | スイツチトキヤパシタ回路 | |
| JPH06177652A (ja) | 平衡変調器 | |
| JPS6152018A (ja) | スイツチドキヤパシタ回路 | |
| KR100373322B1 (ko) | 전달 컨덕턴스-캐패시터 필터를 위한 옵셋의 영향이보정된 주파수자동튜닝회로 | |
| JPS61100017A (ja) | 電圧制御発振器 |