JPH03244211A - スイッチドキャパシタ回路及びスイッチドキャパシタフィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、スイッチドキャパシタ回路（以下、ＳＣ回路
という）及びスイッチドキャパシタフィルタ回路（以下
、ＳＣＦ回路という）に関し、特に容量素子の容量初期
化手段に関する。

［従来の技術］ 従来から、オーディオ、通信、サーボ等の分野において
、フィルタ、サンプルホールド回路等にＳＣ回路が用い
られており、ＳＣ回路のうち特にフィルタとして構成し
たものはＳＣＦ回路と呼ばれている。

第６図には、従来におけるＳＣ回路の一構成例が示され
ている。

この図においては、例えばＭＯ８型トランジスタにより
構成されるアナログスイッチ１０，１２゜１４．１６と
、容量素子１８が示されている。

また、これらの素子のうち、アナログスイッチ１２及び
１４の一端は接地されており、他端の間には容量素子１
８が接続されている。容量素子１８の両端には、アナロ
グスイッチ１０．１６の一端が接続されており、このア
ナログスイッチ１０゜１６の他端は、それぞれＳＣ回路
の入出力端と接続されている。

このＳＣ回路において、アナログスイッチ１２゜１６か
クロックφ１て、アナログスイッチ１０゜１４かクロッ
クφ２て、それぞれ開閉されるものとする。また、クロ
ックφ１とφ２が異なるタイミングで生起するとする。

クロックφ１によりアナログスイッチ１２．１６が閉じ
られ、クロックφ２によりアナログスイッチ１０．１４
が開かれている場合、容量素子１８の一端がアナログス
イッチ１２を介して接地され、他端かアナログスイッチ
１６を介して出力端に接続される。このとき、容量素子
１８に蓄えられた電荷がアナログスイッチ１６を介して
放出されることになる。

逆に、クロックφ１によりアナログスイッチ１２．１６
が開かれ、クロックφ２によりアナログスイッチ１０．
１４か閉しられている場合、容量素子１８の一端がアナ
ログスイッチ１４を介して接地され、他端がアナログス
イッチ１０を介して入力端に接続される。このとき、容
量素子１８にはアナログスイッチ１０を介して外部から
電荷が蓄えられることになる。

また、第７図には、従来のＳＣＦ回路のＬＰＦに係る一
構成例が示されている。

この図においては、ＭＯ５型トランジスタから構成され
非反転入力端子が接地された演算増幅器２０と、演算増
幅器２０の反転入力端子とＳＣＦ回路の入力端を接続す
る容量素子２２及びアナログスイッチ２３と、ＳＣＦ回
路の入力端をアナログスイッチ２３を介して接地するア
ナログスイッチ２４と、演算増幅器２０の反転入力端子
と出力端子をそれぞれ短絡するアナログスイッチ２６及
び容量素子２８．アナログスイッチ３０．アナログスイ
ッチ３２及び容量素子３４と、アナログスイッチ３２と
容量素子３４の接続部を接地するアナログスイッチ３６
と、が示されている。

また、この図に示されるアナログスイッチのうち、２Ｂ
、２６．３２かクロックφ１により、２４．３０．３６
かクロックφ２により、それぞれ異なるタイミングで開
閉されるものとする。

この場合、クロックφ１によりアナログスイッチ２３，
２６．３２か閉しられ、クロックφ２によりアナログス
イッチ２４，３０．３６か開かれているタイミングにお
いては、入力端から容量素子２２を介して演算増幅器２
０へ人力されると共に、容量素子２８．３０には電荷が
蓄えられ、積分される。

逆に、クロックφ１によりアナログスイッチ２３．２６
．３２が開かれ、クロックφ２によりアナログスイッチ
２４，３０．３６が閉じられている場合、容量素子３４
はアナログスイッチ３６により接地され、容量素子２２
はアナログスイッチ２２により接地されることになる。

［発明が解決しようとする課８］ 以上説明したような構成を有するＳＣ回路及びＳＣＦ回
路においては、容量素子の電荷を初期設定困難であると
いう問題かあった。

例えば第６図のＳＣ回路においては、容量素子１８の両
端の電位を同時に固定することか不可能である。この結
果、容量素子１８に蓄えられた電荷によって、容量素子
１８両端に電位差か発生してしまう。この電位差は、当
該ＳＣ回路を含む回路においてはダイナミックレンジの
低下、オフセット発生等の不具合発生要因となる。

また、例えば第７図のＳＣＦ回路においても、同様の理
由から容量素子２８の両端に電位差が発生してしまう。

この電位差が生じている期間、すなわち容量素子２８の
電荷が零でない期間は、般に容量素子２８の初期電荷−
零を前提に設計される所望の特性を実現することが出来
ない。すなわち、容量素子２８の電荷を零とするために
利得等の要素により定まる回数のクロックが必要となり
、このクロックに要する期間の特性は所望の特性となら
ない。

また、ＳＣ回路やＳＣＦ回路を設計する場合、一般にサ
ーキットシミュレータにより回路特性のシミュレーショ
ンを行うが、このとき、初期電荷の不特定性はシミュレ
ーション上での「空送り」の必要をもたらしてしまい、
シミュレーションに要する時間か長くなってしまう。

本発明は、このような問題点を解決することを課題とし
てなされたものであり、容量素子の初期電荷を設定して
初期動作の特性を所望の特性にすることが可能であり、
さらにはシミュレーションによる設計がより短時間化さ
れるＳＣ回路及びＳＣＦ回路を提供することを目的とす
る。

［課題を解決するための手段］ このような目的を達成するために、本発明のＳＣ回路は
、初期化用クロックに応じて容量素子の両端を短絡する
初期化用アナログスイッチを含むことを特徴とする。

また、本発明のＳＣＦ回路は、初期化用クロックに応じ
て演算増幅器の帰還に係る容量素子の両端を短絡する初
期化用アナログスイッチを含むことを特徴とする。

［作用］ 本発明のＳＣ回路においては、初期化用アナログスイッ
チが初期化用クロックに応じて開閉される。この初期化
用アナログスイッチにより、容量素子の両端が短絡され
ると、容量素子に蓄えられた電荷は初期化用アナログス
イッチにより放電される。従って、初期化用クロックに
より所望のタイミングで容量素子の電荷が初期設定され
る。

また、本発明のＳＣＦ回路においても、初期化用アナロ
グスイッチが初期化用クロックに応じて開閉される。こ
の初期化用アナログスイッチにより、演算増幅器の帰還
に係る容量素子の両端か短絡されると、容量素子に蓄え
られた電荷は初期化用アナログスイッチにより放電され
る。従って、初期化用クロックにより所望のタイミング
で容量素子の電荷が初期設定される。

［実施例コ 以下、本発明の好適な実施例について図面に基づき説明
する。なお、第６図乃至第７図に示される従来例と同様
の構成には同一の符号を付し、説明を省略する。

第１図には、本発明の第１実施例に係るＳｃ回路の構成
が示されている。

この図においては、容量素子１８と並列にアナログスイ
ッチ３８が接続されている。

第２図には、この実施例の動作が示されており、この図
においてはアナログスイッチ１２．１６の開閉に係るク
ロックφ１と、アナログスイッチ１０．１４の開閉に係
・るクロックφ２ど、アナログスイッチ３８の開閉に係
るクロックφ　と、が夕α イミングチヤードとして示されている。

この図において、時刻ｔ１でクロックφ４が立ち下がる
と、これに応じてアナログスイッチ３８が開かれ杭すな
わち、この時刻ｔ１以前ではアナログスイッチ３８は閉
じた状態にある。例えば、電源と並列に、直列接続され
たコンデンサ及び抵抗を接続し、コンデンサの充電電圧
をＮＯＴを介して取り出すと、このＮＯＴの出力はコン
デンサの充電時定数によって定まる時間だけＨとなり、
その後にＬとなる。従って、電源オンを検出してクロッ
クφ　を生成することができ、このクロッα りφ　により前記のようにアナログスイッチ３８α を開閉させることかできる。

アナログスイッチ３８か閉しられている状態においては
、容量素子１８の両端は短絡されている。

従って、例えば電源オンによりクロックφ　かＨα となると、容量素子１８に蓄えられている電荷はアナロ
グスイッチ３８を介して放電され、容量素子１８の電荷
が零に初期設定されることになる。

この後に、所定のタイミングｔ２１　ｔ３等でクロック
φ１．φ２が立ち上がりＨとなる。

このとき、アナログスイッチ３８は開かれているため、
第６図に示される従来例の安定時と同様の動作となる。

すなわち、アナログスイッチ３８がいったん閉じ、容量
素子１８が放電された後に通常動作に移行するため、こ
の通常動作への移行の当初から、容量素子１８の初期電
荷−零の動作、すなわち従来例の安定時相当の動作とな
る。

従って、この実施例において゛は、容量素子１８の初期
電荷を設定して動作開始当初から所望の特性にすること
が可能である。この結果、ダイナミツクレンジの確保、
オフセットの低減が可能になる。

また、シミュレーションにより設計を行う場合にも、サ
ーキットシミュレータの空送りか不要となるため、より
短時間でシミュレーション可能となり、検証性か向上す
ることとなる。

第３図には、本発明の他の実施例に係るＳＣ回路の構成
か示されている。

この図においては、容量素子１８とアナログスイッチ１
６が直列接続されており、容量素子１８とアナログスイ
ッチ３８が並列接続されている。

この図に示されるアナログスイッチ１６がクロックφ１
で開閉され、アナログスイッチ３８が電源オン等によっ
て生成されるクロックφ　で開閉α されるものとすると、第１図の実施例と同様に容量素子
１８の初期電荷を零に設定することが可能になる。従っ
て、この実施例においても第１図の実施例と同様の効果
を得ることができる。

第４図には、本発明の第３実施例に係るＳＣ回路の構成
が示されており、この図においては、アナログスイッチ
１０．容量素子１８．アナログスイッチ１６か順次直列
接続されている。さらに、容量素子１８と並列に、アナ
ログスイッチ３８か接続されている。

この実施例においては、アナログスイッチ１０がクロッ
クφ１で開閉され、アナログスイッチ１６がクロックφ
２で開閉され、アナログスイ・ノチ３８が電源オン等に
よって生成されるクロ・ツクφ　で開所される。従って
、この実施例においてα も容量素子１８の電荷がり・ロックφ。に応じて設定さ
れるため、第１図の実施例と同様の効果か得られること
になる。

第５図には、本発明の第４実施例に係るＳＣＦ回路の構
成か示されている。

この図においては、第７図の従来回路にさらに容量素子
２８と並列にアナログスイッチ４０を設けた回路が示さ
れている。

また、このアナログスイッチ４０は、電源オン等によっ
て生成されるクロックφ　て開閉される。

α この実施例においても、容量素子２８の電荷を零に初期
設定することかでき、容量素子２８の初期電荷＝零を前
提に設計される所望の特性を動作開始直後から実現する
ことが出来る。また、サーキットシミュレータの空送り
も不要となり、シミュレーションの時間か短縮され、検
証性の向上した回路となる。

なお、クロックφ　を電源オンによって生成すα ることとしたか、他の手段によって生成しても良０゜ また、ＳＣＦ回路としてＬＰＦを例示したか、他の種類
のフィルタでも良いことはいうまでもない。

［発明の効果］ 以上説明したように、本発明によれば、容量素子の初期
電荷が零に設定されるため、動作開始直後から特性を所
望の特性にすることができ、さらにはシミュレーション
による設計をより短時間化することが可能になる。

【図面の簡単な説明】

第１図は、本発明の第１実施例に係るスイッチドキャパ
シタ回路の構成を示す回路図、第２図は、この実施例の
動作に係るクロックを示すタイミングチャート図、 第３図は、本発明の第２実施例に係るスイッチドキャパ
シタ回路の構成を示す回路図、第４図は、本発明の第３
実施例に係るスイッチドキャパシタ回路の構成を示す回
路図、第５図は、本発明の第４実施例に係るスイッチド
キャパシタフィルタ回路の構成を示す回路図、第６図は
、従来のスイッチドキャパシタ回路の一構成例を示す回
路図、 第７図は、従来のスイッチドキャパシタフィルタ回路の
一構成例を示す回路図である。 １８．２８　　・・・　容量素子 ３８．４０　　・・・　初期化用のアナログスイッチφ
１．φ２　・・・　クロック φ　　・・・　初期化用のクロック α

Claims (2)

【特許請求の範囲】
1. （１）それぞれクロックに応じて開閉される所定個数の
   アナログスイッチと、少なくとも一端がアナログスイッ
   チに接続された容量素子と、を含むスイッチドキャパシ
   タ回路において、 初期化用クロックに応じて前記容量素子の両端を短絡す
   る初期化用アナログスイッチを含むことを特徴とするス
   イッチドキャパシタ回路。
2. （２）演算増幅器と、それぞれクロックに応じて開閉さ
   れる所定個数のアナログスイッチと、一端がアナログス
   イッチを介して演算増幅器の出力端に、他端が演算増幅
   器の入力端に、それぞれ接続された容量素子と、を含む
   スイッチドキャパシタフィルタ回路において、 初期化用クロックに応じて前記容量素子の両端を短絡す
   る初期化用アナログスイッチを含むことを特徴とするス
   イッチドキャパシタフィルタ回路。