JPH09297315A - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置Info
- Publication number
- JPH09297315A JPH09297315A JP8355675A JP35567596A JPH09297315A JP H09297315 A JPH09297315 A JP H09297315A JP 8355675 A JP8355675 A JP 8355675A JP 35567596 A JP35567596 A JP 35567596A JP H09297315 A JPH09297315 A JP H09297315A
- Authority
- JP
- Japan
- Prior art keywords
- transparent insulating
- insulating film
- electrode wiring
- transparent
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 画素開口部面積と液晶駆動面積とをほぼ同一
面積とした液晶ディスプレイ装置を提供する。 【解決手段】 透明基板１の表面上にマトリクス状に配
置したＴＦＴ２と、行方向に形成された信号配線３と、
列方向に形成された走査配線６と、ＴＦＴ２、ゲート電
極２４および信号配線３の上に形成された第１の透明絶
縁膜４と、第１の透明絶縁膜４上に形成された第２の透
明絶縁膜７と、第２の透明絶縁膜７上に形成され、第１
および第２の透明絶縁膜に開口されたコンタクト穴８を
貫通してＴＦＴ２のドレイン領域２２と接続された透明
導電膜９とを設け、透明導電膜９は、その輪郭が平面的
に見て各電極配線の内辺と略一致するように、ＴＦＴお
よび各電極配線をマスクとした裏面露光によりセルフア
ラインで形成される。
面積とした液晶ディスプレイ装置を提供する。 【解決手段】 透明基板１の表面上にマトリクス状に配
置したＴＦＴ２と、行方向に形成された信号配線３と、
列方向に形成された走査配線６と、ＴＦＴ２、ゲート電
極２４および信号配線３の上に形成された第１の透明絶
縁膜４と、第１の透明絶縁膜４上に形成された第２の透
明絶縁膜７と、第２の透明絶縁膜７上に形成され、第１
および第２の透明絶縁膜に開口されたコンタクト穴８を
貫通してＴＦＴ２のドレイン領域２２と接続された透明
導電膜９とを設け、透明導電膜９は、その輪郭が平面的
に見て各電極配線の内辺と略一致するように、ＴＦＴお
よび各電極配線をマスクとした裏面露光によりセルフア
ラインで形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ディスプレイ
装置に係り、特に、アクティブマトリクス方式の液晶デ
ィスプレイ装置に関する。さらに具体的にいえば、液晶
を駆動するための透明電極の面積をマトリクス画素開口
部の面積とほぼ同一面積とした液晶ディスプレイ装置に
関する。
装置に係り、特に、アクティブマトリクス方式の液晶デ
ィスプレイ装置に関する。さらに具体的にいえば、液晶
を駆動するための透明電極の面積をマトリクス画素開口
部の面積とほぼ同一面積とした液晶ディスプレイ装置に
関する。
【０００２】
【従来の技術】アクティブマトリクス方式の液晶ディス
プレイ装置において、スイッチング素子として薄膜トラ
ンジスタ（以下、ＴＦＴと略する）素子（例えば、ＦＥ
Ｔ）を用いた場合の概略回路を図３に示す。
プレイ装置において、スイッチング素子として薄膜トラ
ンジスタ（以下、ＴＦＴと略する）素子（例えば、ＦＥ
Ｔ）を用いた場合の概略回路を図３に示す。
【０００３】信号電極配線３および走査電極配線６がマ
トリクス状に交さ配線され、各交さ点にＴＦＴ素子２が
接続される。すなわち、ＴＦＴ素子２のソース電極が信
号電極配線３に、またゲート電極が走査電極配線６に接
続される。ＴＦＴ素子２のドレイン電極には液晶素子９
０の一方の電極が接続される。液晶素子９０の他方の電
極は接地される。
トリクス状に交さ配線され、各交さ点にＴＦＴ素子２が
接続される。すなわち、ＴＦＴ素子２のソース電極が信
号電極配線３に、またゲート電極が走査電極配線６に接
続される。ＴＦＴ素子２のドレイン電極には液晶素子９
０の一方の電極が接続される。液晶素子９０の他方の電
極は接地される。
【０００４】ある１つの走査電極配線６が選択されたと
き、信号電極配線３に画素信号が供給されると、これら
両電極の交さ点にあるＴＦＴ素子２が導通するので、こ
のＴＦＴ素子を介して液晶素子９０の一方の電極に画素
信号が印加され、前記液晶素子９０が１つの画素として
光を透過するようになる。
き、信号電極配線３に画素信号が供給されると、これら
両電極の交さ点にあるＴＦＴ素子２が導通するので、こ
のＴＦＴ素子を介して液晶素子９０の一方の電極に画素
信号が印加され、前記液晶素子９０が１つの画素として
光を透過するようになる。
【０００５】前述のような、従来の液晶ディスプレイ画
素の液晶駆動用透明電極は、日経エレクトロニクスの１
９８４年９月１０日号、第２１１頁から第２４０頁に記
載されているように、ＴＦＴ素子および電極配線部分に
透明電極をパターニングする際の合せ精度の分だけのす
き間がある構造となっていた。
素の液晶駆動用透明電極は、日経エレクトロニクスの１
９８４年９月１０日号、第２１１頁から第２４０頁に記
載されているように、ＴＦＴ素子および電極配線部分に
透明電極をパターニングする際の合せ精度の分だけのす
き間がある構造となっていた。
【０００６】以下に、図２を参照して、従来の液晶ディ
スプレイ装置およびその製法を簡単に説明する。図２
(a) は従来のアクティブマトリクス方式液晶ディスプレ
イ装置の１画素分を示す平面図、同図(b) はそのＸ−Ｘ
線にそう断面図、同図(c) は同図(a) のＹ−Ｙ線にそう
断面図である。
スプレイ装置およびその製法を簡単に説明する。図２
(a) は従来のアクティブマトリクス方式液晶ディスプレ
イ装置の１画素分を示す平面図、同図(b) はそのＸ−Ｘ
線にそう断面図、同図(c) は同図(a) のＹ−Ｙ線にそう
断面図である。
【０００７】透明基板１上にＴＦＴ素子２をマトリクス
状に形成する。ＴＦＴ素子２は、ソース領域２１、ドレ
イン領域２２、ソースおよびドレイン間のチャネル領域
２３、ならびにチャネル領域２３上にゲート絶穎膜を介
して積層配置されたゲート電極２４よりなる。基板１の
表面から露光するフォトリソグラフィ法により、ソース
領域２１に導電接触する信号電極配緑３を行方向に形成
する。これらの上に（透明）層間絶縁膜４を堆積し、基
板表面からのフォトリソグラフィ法によって、これにＴ
ＦＴ素子２のゲート領域２４用のコンタクト穴５を形成
した後、列方向の走査電極配線６を形成する。
状に形成する。ＴＦＴ素子２は、ソース領域２１、ドレ
イン領域２２、ソースおよびドレイン間のチャネル領域
２３、ならびにチャネル領域２３上にゲート絶穎膜を介
して積層配置されたゲート電極２４よりなる。基板１の
表面から露光するフォトリソグラフィ法により、ソース
領域２１に導電接触する信号電極配緑３を行方向に形成
する。これらの上に（透明）層間絶縁膜４を堆積し、基
板表面からのフォトリソグラフィ法によって、これにＴ
ＦＴ素子２のゲート領域２４用のコンタクト穴５を形成
した後、列方向の走査電極配線６を形成する。
【０００８】基板表面からのフォトリソグラフィ法によ
って、層間絶縁膜４にドレイン領域２２用のコンタクト
穴８を形成した後、透明電極材を堆積し、同じく基板表
面からのフォトリソグラフィ法によって透明電極９を形
成する。図示は省略しているが、透明電極９上に液晶を
配し、その上に（透明）対向接地電極を形成する。
って、層間絶縁膜４にドレイン領域２２用のコンタクト
穴８を形成した後、透明電極材を堆積し、同じく基板表
面からのフォトリソグラフィ法によって透明電極９を形
成する。図示は省略しているが、透明電極９上に液晶を
配し、その上に（透明）対向接地電極を形成する。
【０００９】このように、従来は、透明基板１の表面上
に必要な導電材や絶縁膜を順次堆積し、基板表面からの
フォトリソグラフィ法によって所要のパターンに形成し
ていた。特に、透明電極９は信号電極配線３や走査電極
配線６と重なったり、接触したりすることがないよう
に、マスク合せ精度を考慮して、これら電極配線の内側
丑との間にギャップＡを残すことが必要であった。
に必要な導電材や絶縁膜を順次堆積し、基板表面からの
フォトリソグラフィ法によって所要のパターンに形成し
ていた。特に、透明電極９は信号電極配線３や走査電極
配線６と重なったり、接触したりすることがないよう
に、マスク合せ精度を考慮して、これら電極配線の内側
丑との間にギャップＡを残すことが必要であった。
【００１０】
【発明が解決しようとする課題】上記従来技術は、マト
リクス画素開口部におけるＴＦＴ素子および信号、走査
電極配線と、液晶を駆動するための透明電極とのすき間
部分（図２中のＡ）、つまり、マトリクス画素開口面積
に対する液晶駆動面積の損失については配慮がされてお
らず、画素開口面積に対する液晶駆動面積率がマスクル
ール（合せ精度）分だけ低下する問題があった。
リクス画素開口部におけるＴＦＴ素子および信号、走査
電極配線と、液晶を駆動するための透明電極とのすき間
部分（図２中のＡ）、つまり、マトリクス画素開口面積
に対する液晶駆動面積の損失については配慮がされてお
らず、画素開口面積に対する液晶駆動面積率がマスクル
ール（合せ精度）分だけ低下する問題があった。
【００１１】このために、液晶の光透過として利用可能
な領域を完全には利用できず光透過強度やコントラスト
が低く、また画素間の間隔が大きいので、精細な画像が
得られ難いという問題があった。
な領域を完全には利用できず光透過強度やコントラスト
が低く、また画素間の間隔が大きいので、精細な画像が
得られ難いという問題があった。
【００１２】本発明の目的は、液晶駆動電極部分と電極
配線部分およびＴＦＴ素子部分とのすき間部分を無くす
る構造とすることにより、画素開口部面積と液晶駆動面
積をほぼ同一面積とした液晶ディスプレイ装置を提供す
ることにある。
配線部分およびＴＦＴ素子部分とのすき間部分を無くす
る構造とすることにより、画素開口部面積と液晶駆動面
積をほぼ同一面積とした液晶ディスプレイ装置を提供す
ることにある。
【００１３】
【課題を解決するための手段】上記目的は、液晶駆動電
極部分をパターニングする際のレジストを、ＴＦＴ素子
および電極配線をマスクにして、基板裏面より露光を行
ない、セルフアラインでパターニングできる構造を採用
することにより達成される。
極部分をパターニングする際のレジストを、ＴＦＴ素子
および電極配線をマスクにして、基板裏面より露光を行
ない、セルフアラインでパターニングできる構造を採用
することにより達成される。
【００１４】ＴＦＴ素子及び信号，走査電極配線は光を
透過せず、透明電極をパターニングする際のレジストの
マスクとなりうる。それによって、ＴＦＴ素子および画
素開口部領域を規定する信号、走査電極配線をマスクと
して、透明基板の裏面からの露光によるフォトリソグラ
フィ法を用いることにより、液晶駆動用透明電極はセル
フアラインでパターニングすることができるようにな
る。
透過せず、透明電極をパターニングする際のレジストの
マスクとなりうる。それによって、ＴＦＴ素子および画
素開口部領域を規定する信号、走査電極配線をマスクと
して、透明基板の裏面からの露光によるフォトリソグラ
フィ法を用いることにより、液晶駆動用透明電極はセル
フアラインでパターニングすることができるようにな
る。
【００１５】このようにすれば、画素開口部分の利用可
能領域すべてに透明電極をパターニングすることがで
き、画素開口部領域のほぼすべてを液晶駆動部分として
有効利用することができる。
能領域すべてに透明電極をパターニングすることがで
き、画素開口部領域のほぼすべてを液晶駆動部分として
有効利用することができる。
【００１６】
【発明の実施の形態】以下、本発明の一実施形態を図１
により説明する。図１において、(a) は本発明の一実施
形態の平面画、(b) はそのＸ−Ｘ線に沿う断面図、(c)
は図(a) のＹ−Ｙ線にそう断面図である。
により説明する。図１において、(a) は本発明の一実施
形態の平面画、(b) はそのＸ−Ｘ線に沿う断面図、(c)
は図(a) のＹ−Ｙ線にそう断面図である。
【００１７】透明基板１の表面に、マトリクス状に、ソ
ース領域２１、ドレイン領域２２、ソースおよびドレイ
ン間のチャネル領域２３、ならびにチャネル領域２３上
にゲート絶縁膜を介して積層配置されたゲート電極２４
よりなるアクティブ・マトリクス駆動用ＴＦＴ素子２を
形成する。
ース領域２１、ドレイン領域２２、ソースおよびドレイ
ン間のチャネル領域２３、ならびにチャネル領域２３上
にゲート絶縁膜を介して積層配置されたゲート電極２４
よりなるアクティブ・マトリクス駆動用ＴＦＴ素子２を
形成する。
【００１８】このようにＴＦＴ素子２が形成された透明
基板ｌ上に、行方向の信号電極配線（例えばＡｌ）３
を、前記ソース領域に導電接触するように形成する。次
いでこの上に、前記信号電極配線３と、後に形成される
走査電極配線６との間の透明層間絶縁膜（例えばりんガ
ラス）４を常圧ＣＶＤ法等により堆積する。この後、Ｔ
ＦＴ素子２のゲート領域２４と走査電極配線６とを接続
するためのコンタクト穴５を、前記層間絶縁膜４に開け
た後、列方向の走査電極配線（例えばＡｌ）６を、例え
ばフォトレジスト法によって形成する。
基板ｌ上に、行方向の信号電極配線（例えばＡｌ）３
を、前記ソース領域に導電接触するように形成する。次
いでこの上に、前記信号電極配線３と、後に形成される
走査電極配線６との間の透明層間絶縁膜（例えばりんガ
ラス）４を常圧ＣＶＤ法等により堆積する。この後、Ｔ
ＦＴ素子２のゲート領域２４と走査電極配線６とを接続
するためのコンタクト穴５を、前記層間絶縁膜４に開け
た後、列方向の走査電極配線（例えばＡｌ）６を、例え
ばフォトレジスト法によって形成する。
【００１９】次に、後に形成される液晶駆動用透明電極
９と、既に形成している信号電極配線３及び走査電極配
線６とのショートを避けるために、これらを覆う透明絶
縁膜（例えばりんガラス）７を、常圧ＣＶＤ法等により
堆積する。その後、ＴＦＴ素子２のドレイン領域２２
と、後に形成される液晶駆動用透明電極（例えばＩＴ
Ｏ）９とのコンタクト穴８を、前記層間絶縁膜４および
透明絶縁膜７を貫通して開ける。
９と、既に形成している信号電極配線３及び走査電極配
線６とのショートを避けるために、これらを覆う透明絶
縁膜（例えばりんガラス）７を、常圧ＣＶＤ法等により
堆積する。その後、ＴＦＴ素子２のドレイン領域２２
と、後に形成される液晶駆動用透明電極（例えばＩＴ
Ｏ）９とのコンタクト穴８を、前記層間絶縁膜４および
透明絶縁膜７を貫通して開ける。
【００２０】次に、例えばスパッタ法により、透明電極
材（例えばＩＴＯ）を全面に付着せしめる。次に、この
上にネガ型感光性レジスト（樹脂）を塗布し、基板１の
裏面よりＴＦＴ素子２及び電極配線３，６をマスクとし
て露光を行なう。その後、コンタクト穴８の周辺部分１
０のみを、適当なマスクパターンによって、基板１の表
面よリ露光し、非露光部分の感光性レジストを除去し
て、図１(a) に示すような、所望パターンの透明電極材
を露出させる。
材（例えばＩＴＯ）を全面に付着せしめる。次に、この
上にネガ型感光性レジスト（樹脂）を塗布し、基板１の
裏面よりＴＦＴ素子２及び電極配線３，６をマスクとし
て露光を行なう。その後、コンタクト穴８の周辺部分１
０のみを、適当なマスクパターンによって、基板１の表
面よリ露光し、非露光部分の感光性レジストを除去し
て、図１(a) に示すような、所望パターンの透明電極材
を露出させる。
【００２１】次に、透明電極材の露出された部分を、溶
液（例えば王水系溶液）によって除去し、その後、露光
部分の感光性レジストを除去することにより、透明電極
９を完成することができる。なお、図示は省略している
が、透明電極９の上に液晶と対向電極とが積層されるこ
とは、従来と同様である。
液（例えば王水系溶液）によって除去し、その後、露光
部分の感光性レジストを除去することにより、透明電極
９を完成することができる。なお、図示は省略している
が、透明電極９の上に液晶と対向電極とが積層されるこ
とは、従来と同様である。
【００２２】この実施形態によれば、信号電極配線３と
走査電極配線６とで区画されたマトリクス画素開口部の
うち、ＴＦＴ素子２の部分とそのゲート電極リード部を
除く部分、換言すれば、液晶の光透過部として利用可能
な領域をほぼ完全に利用できるようになる。
走査電極配線６とで区画されたマトリクス画素開口部の
うち、ＴＦＴ素子２の部分とそのゲート電極リード部を
除く部分、換言すれば、液晶の光透過部として利用可能
な領域をほぼ完全に利用できるようになる。
【００２３】これによつて、光透過強度およびコントラ
ストを増大し、画素間の隙間を最小にして画質を向上す
ることができる。また、本発明の実施にあたっては、製
造のために用いられるフォトマスクの数を増やす必要は
なく、コンタクト穴８の周辺部分１０の露光には、合せ
精度を必要としないので、工程を簡略化し、製造の能率
と歩留りを改善することができる。
ストを増大し、画素間の隙間を最小にして画質を向上す
ることができる。また、本発明の実施にあたっては、製
造のために用いられるフォトマスクの数を増やす必要は
なく、コンタクト穴８の周辺部分１０の露光には、合せ
精度を必要としないので、工程を簡略化し、製造の能率
と歩留りを改善することができる。
【００２４】
【発明の効果】本発明によれば、液晶駆動部分と電極配
線部分及びＴＦＴ素子部分との合せ精度によるすき間部
分が実質上無くなる構造となるので、画素開口部面積と
液晶駆動面積がほぼ同一面積となり、液晶ディスプレイ
として高いコントラスト比が得られる。さらに、画素間
の隙間を最小にして画質を向上することができる。
線部分及びＴＦＴ素子部分との合せ精度によるすき間部
分が実質上無くなる構造となるので、画素開口部面積と
液晶駆動面積がほぼ同一面積となり、液晶ディスプレイ
として高いコントラスト比が得られる。さらに、画素間
の隙間を最小にして画質を向上することができる。
【００２５】また、製造のために用いられるフォトマス
クの数を増やす必要はなく、コンタクト穴８の周辺部分
１０の露光には、合せ精度を必要としないので、工程を
簡略化し、製造の能率と歩留りを改善することができ
る。
クの数を増やす必要はなく、コンタクト穴８の周辺部分
１０の露光には、合せ精度を必要としないので、工程を
簡略化し、製造の能率と歩留りを改善することができ
る。
【図１】 本発明の一実施形態であるアクティブマトリ
クスの一画素の平面図および断面図である。
クスの一画素の平面図および断面図である。
【図２】 従来技術の一画素の平面図および断面図であ
る。
る。
【図３】 アクティブマトリクス式の液晶ディスプレイ
装置の一般的な概略回路図である。
装置の一般的な概略回路図である。
１…透明基板、２…ＴＦＴ素子、３…信号電極配線、４
…層間絶縁膜、５…コンタクト穴、６…走査電極配線、
７…透明絶縁膜、８…コンタクト穴、９…透明電極
…層間絶縁膜、５…コンタクト穴、６…走査電極配線、
７…透明絶縁膜、８…コンタクト穴、９…透明電極
Claims (4)
- 【請求項１】 透明基板の表面上にマトリクス状に配置
して形成された薄膜半導体素子と、 前記薄膜半導体素子のゲート電極と、 行方向に形成された信号電極配線と、 列方向に形成された走査電極配線と、 前記薄膜半導体素子、ゲート電極、および信号電極配線
の上に形成された第１の透明絶縁膜と、 前記第１の透明絶縁膜上に形成された第２の透明絶縁膜
と、 前記第２の透明絶縁膜上に形成され、第１および第２の
透明絶縁膜に開口されたコンタクト穴を貫通して前記薄
膜半導体素子のドレイン領域と接続された透明導電膜と
を具備し、 前記透明導電膜は、その輪郭が平面的に見て前記走査電
極配線および信号電極配線の内辺と略一致するように、
前記薄膜半導体素子および各電極配線をマスクとした裏
面露光によりセルフアラインで形成されたことを特徴と
する液晶ディスプレイ装置。 - 【請求項２】 透明基板の表面上にマトリクス状に配置
して形成された薄膜半導体素子と、 前記薄膜半導体素子のチャネル領域上に形成されたゲー
ト電極と、 行方向に形成されて前記薄膜半導体素子のソース領域と
接続された信号電極配線と、 前記薄膜半導体素子、ゲート電極、および信号電極配線
の上に形成された第１の透明絶縁膜と、 前記第１の透明絶縁膜上で行方向に形成され、当該第１
の透明絶縁膜に開口されたコンタクト穴を貫通して前記
ゲート電極と接続された走査電極配線と、 前記第１の透明絶縁膜および走査電極配線の上に形成さ
れた第２の透明絶縁膜と、 前記第２の透明絶縁膜上に形成され、第１および第２の
透明絶縁膜に開口されたコンタクト穴を貫通して前記薄
膜半導体素子のドレイン領域と接続された透明導電膜と
を具備し、 前記透明導電膜は、その輪郭が平面的に見て前記走査電
極配線および信号電極配線の内辺と略一致するように、
前記薄膜半導体素子および各電極配線をマスクとした裏
面露光によりセルフアラインで形成されたことを特徴と
する液晶ディスプレイ装置。 - 【請求項３】 前記第１および第２の透明絶縁膜に形成
されたコンタクト穴の周辺部分は、フォトマスクを利用
した表面露光により形成されることを特徴とする請求項
１または２に記載の液品ディスプレイ装置。 - 【請求項４】 前記透明導電膜は、ネガ型感光性レジス
トを利用して形成されたことを特徴とする請求項１ない
し３のいずれかに記載の液晶ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35567596A JP2791435B2 (ja) | 1996-12-24 | 1996-12-24 | 液晶ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35567596A JP2791435B2 (ja) | 1996-12-24 | 1996-12-24 | 液晶ディスプレイ装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24095987A Division JPH0830797B2 (ja) | 1987-09-28 | 1987-09-28 | 液晶ディスプレイ装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09297315A true JPH09297315A (ja) | 1997-11-18 |
| JP2791435B2 JP2791435B2 (ja) | 1998-08-27 |
Family
ID=18445200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35567596A Expired - Fee Related JP2791435B2 (ja) | 1996-12-24 | 1996-12-24 | 液晶ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2791435B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002082353A (ja) * | 2000-05-12 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 携帯用情報機器 |
| KR100579181B1 (ko) * | 2000-12-06 | 2006-05-11 | 삼성에스디아이 주식회사 | 하프-디벨로프를 이용한 셀프-얼라인 패턴형성방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60112089A (ja) * | 1983-11-22 | 1985-06-18 | 松下電器産業株式会社 | 画像表示装置およびその製造方法 |
| JPS61102628A (ja) * | 1984-10-25 | 1986-05-21 | Sony Corp | 液晶表示装置 |
-
1996
- 1996-12-24 JP JP35567596A patent/JP2791435B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60112089A (ja) * | 1983-11-22 | 1985-06-18 | 松下電器産業株式会社 | 画像表示装置およびその製造方法 |
| JPS61102628A (ja) * | 1984-10-25 | 1986-05-21 | Sony Corp | 液晶表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002082353A (ja) * | 2000-05-12 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 携帯用情報機器 |
| KR100579181B1 (ko) * | 2000-12-06 | 2006-05-11 | 삼성에스디아이 주식회사 | 하프-디벨로프를 이용한 셀프-얼라인 패턴형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2791435B2 (ja) | 1998-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41426E1 (en) | Manufacturing methods of liquid crystal displays | |
| KR960029834A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH1124101A (ja) | アクティブ素子アレイ基板およびその製造方法 | |
| JP5046473B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| US7816193B2 (en) | Method for fabricating a pixel structure of a liquid crystal display | |
| US7122831B2 (en) | Method of forming a reflective electrode and a liquid crystal display device | |
| JPH04294329A (ja) | 液晶表示装置およびその製造方法 | |
| JP2791435B2 (ja) | 液晶ディスプレイ装置 | |
| JP3019047B2 (ja) | アクティブマトリクス型ｔｆｔ素子アレイ | |
| TW591698B (en) | Thin film transistor array substrate and photolithography process and mask design thereof | |
| KR100375092B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0830797B2 (ja) | 液晶ディスプレイ装置の製法 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JP2934588B2 (ja) | 表示装置 | |
| JPH03271720A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 | |
| JPH03157624A (ja) | 薄膜トランジスタの製造方法 | |
| JP2846682B2 (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JPH09160068A (ja) | アクティブマトリクス表示装置の作製方法 | |
| KR101234212B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2937161B2 (ja) | 液晶表示装置 | |
| JPH11102073A (ja) | 半導体装置ならびに液晶表示装置の製造方法および液晶表示装置 | |
| JP2943331B2 (ja) | 露光方法及び露光装置 | |
| JPH0519297A (ja) | 液晶表示パネル，液晶表示装置及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |