JPH0830797B2 - 液晶ディスプレイ装置の製法 - Google Patents
液晶ディスプレイ装置の製法Info
- Publication number
- JPH0830797B2 JPH0830797B2 JP24095987A JP24095987A JPH0830797B2 JP H0830797 B2 JPH0830797 B2 JP H0830797B2 JP 24095987 A JP24095987 A JP 24095987A JP 24095987 A JP24095987 A JP 24095987A JP H0830797 B2 JPH0830797 B2 JP H0830797B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent
- electrode
- liquid crystal
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶ディスプレイ装置の製法、特に、アクテ
ィブ・マトリクス方式の液晶ディスプレイ装置の製法に
係り、さらに具体的にいえば、液晶を駆動するための透
明電極の面積をマトリクス画素開口部の面積とほぼ同一
面積とするのに好適な液晶ディスプレイ装置の製法に関
する。
ィブ・マトリクス方式の液晶ディスプレイ装置の製法に
係り、さらに具体的にいえば、液晶を駆動するための透
明電極の面積をマトリクス画素開口部の面積とほぼ同一
面積とするのに好適な液晶ディスプレイ装置の製法に関
する。
アクチィブマトリクス方式の液晶ディスプレイ装置に
おいて、スイッチング素子として薄膜トランジスタ（以
下、TFTと略する）（例えば、FET）素子を用いた場合の
概略回路を第３図に示す。
おいて、スイッチング素子として薄膜トランジスタ（以
下、TFTと略する）（例えば、FET）素子を用いた場合の
概略回路を第３図に示す。
信号電極配線３および走査電極配線６がマトリクス状
に交さ配線され、各交さ点にTFT素子２が接続される。
に交さ配線され、各交さ点にTFT素子２が接続される。
すなわち、TFT素子２のソース電極が、信号電極配線
３に、またゲート電極が走査電極配線６に接続される。
TFT素子２のドレイン電極には液晶素子90の一方の電極
が接続される。液晶素子90の他方の電極は接地される。
３に、またゲート電極が走査電極配線６に接続される。
TFT素子２のドレイン電極には液晶素子90の一方の電極
が接続される。液晶素子90の他方の電極は接地される。
ある１つの走査電極配線６が選択されたとき、信号電
極配線３に画素信号が供給されると、これら両電極の交
さ点にある。TFT素子２が導通するので、このTFT素子を
介して液晶素子90の一方の電極に画素信号が印加され、
前記液晶素子90が１つの画素として光を透過するように
なる。
極配線３に画素信号が供給されると、これら両電極の交
さ点にある。TFT素子２が導通するので、このTFT素子を
介して液晶素子90の一方の電極に画素信号が印加され、
前記液晶素子90が１つの画素として光を透過するように
なる。
前述のような、従来の液晶ディスプレイ画素の液晶駆
動用透明電極は、日経エレクトロニクスの1984年９月10
日号、第211頁から第240頁に記載されているように、TF
T素子および電極配線部分に透明電極をパターニングす
る際の合せ精度の分だけのすき間がある構造となってい
た。
動用透明電極は、日経エレクトロニクスの1984年９月10
日号、第211頁から第240頁に記載されているように、TF
T素子および電極配線部分に透明電極をパターニングす
る際の合せ精度の分だけのすき間がある構造となってい
た。
以下に、第２図を参照して、従来の液晶ヂィスプレイ
装置およびその製法を簡単に説明する。
装置およびその製法を簡単に説明する。
第２図（ａ）は従来のアクティブ・マトリクス方式液
晶ディスプレイ装置の１画素分を示す平面図、同図
（ｂ）はそのＸ−Ｘ線にそう断面図、同図（ｃ）は同図
（ａ）のＹ−Ｙ線にそう断面図である。
晶ディスプレイ装置の１画素分を示す平面図、同図
（ｂ）はそのＸ−Ｘ線にそう断面図、同図（ｃ）は同図
（ａ）のＹ−Ｙ線にそう断面図である。
透明基板１上に、TFT素子２をマトリクス状に形成す
る。TFT素子２は、ソース領域21、ドレイン領域22、ソ
ースおよびドレイン間のチャネル領域23、ならびにチャ
ネル領域23上にゲート絶縁膜を介して積層配置されたゲ
ート電極24よりなる。
る。TFT素子２は、ソース領域21、ドレイン領域22、ソ
ースおよびドレイン間のチャネル領域23、ならびにチャ
ネル領域23上にゲート絶縁膜を介して積層配置されたゲ
ート電極24よりなる。
基板１の表面から露光するフォトリソグラフィ法によ
り、ソース領域21に導電接触する信号電極配線３を行方
向に形成する。これらの上に（透明）層間絶縁膜４を堆
積し、基板表面からのフォトリソグラフィ法によって、
これに、TFT素子２のゲート領域24用のコンタクト穴５
を形成した後、列方向の走査電極配線６を形成する。
り、ソース領域21に導電接触する信号電極配線３を行方
向に形成する。これらの上に（透明）層間絶縁膜４を堆
積し、基板表面からのフォトリソグラフィ法によって、
これに、TFT素子２のゲート領域24用のコンタクト穴５
を形成した後、列方向の走査電極配線６を形成する。
基板表面からのフォトリソグラフィ法によって、層間
絶縁膜４にドレイン領域22用のコンタクト穴８を形成し
た後、透明電極材を堆積し、同じく基板表面からのフォ
トリソグラフィ法によって、透明電極９を形成する。
絶縁膜４にドレイン領域22用のコンタクト穴８を形成し
た後、透明電極材を堆積し、同じく基板表面からのフォ
トリソグラフィ法によって、透明電極９を形成する。
図示は省略しているが、透明電極９の上に液晶を配
し、その上に（透明）対向接地電極を形成する。
し、その上に（透明）対向接地電極を形成する。
このように、従来は、透明基板１の表面上に必要な導
電材や絶縁膜を順次堆積し、基板表面からのフォトリソ
グラフィ法によって所要のパターンに形成していた。
電材や絶縁膜を順次堆積し、基板表面からのフォトリソ
グラフィ法によって所要のパターンに形成していた。
特に、透明電極９は信号電極配線３や走査電極配線６
と重なったり、接触したりすることがないように、マス
ク合せ精度を考慮して、これら電極配線の内側縁との間
にギャップＡを残すことが必要であった。
と重なったり、接触したりすることがないように、マス
ク合せ精度を考慮して、これら電極配線の内側縁との間
にギャップＡを残すことが必要であった。
上記従来技術は、マトリクス画素開口部におけるTFT
素子および信号、走査電極配線と、液晶を駆動するため
の透明電極とのすき間部分（第２図中のＡ）、つまり、
マトリクス画素開口面積に対する液晶駆動面積の損失に
ついては配慮がされておらず、画素開口面積に対する液
晶駆動面積率がマスクルール（合せ精度）分だけ低下す
る問題があった。
素子および信号、走査電極配線と、液晶を駆動するため
の透明電極とのすき間部分（第２図中のＡ）、つまり、
マトリクス画素開口面積に対する液晶駆動面積の損失に
ついては配慮がされておらず、画素開口面積に対する液
晶駆動面積率がマスクルール（合せ精度）分だけ低下す
る問題があった。
このために、液晶の光透過部として利用可能な領域を
完全には利用できず、光透過強度やコントラストが低
く、また画素間の間隔が大きいので、精細な画像が得ら
れ難いという問題があった。
完全には利用できず、光透過強度やコントラストが低
く、また画素間の間隔が大きいので、精細な画像が得ら
れ難いという問題があった。
本発明の目的は、液晶駆動電極部分と電極配線部分お
よびTFT素子部分とのすき間部分を無くする構造とする
ことにより、画素開口部面積と液晶駆動面積をほぼ同一
面積とした液晶ディスプレイ装置の製法を提供すること
にある。
よびTFT素子部分とのすき間部分を無くする構造とする
ことにより、画素開口部面積と液晶駆動面積をほぼ同一
面積とした液晶ディスプレイ装置の製法を提供すること
にある。
上記目的は、液晶駆動電極部分をパターニングする際
のレジストを、TFT素子および電極配線をマスクにし
て、基板裏面より露光を行ない。セルフアラインでパタ
ーニングできる構造と方法を採用することにより達成さ
れる。
のレジストを、TFT素子および電極配線をマスクにし
て、基板裏面より露光を行ない。セルフアラインでパタ
ーニングできる構造と方法を採用することにより達成さ
れる。
TFT素子及び信号，走査電極配線は光を透過せず、透
明電極をパターニングする際のレジストのマスクとなり
うる。
明電極をパターニングする際のレジストのマスクとなり
うる。
それによって、TFT素子および画素開口部領域を規定
する信号、走査電極配線をマスクとして、透明基板の裏
面からの露光によるフォトリソグラフィ法を用いること
により、液晶駆動用透明電極はセルフアラインでパター
ニングすることができるようになる。
する信号、走査電極配線をマスクとして、透明基板の裏
面からの露光によるフォトリソグラフィ法を用いること
により、液晶駆動用透明電極はセルフアラインでパター
ニングすることができるようになる。
このようにすれば、画素開口部分の利用可能領域すべ
てに透明電極をパターニングすることができ、画素開口
部領域のほぼすべてを液晶駆動部分として有効利用する
ことができる。
てに透明電極をパターニングすることができ、画素開口
部領域のほぼすべてを液晶駆動部分として有効利用する
ことができる。
以下、本発明の一実施例を第１図により説明する。第
１図において、（ａ）は本発明の一実施例の平面図、
（ｂ）はそのＸ−Ｘ線にそう断面図、（ｃ）は図（ａ）
のＹ−Ｙ線にそう断面図である。
１図において、（ａ）は本発明の一実施例の平面図、
（ｂ）はそのＸ−Ｘ線にそう断面図、（ｃ）は図（ａ）
のＹ−Ｙ線にそう断面図である。
透明基板１の表面に、マトリクス状に、ソース領域2
1、ドレイン領域22、ソースおよびドレイン間のチャネ
ル領域23、ならびにチャネル領域23上にゲート絶縁膜を
介して積層配置されたゲート電極24よりなるアクティブ
・マトリクス駆動用TFT素子２を形成する。
1、ドレイン領域22、ソースおよびドレイン間のチャネ
ル領域23、ならびにチャネル領域23上にゲート絶縁膜を
介して積層配置されたゲート電極24よりなるアクティブ
・マトリクス駆動用TFT素子２を形成する。
このようにTFT素子２が形成された透明基板１上に、
行方向の信号電極配線（例えばAl）３を、前記ソース領
域に導電接触するように形成する。
行方向の信号電極配線（例えばAl）３を、前記ソース領
域に導電接触するように形成する。
次いでこの上に、前記信号電極配線３と、後に形成さ
れる走査電極配線６との間の透明層間絶縁膜（例えばり
んガラス）４を常圧CVD法等により堆積する。
れる走査電極配線６との間の透明層間絶縁膜（例えばり
んガラス）４を常圧CVD法等により堆積する。
この後、TFT素子２のゲート領域24と走査電極配線６
とを接続するためのコンタクト穴５を、前記層間絶縁膜
４に開けた後、列方向の走査電極配線（例えばAl）６
を、例えばホトレジスト法によって形成する。
とを接続するためのコンタクト穴５を、前記層間絶縁膜
４に開けた後、列方向の走査電極配線（例えばAl）６
を、例えばホトレジスト法によって形成する。
次に、後に形成される液晶駆動用透明電極９と、既に
形成している信号電極配線３及び走査電極配線６とのシ
ョートを避けるために、これらを覆う透明絶縁膜（例え
ばりんガラス）７を、常圧CVD法等により堆積する。
形成している信号電極配線３及び走査電極配線６とのシ
ョートを避けるために、これらを覆う透明絶縁膜（例え
ばりんガラス）７を、常圧CVD法等により堆積する。
その後、TFT素子２のドレイン領域22と、後に形成さ
れる液晶駆動用透明電極（例えばITO）９とのコンタク
ト穴８を、前記層間絶縁膜４および透明絶縁膜７を貫通
して開ける。
れる液晶駆動用透明電極（例えばITO）９とのコンタク
ト穴８を、前記層間絶縁膜４および透明絶縁膜７を貫通
して開ける。
次に、例えばスパッタ法により、透明電極材（例えば
ITO）を全面に付着せしめる。次に、この上にネガ型感
光性レジスト（樹脂）を塗布し、基板１の裏面よりTFT
素子２及び電極配線3,6をマスクとして露光を行なう。
ITO）を全面に付着せしめる。次に、この上にネガ型感
光性レジスト（樹脂）を塗布し、基板１の裏面よりTFT
素子２及び電極配線3,6をマスクとして露光を行なう。
その後、コンタクト穴８の周辺部分10のみを、適当な
マスクパターンによって、基板１の表面より露光し、非
露光部分の感光性レジストを除去して、第１図（ａ）に
示すような、所望パターンの透明電極材を露出させる。
マスクパターンによって、基板１の表面より露光し、非
露光部分の感光性レジストを除去して、第１図（ａ）に
示すような、所望パターンの透明電極材を露出させる。
次に、透明電極材の露出された部分を、溶液（例えば
玉水系溶液）によって除去し、その後、露光部分の感光
性レジストを除去することにより、透明電極９を完成す
ることができる。
玉水系溶液）によって除去し、その後、露光部分の感光
性レジストを除去することにより、透明電極９を完成す
ることができる。
なお、図示は省略しているが、透明電極９の上に液晶
と対抗電極とが積層されることは、従来と同様である。
と対抗電極とが積層されることは、従来と同様である。
この実施例によれば、信号電極配線３と走査電極配線
とで区画されたマトリクス画素開口部のうち、TFT素子
２の部分とそのゲート電極リード部を除く部分、換言す
れば、液晶の光透過部として利用可能な領域をほぼ完全
に利用できるようになる。
とで区画されたマトリクス画素開口部のうち、TFT素子
２の部分とそのゲート電極リード部を除く部分、換言す
れば、液晶の光透過部として利用可能な領域をほぼ完全
に利用できるようになる。
これによって、光透過強度およびコントラストを増大
し、画素間の隙間を最小にして画質を向上することがで
きる。
し、画素間の隙間を最小にして画質を向上することがで
きる。
また、本発明の実施にあたっては、製造のために用い
られるフォトマスクの数を増やす必要はなく、コンタク
ト穴８の周辺部分10の露光には、合せ精度を必要としな
いので、工程を簡略化し、製造の能率と歩留りを改善す
ることができる。
られるフォトマスクの数を増やす必要はなく、コンタク
ト穴８の周辺部分10の露光には、合せ精度を必要としな
いので、工程を簡略化し、製造の能率と歩留りを改善す
ることができる。
本発明によれば、液晶駆動部分と電極配線部分及びTF
T素子部分との合せ精度によるすき間部分が実質上無く
なる構造となるので、画素開口部面積と液晶駆動面積が
ほぼ同一面積となり、液晶ディスプレイとして高いコン
トラスト比が得られる。
T素子部分との合せ精度によるすき間部分が実質上無く
なる構造となるので、画素開口部面積と液晶駆動面積が
ほぼ同一面積となり、液晶ディスプレイとして高いコン
トラスト比が得られる。
さらに、画素間の隙間を最小にして画質を向上するこ
とができる。
とができる。
また、製造のために用いられるフォトマスクの数を増
やす必要はなく、コンタクト穴８の周辺部分10の露光に
は、合せ精度を必要としないので、工程を簡略化し、製
造の能率と歩留りを改善することができる。
やす必要はなく、コンタクト穴８の周辺部分10の露光に
は、合せ精度を必要としないので、工程を簡略化し、製
造の能率と歩留りを改善することができる。
第１図（ａ）は本発明の一実施例のアクティブ・マトリ
クスの一画素の平面図、第１図（ｂ）は第１図（ａ）の
Ｘ−Ｘ線断面図、第１図（ｃ）は同図（ａ）のＹ−Ｙ線
断面図、第２図（ａ）は従来の一画素の平面図、第２図
（ｂ）は同図（ａ）のＸ−Ｘ線断面図、第２図（ｃ）は
同図（ａ）のＹ−Ｙ線断面図、第３図はアクティブマト
リクス式の液晶ディスプレイ装置の一般的な概略回路図
である。 １……透明基板、２……TFT素子、３……信号電極配
線、４……層間絶縁膜、５……コンタクト穴、６……走
査電極配線、７……透明絶縁膜、８……コンタクト穴、
９……透明電極
クスの一画素の平面図、第１図（ｂ）は第１図（ａ）の
Ｘ−Ｘ線断面図、第１図（ｃ）は同図（ａ）のＹ−Ｙ線
断面図、第２図（ａ）は従来の一画素の平面図、第２図
（ｂ）は同図（ａ）のＸ−Ｘ線断面図、第２図（ｃ）は
同図（ａ）のＹ−Ｙ線断面図、第３図はアクティブマト
リクス式の液晶ディスプレイ装置の一般的な概略回路図
である。 １……透明基板、２……TFT素子、３……信号電極配
線、４……層間絶縁膜、５……コンタクト穴、６……走
査電極配線、７……透明絶縁膜、８……コンタクト穴、
９……透明電極
Claims (1)
- 【請求項１】透明基板の表面上に、不透明な薄膜半導体
をマトリクス状に配置して形成する工程と、 薄膜半導体の第１の電極に接続された状態で、不透明な
行方向電極配線を行方向に透明基板上に形成する工程
と、 薄膜半導体および行方向電極配線を覆うように、第１の
透明絶縁膜を形成する工程と、 第１の透明絶縁膜に形成された第１の穴を貫通して薄膜
半導体の第２の電極に接続された状態で、不透明な列方
向電極配線を、列方向に第１の透明絶縁膜上に形成する
工程と、 少くとも列方向電極配線を覆うように第２の透明絶縁膜
を形成する工程と、 少くとも第１の透明絶縁膜を貫通する第２の穴を形成し
て、薄膜半導体の第３の電極を露出させる工程と、 第1,第２の透明絶縁膜を覆う全面に透明電極材を積層
し、薄膜半導体の第３の電極と接続させる工程と、 透明電極材の表面に感光性レジスト膜を形成する工程
と、 前記感光性レジスト膜を、透明基板の裏面からは前記行
および列方向電極配線ならびに薄膜半導体をマスクとし
て、透明基板の表面からは第２の穴の上およびその周辺
部分を選択的に、それぞれ露光する工程と、 露光されなかった感光性レジスト膜を除去してその下の
透明電極材を露出させ、露出部分の透明電極材を除去す
る工程とよりなることを特徴とする液晶ディスプレイ装
置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24095987A JPH0830797B2 (ja) | 1987-09-28 | 1987-09-28 | 液晶ディスプレイ装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24095987A JPH0830797B2 (ja) | 1987-09-28 | 1987-09-28 | 液晶ディスプレイ装置の製法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35567596A Division JP2791435B2 (ja) | 1996-12-24 | 1996-12-24 | 液晶ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6484227A JPS6484227A (en) | 1989-03-29 |
| JPH0830797B2 true JPH0830797B2 (ja) | 1996-03-27 |
Family
ID=17067196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24095987A Expired - Lifetime JPH0830797B2 (ja) | 1987-09-28 | 1987-09-28 | 液晶ディスプレイ装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0830797B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03289629A (ja) * | 1990-04-06 | 1991-12-19 | Matsushita Electron Corp | 画像表示装置およびその製造方法 |
| JP4096585B2 (ja) * | 2001-03-19 | 2008-06-04 | セイコーエプソン株式会社 | 表示装置の製造方法及び表示装置並びに電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195268A (ja) * | 1983-04-19 | 1984-11-06 | 三菱電機株式会社 | マトリクス型表示装置 |
| JPS62115125A (ja) * | 1985-11-14 | 1987-05-26 | Fujitsu Ltd | 液晶表示装置とその製造方法 |
-
1987
- 1987-09-28 JP JP24095987A patent/JPH0830797B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6484227A (en) | 1989-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE38901E1 (en) | Manufacturing methods of liquid crystal displays | |
| JP2001311965A (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR960029834A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20020032790A (ko) | 액정 표시 장치 | |
| US6495386B2 (en) | Method of manufacturing an active matrix device | |
| EP1396019A1 (en) | Thin film transistor self-aligned to a light-shield layer | |
| JPH04294329A (ja) | 液晶表示装置およびその製造方法 | |
| US5523866A (en) | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits | |
| JPH0830797B2 (ja) | 液晶ディスプレイ装置の製法 | |
| JP2791435B2 (ja) | 液晶ディスプレイ装置 | |
| US20040126941A1 (en) | Thin film transistor self-aligned to a light-shield layer | |
| KR100375092B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH01267616A (ja) | 液晶デイスプレイ | |
| JPH03271720A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 | |
| JP2846682B2 (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| JPS5814568A (ja) | 薄膜トランジスタマトリツクスアレイの製造方法 | |
| JPH03157624A (ja) | 薄膜トランジスタの製造方法 | |
| JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JP2937161B2 (ja) | 液晶表示装置 | |
| JPH05142575A (ja) | 画素駆動用素子の製造方法 | |
| JPH11102073A (ja) | 半導体装置ならびに液晶表示装置の製造方法および液晶表示装置 | |
| JP2943331B2 (ja) | 露光方法及び露光装置 | |
| JP2590360B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0850302A (ja) | 薄膜トランジスタパネルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |