JPH09298305A - 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置 - Google Patents
薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置Info
- Publication number
- JPH09298305A JPH09298305A JP13945996A JP13945996A JPH09298305A JP H09298305 A JPH09298305 A JP H09298305A JP 13945996 A JP13945996 A JP 13945996A JP 13945996 A JP13945996 A JP 13945996A JP H09298305 A JPH09298305 A JP H09298305A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- gate
- thin film
- liquid crystal
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＬＤＤ構造を備えたマルチチャネルゲートＴ
ＦＴにおいて、ＬＤＤ構造をイオン注入により形成する
際にマスクずれが生じても素子の動作特性が悪影響をう
けることがなく、また余分な遮光マスクを不要とするこ
とにより液晶表示装置の開口率を改善でき、さらにイオ
ン注入の不均一が生じない構成のＴＦＴを提供すること
を目的とする。 【解決手段】 ＴＦＴの活性部を構成するポリシリコン
パターンを、基板上において略Ｕ字型に屈曲した形状に
形成し、ゲートパターンを直線上の導体パターンより形
成し、さらに前記ゲートパターンを、前記Ｕ字が多のポ
リシリコンパターンと複数回交差するように配設する。
ＦＴにおいて、ＬＤＤ構造をイオン注入により形成する
際にマスクずれが生じても素子の動作特性が悪影響をう
けることがなく、また余分な遮光マスクを不要とするこ
とにより液晶表示装置の開口率を改善でき、さらにイオ
ン注入の不均一が生じない構成のＴＦＴを提供すること
を目的とする。 【解決手段】 ＴＦＴの活性部を構成するポリシリコン
パターンを、基板上において略Ｕ字型に屈曲した形状に
形成し、ゲートパターンを直線上の導体パターンより形
成し、さらに前記ゲートパターンを、前記Ｕ字が多のポ
リシリコンパターンと複数回交差するように配設する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に液晶表示装置
に関し、特に液晶表示装置等で使われる薄膜トランジス
タに関する。
に関し、特に液晶表示装置等で使われる薄膜トランジス
タに関する。
【０００２】液晶表示装置はいわゆるラップトップ型と
称される携帯型情報処理装置の表示装置として広く使わ
れている。また、最近では、液晶表示装置をいわゆるデ
スクトップ型と称する固定型情報処理装置の高解像度カ
ラー表示装置として使おうとする試みも始まっている。
称される携帯型情報処理装置の表示装置として広く使わ
れている。また、最近では、液晶表示装置をいわゆるデ
スクトップ型と称する固定型情報処理装置の高解像度カ
ラー表示装置として使おうとする試みも始まっている。
【０００３】液晶表示装置においてかかる高解像度カラ
ー表示を達成するためには、個々の画素を薄膜トランジ
スタ（ＴＦＴ）により駆動する、いわゆるアクティブマ
トリクス方式の液晶表示装置が適している。アクティブ
マトリクス駆動方式を使うことにより、単純マトリクス
方式において生じる画素間のクロストークを排除するこ
とができ、優れた表示特性が得られる。かかるアクティ
ブマトリクス駆動方式では、液晶パネルを構成するガラ
ス基板の一方にＴＦＴが配列され、個々のＴＦＴは対応
する透明な画素電極への印加電圧を制御する。
ー表示を達成するためには、個々の画素を薄膜トランジ
スタ（ＴＦＴ）により駆動する、いわゆるアクティブマ
トリクス方式の液晶表示装置が適している。アクティブ
マトリクス駆動方式を使うことにより、単純マトリクス
方式において生じる画素間のクロストークを排除するこ
とができ、優れた表示特性が得られる。かかるアクティ
ブマトリクス駆動方式では、液晶パネルを構成するガラ
ス基板の一方にＴＦＴが配列され、個々のＴＦＴは対応
する透明な画素電極への印加電圧を制御する。
【０００４】ところで、かかるアクティブマトリクス方
式の液晶表示装置においては、ＴＦＴは非晶質のガラス
基板上に形成されるため、通常の単結晶Ｓｉ基板上のト
ランジスタと異なり、チャネル層等の活性部として非晶
質シリコンあるいは多結晶のいわゆるポリシリコンパタ
ーンが使われる。このうち、ポリシリコンパターンはア
モルファスシリコンに比べてキャリアの移動度が大きい
ため、ＴＦＴとして好適であるが、構造中に結晶粒界を
含む等、単結晶Ｓｉにくらべて実質的に高い欠陥密度を
有し、その結果このようなポリシリコンＴＦＴではリー
ク電流が多くなる傾向がある。
式の液晶表示装置においては、ＴＦＴは非晶質のガラス
基板上に形成されるため、通常の単結晶Ｓｉ基板上のト
ランジスタと異なり、チャネル層等の活性部として非晶
質シリコンあるいは多結晶のいわゆるポリシリコンパタ
ーンが使われる。このうち、ポリシリコンパターンはア
モルファスシリコンに比べてキャリアの移動度が大きい
ため、ＴＦＴとして好適であるが、構造中に結晶粒界を
含む等、単結晶Ｓｉにくらべて実質的に高い欠陥密度を
有し、その結果このようなポリシリコンＴＦＴではリー
ク電流が多くなる傾向がある。
【０００５】かかるリーク電流を可能な限り減少させる
ため、液晶表示装置のＴＦＴでは、いわゆるＬＤＤ（LI
GHTLY DOPED DRAIN) 構造が使われることが多い。ＬＤ
Ｄ構造では、ドレイン領域のうちチャネル領域に隣接す
る部分の不純物濃度をやや減少させ、かかる不純物濃度
が減少した部分に電界を加えることで、チャネル領域へ
の電界の集中を緩和する。
ため、液晶表示装置のＴＦＴでは、いわゆるＬＤＤ（LI
GHTLY DOPED DRAIN) 構造が使われることが多い。ＬＤ
Ｄ構造では、ドレイン領域のうちチャネル領域に隣接す
る部分の不純物濃度をやや減少させ、かかる不純物濃度
が減少した部分に電界を加えることで、チャネル領域へ
の電界の集中を緩和する。
【０００６】さらに、かかるポリシリコンＴＦＴでは、
更にリーク電流を減少させるために、二つのＴＦＴを直
列に接続したいわゆるマルチチャネルゲート構成が使わ
れる。
更にリーク電流を減少させるために、二つのＴＦＴを直
列に接続したいわゆるマルチチャネルゲート構成が使わ
れる。
【０００７】
【従来の技術】図３は、かかる従来のマルチチャネルゲ
ート構成のＴＦＴの例を示す。ただし、図示のものは、
Matsueda, Y. により報告された構成を簡略化したもの
である（Y. Matsueda, M. Ashizawa, S. Aruga, H. Ohs
hima, S. Morozumi, "New Technologies for Compact T
FT LCDs with High-Aperture Ratio, SID 90 DIGEST 31
5 - 318)。
ート構成のＴＦＴの例を示す。ただし、図示のものは、
Matsueda, Y. により報告された構成を簡略化したもの
である（Y. Matsueda, M. Ashizawa, S. Aruga, H. Ohs
hima, S. Morozumi, "New Technologies for Compact T
FT LCDs with High-Aperture Ratio, SID 90 DIGEST 31
5 - 318)。
【０００８】図３を参照するに、ＴＦＴは、液晶パネル
を構成するガラス基板１０上に形成されたポリシリコン
パターン１１と、前記ポリシリコンパターン１１上に形
成されたゲートバスパターン１２とを含み、前記ゲート
バスパターン１２には、ポリシリコンパターン１１を覆
う枝１２Ａ，１２Ｂが形成される。ポリシリコンパター
ン１１はＴＦＴの活性部を構成し、前記枝１２Ａ，１２
Ｂで覆われた部分を除き、ｎ型あるいはｐ型にドープさ
れている。すなわち、ポリシリコンパターン１１中に
は、前記枝１２Ａ，１２Ｂで覆われた部分に対応してそ
れぞれ第１および第２のチャネル領域が形成され、各々
のチャネル領域の両側にはソース領域あるいはドレイン
領域として作用する拡散領域が形成される。
を構成するガラス基板１０上に形成されたポリシリコン
パターン１１と、前記ポリシリコンパターン１１上に形
成されたゲートバスパターン１２とを含み、前記ゲート
バスパターン１２には、ポリシリコンパターン１１を覆
う枝１２Ａ，１２Ｂが形成される。ポリシリコンパター
ン１１はＴＦＴの活性部を構成し、前記枝１２Ａ，１２
Ｂで覆われた部分を除き、ｎ型あるいはｐ型にドープさ
れている。すなわち、ポリシリコンパターン１１中に
は、前記枝１２Ａ，１２Ｂで覆われた部分に対応してそ
れぞれ第１および第２のチャネル領域が形成され、各々
のチャネル領域の両側にはソース領域あるいはドレイン
領域として作用する拡散領域が形成される。
【０００９】ゲートバスパターン１２は低抵抗のＡｌあ
るいはＡｌ合金よりなり、ＴＦＴは、さらにその上のレ
ベルに形成された同じくＡｌあるいはＡｌ合金よりなる
データバスパターン１３を含む。その際、前記ポリシリ
コンパターン１２の一端は、前記データバスパターン１
３に、コンタクトホール１１ａにおいて接続される。ま
た、前記ポリシリコンパターン１２の他端は、コンタク
トホール１１ｂを介して透明画素電極１４に接続され
る。
るいはＡｌ合金よりなり、ＴＦＴは、さらにその上のレ
ベルに形成された同じくＡｌあるいはＡｌ合金よりなる
データバスパターン１３を含む。その際、前記ポリシリ
コンパターン１２の一端は、前記データバスパターン１
３に、コンタクトホール１１ａにおいて接続される。ま
た、前記ポリシリコンパターン１２の他端は、コンタク
トホール１１ｂを介して透明画素電極１４に接続され
る。
【００１０】かかる構成によれば、ＴＦＴは、データバ
スパターン１３を介して供給された駆動電圧を、ゲート
バスパターン１２を介して供給されたゲート電圧に応じ
て透明画素電極１４に供給し、対応した液晶分子に配向
の変化を誘起する。その際、枝１２Ａ，１２Ｂに対応す
る第１および第２のチャネル領域が直列に形成されてい
るため、トランジスタがオフ状態にある場合のリーク電
流は最小になり、高いコントラストの表示が可能にな
る。その際、先に説明したＬＤＤ領域を、前記第１およ
び第２のチャネル領域のすぐ外側に形成しておくことに
より、リーク電流をさらに低減させることが可能にな
る。
スパターン１３を介して供給された駆動電圧を、ゲート
バスパターン１２を介して供給されたゲート電圧に応じ
て透明画素電極１４に供給し、対応した液晶分子に配向
の変化を誘起する。その際、枝１２Ａ，１２Ｂに対応す
る第１および第２のチャネル領域が直列に形成されてい
るため、トランジスタがオフ状態にある場合のリーク電
流は最小になり、高いコントラストの表示が可能にな
る。その際、先に説明したＬＤＤ領域を、前記第１およ
び第２のチャネル領域のすぐ外側に形成しておくことに
より、リーク電流をさらに低減させることが可能にな
る。
【００１１】
【発明が解決しようとする課題】しかし、このようなマ
ルチチャネルゲートＴＦＴにおいてＬＤＤ領域を形成し
ようとすると、ゲートバスパターン１２が枝１２Ａ，１
２Ｂを含む複雑な形状を有するため、ポリシリコンパタ
ーン１１中に拡散領域をイオン注入により形成する場
合、注入が不均一になってしまう等の問題が生じる。例
えば、図３の構造では、ポリシリコンパターン１１にゲ
ートバスパターン１２をマスクとしてイオン注入を行な
った場合、枝１２Ａ，１２Ｂの間の領域で影が生じ、不
純物濃度が低くなる傾向が現れる。
ルチチャネルゲートＴＦＴにおいてＬＤＤ領域を形成し
ようとすると、ゲートバスパターン１２が枝１２Ａ，１
２Ｂを含む複雑な形状を有するため、ポリシリコンパタ
ーン１１中に拡散領域をイオン注入により形成する場
合、注入が不均一になってしまう等の問題が生じる。例
えば、図３の構造では、ポリシリコンパターン１１にゲ
ートバスパターン１２をマスクとしてイオン注入を行な
った場合、枝１２Ａ，１２Ｂの間の領域で影が生じ、不
純物濃度が低くなる傾向が現れる。
【００１２】また、かかるゲートバスパターン１２が枝
１２Ａ，１２Ｂを有する構成のマルチチャネルゲートＴ
ＦＴでは、ＬＤＤ構造を形成するイオン注入の際にマス
クを使うが、かかるイオン注入工程においてマスクずれ
が発生した場合、ゲートの左右でＬＤＤ領域の長さが異
なってしまう問題点が生じる。
１２Ａ，１２Ｂを有する構成のマルチチャネルゲートＴ
ＦＴでは、ＬＤＤ構造を形成するイオン注入の際にマス
クを使うが、かかるイオン注入工程においてマスクずれ
が発生した場合、ゲートの左右でＬＤＤ領域の長さが異
なってしまう問題点が生じる。
【００１３】図４（Ａ）〜（Ｃ）は、かかるイオン注入
の際におけるマスクずれに伴う問題点を説明する図であ
る。ただし、図４（Ａ）は図３の構造の要部を示す平面
図、図４（Ｂ）は、図４（Ａ）の構成において、マスク
ずれが生じなかった理想的な場合におけるポリシリコン
パターン中へのＬＤＤ領域の形成を示す断面図、図４
（Ｃ）はマスクずれが生じた場合のＬＤＤの形成を示す
断面図である。
の際におけるマスクずれに伴う問題点を説明する図であ
る。ただし、図４（Ａ）は図３の構造の要部を示す平面
図、図４（Ｂ）は、図４（Ａ）の構成において、マスク
ずれが生じなかった理想的な場合におけるポリシリコン
パターン中へのＬＤＤ領域の形成を示す断面図、図４
（Ｃ）はマスクずれが生じた場合のＬＤＤの形成を示す
断面図である。
【００１４】図４（Ａ）を参照するに、イオン注入によ
りポリシリコンパターン１１中にＬＤＤ領域を形成する
際には、枝１２Ａ，１２Ｂよりも幅がやや広いマスク１
５Ａ，１５Ｂが枝１２Ａ，１２Ｂ上にそれぞれ形成さ
れ、かかるマスク１５Ａ，１５Ｂを介してｐ型あるいは
ｎ型のイオン注入が所定のドーズ量で実行され、その結
果、図４（Ｂ）の断面図に示すように、ポリシリコンパ
ターン１１中にＴＦＴのソースあるいはドレイン領域と
なる拡散領域１１Ａ，１１Ｂ，１１Ｃが形成される。さ
らに、マスク１５Ａ，１５Ｂを除去した後、より低いド
ーズ量でイオン注入を実行することにより、ＬＤＤ領域
１１Ｄ，１１Ｅ，１１Ｆおよび１１Ｇが、それぞれゲー
トバスパターン１２の枝１２Ａ，１２Ｂの両側に形成さ
れる。ただし、図４（Ｂ）および（Ｃ）は、図４（Ａ）
の構造の、線Ａ−Ａ’に沿った断面図である。
りポリシリコンパターン１１中にＬＤＤ領域を形成する
際には、枝１２Ａ，１２Ｂよりも幅がやや広いマスク１
５Ａ，１５Ｂが枝１２Ａ，１２Ｂ上にそれぞれ形成さ
れ、かかるマスク１５Ａ，１５Ｂを介してｐ型あるいは
ｎ型のイオン注入が所定のドーズ量で実行され、その結
果、図４（Ｂ）の断面図に示すように、ポリシリコンパ
ターン１１中にＴＦＴのソースあるいはドレイン領域と
なる拡散領域１１Ａ，１１Ｂ，１１Ｃが形成される。さ
らに、マスク１５Ａ，１５Ｂを除去した後、より低いド
ーズ量でイオン注入を実行することにより、ＬＤＤ領域
１１Ｄ，１１Ｅ，１１Ｆおよび１１Ｇが、それぞれゲー
トバスパターン１２の枝１２Ａ，１２Ｂの両側に形成さ
れる。ただし、図４（Ｂ）および（Ｃ）は、図４（Ａ）
の構造の、線Ａ−Ａ’に沿った断面図である。
【００１５】ただし、図４（Ｂ）の断面図よりわかるよ
うに、ポリシリコンパターン１１上には酸化膜１１ａが
形成され、前記ゲートバスパターン１２の枝１２Ａ，１
２Ｂは、かかる酸化膜１１ａ上に形成されている。ま
た、ポリシリコンパターン１１中には、前記枝１２Ａの
直下に第１のチャネル領域ＣＨ1 が、また前記枝１２Ｂ
の直下に第２のチャネル領域ＣＨ2 が形成されるのがわ
かる。
うに、ポリシリコンパターン１１上には酸化膜１１ａが
形成され、前記ゲートバスパターン１２の枝１２Ａ，１
２Ｂは、かかる酸化膜１１ａ上に形成されている。ま
た、ポリシリコンパターン１１中には、前記枝１２Ａの
直下に第１のチャネル領域ＣＨ1 が、また前記枝１２Ｂ
の直下に第２のチャネル領域ＣＨ2 が形成されるのがわ
かる。
【００１６】ところで、図４（Ｂ）に示すようにマスク
１５Ａ，１５Ｂが枝１２Ａ，１２Ｂ、従ってその下のチ
ャネル領域ＣＨ1 ，ＣＨ2 に対して理想的に整合してい
る場合には、ＬＤＤ領域１１Ｄ〜１１Ｇは、所定の長さ
ＬDDを有するが、図４（Ｃ）に示すように、マスクが１
５Ａ，１５Ｂチャネル領域ＣＨ1 ，ＣＨ2 に対してずれ
てしまった場合には、枝１２Ａあるいは１２Ｂの左側の
ＬＤＤ領域１１Ｄあるいは１１Ｆの長さがＬDD＋ｄに増
大するのに対し、反対側のＬＤＤ領域１１Ｅあるいは１
１Ｇでは、長さがＬDD−ｄに減少してしまう。換言する
と、かかる構成のマルチチャネルゲートＴＦＴでは、ゲ
ートの左右でＬＤＤ領域の長さが異なってしまい、素子
特性がドレイン電圧の正負で非対称になってしまう問題
が生じる。
１５Ａ，１５Ｂが枝１２Ａ，１２Ｂ、従ってその下のチ
ャネル領域ＣＨ1 ，ＣＨ2 に対して理想的に整合してい
る場合には、ＬＤＤ領域１１Ｄ〜１１Ｇは、所定の長さ
ＬDDを有するが、図４（Ｃ）に示すように、マスクが１
５Ａ，１５Ｂチャネル領域ＣＨ1 ，ＣＨ2 に対してずれ
てしまった場合には、枝１２Ａあるいは１２Ｂの左側の
ＬＤＤ領域１１Ｄあるいは１１Ｆの長さがＬDD＋ｄに増
大するのに対し、反対側のＬＤＤ領域１１Ｅあるいは１
１Ｇでは、長さがＬDD−ｄに減少してしまう。換言する
と、かかる構成のマルチチャネルゲートＴＦＴでは、ゲ
ートの左右でＬＤＤ領域の長さが異なってしまい、素子
特性がドレイン電圧の正負で非対称になってしまう問題
が生じる。
【００１７】また、図３あるいは図４に示した従来のＴ
ＦＴでは、リーク電流の増加を抑止するためにＬＤＤ領
域を遮光膜で遮光する必要があるが、この目的のため、
かかるＴＦＴでは、従来ゲートバスパターン１２を遮光
するために設けられる遮光マスクの他に、前記ＬＤＤ領
域１１Ｄ〜１１Ｇを遮光する別の遮光マスクを設ける必
要がある。しかし、このような別の遮光マスクを設ける
と、液晶パネルの開口率が減少し、得られる表示が暗く
なってしまう。
ＦＴでは、リーク電流の増加を抑止するためにＬＤＤ領
域を遮光膜で遮光する必要があるが、この目的のため、
かかるＴＦＴでは、従来ゲートバスパターン１２を遮光
するために設けられる遮光マスクの他に、前記ＬＤＤ領
域１１Ｄ〜１１Ｇを遮光する別の遮光マスクを設ける必
要がある。しかし、このような別の遮光マスクを設ける
と、液晶パネルの開口率が減少し、得られる表示が暗く
なってしまう。
【００１８】そこで、本発明は上記の課題を解決した、
新規で有用な薄膜トランジスタおよびかかる薄膜トラン
ジスタを使った液晶表示装置を提供することを概括的目
的とする。
新規で有用な薄膜トランジスタおよびかかる薄膜トラン
ジスタを使った液晶表示装置を提供することを概括的目
的とする。
【００１９】本発明のより具体的な目的は、ＬＤＤ構造
を有するポリシリコン薄膜トランジスタにおいて、単純
な構成を有し、ＬＤＤ構造を形成するイオン注入工程に
おいてマスクずれが生じても動作特性がドレイン電圧の
正負により非対称に変化することがなく、また得られた
開口率の大きい液晶パネルが得られる薄膜トランジス
タ、およびかかる薄膜トランジスタを使った液晶表示装
置を提供することにある。
を有するポリシリコン薄膜トランジスタにおいて、単純
な構成を有し、ＬＤＤ構造を形成するイオン注入工程に
おいてマスクずれが生じても動作特性がドレイン電圧の
正負により非対称に変化することがなく、また得られた
開口率の大きい液晶パネルが得られる薄膜トランジス
タ、およびかかる薄膜トランジスタを使った液晶表示装
置を提供することにある。
【００２０】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、基板上に形成されたシ
リコンパターンと、前記シリコンパターン上を複数回横
切るゲートパターンと、前記シリコンパターン中、前記
ゲートパターンと交差する領域の各々に形成されたチャ
ネル領域と、前記シリコンパターン中、前記各々のチャ
ネル領域の両側に形成された一対の拡散領域とよりなる
薄膜トランジスタにおいて、前記ゲートパターンは直線
状に延在する導体パターンよりなり、前記シリコンパタ
ーンは、一端と他端との間に前記ゲートパターンと交差
する屈曲部を有することを特徴とする薄膜トランジスタ
により、または
を、請求項１に記載したように、基板上に形成されたシ
リコンパターンと、前記シリコンパターン上を複数回横
切るゲートパターンと、前記シリコンパターン中、前記
ゲートパターンと交差する領域の各々に形成されたチャ
ネル領域と、前記シリコンパターン中、前記各々のチャ
ネル領域の両側に形成された一対の拡散領域とよりなる
薄膜トランジスタにおいて、前記ゲートパターンは直線
状に延在する導体パターンよりなり、前記シリコンパタ
ーンは、一端と他端との間に前記ゲートパターンと交差
する屈曲部を有することを特徴とする薄膜トランジスタ
により、または
【００２１】請求項２に記載したように、前記シリコン
パターンは、前記一端と他端との間でＵ字型に屈曲する
ことを特徴とする請求項１記載の薄膜トランジスタによ
り、または、
パターンは、前記一端と他端との間でＵ字型に屈曲する
ことを特徴とする請求項１記載の薄膜トランジスタによ
り、または、
【００２２】請求項３に記載したように、前記シリコン
パターンは、前記チャネル領域の両側に、チャネル領域
に隣接して、前記拡散領域よりも不純物濃度の低い拡散
領域を形成されていることを特徴とする請求項１または
２記載の薄膜トランジスタにより、または
パターンは、前記チャネル領域の両側に、チャネル領域
に隣接して、前記拡散領域よりも不純物濃度の低い拡散
領域を形成されていることを特徴とする請求項１または
２記載の薄膜トランジスタにより、または
【００２３】請求項４に記載したように、基板上に薄膜
トランジスタをアレイ状に配列された液晶表示装置にお
いて、前記薄膜トランジスタは、前記基板上に形成され
たシリコンパターンと、前記シリコンパターン上を複数
回横切るゲートパターンと、前記シリコンパターン中、
前記ゲートパターンと交差する領域の各々に形成された
チャネル領域と、前記シリコンパターン中、前記各々の
チャネル領域の両側に形成された一対の拡散領域とより
なり、前記ゲートパターンは直線状に延在する導体パタ
ーンよりなり、前記シリコンパターンは、一端と他端と
の間に前記ゲートパターンと交差する屈曲部を有するこ
とを特徴とする液晶表示装置により、または
トランジスタをアレイ状に配列された液晶表示装置にお
いて、前記薄膜トランジスタは、前記基板上に形成され
たシリコンパターンと、前記シリコンパターン上を複数
回横切るゲートパターンと、前記シリコンパターン中、
前記ゲートパターンと交差する領域の各々に形成された
チャネル領域と、前記シリコンパターン中、前記各々の
チャネル領域の両側に形成された一対の拡散領域とより
なり、前記ゲートパターンは直線状に延在する導体パタ
ーンよりなり、前記シリコンパターンは、一端と他端と
の間に前記ゲートパターンと交差する屈曲部を有するこ
とを特徴とする液晶表示装置により、または
【００２４】請求項５に記載したように、前記基板上に
は、さらに前記ゲートパターンを覆うように延在する直
線状の遮光パターンが設けられたことを特徴とする請求
項４記載の液晶表示装置により、解決する。
は、さらに前記ゲートパターンを覆うように延在する直
線状の遮光パターンが設けられたことを特徴とする請求
項４記載の液晶表示装置により、解決する。
【００２５】以下、本発明の原理を、図１（Ａ）〜
（Ｃ）を参照しながら説明する。ただし、図１（Ａ）は
図４（Ａ）に対応する平面図、図１（Ｂ），（Ｃ）はそ
れぞれ図４（Ｂ），（Ｃ）に対応する平面図であり、図
１（Ｂ）はイオン注入時にマスクずれが生じていない理
想的な場合を、また図１（Ｃ）はマスクずれが生じてい
る場合を示す。
（Ｃ）を参照しながら説明する。ただし、図１（Ａ）は
図４（Ａ）に対応する平面図、図１（Ｂ），（Ｃ）はそ
れぞれ図４（Ｂ），（Ｃ）に対応する平面図であり、図
１（Ｂ）はイオン注入時にマスクずれが生じていない理
想的な場合を、また図１（Ｃ）はマスクずれが生じてい
る場合を示す。
【００２６】図１（Ａ）を参照するに、ＴＦＴは、液晶
パネルを構成するガラス基板２０上に形成された、Ｕ字
型に屈曲したポリシリコンパターン２１と、前記ポリシ
リコンパターン２１上に形成された直線状のゲートバス
パターン２２とを含み、ポリシリコンパターン２１は、
前記ゲートバスパターン２２と交差する部分を除き、ｎ
型あるいはｐ型にドープされている。換言すると、ポリ
シリコンパターン２１中には、前記ゲートバスパターン
２２と交差する部分に対応して、それぞれ第１および第
２のチャネル領域が形成され、各々のチャネル領域の両
側にはソース領域あるいはドレイン領域として作用する
ｐ型あるいはｎ型の拡散領域が形成される。
パネルを構成するガラス基板２０上に形成された、Ｕ字
型に屈曲したポリシリコンパターン２１と、前記ポリシ
リコンパターン２１上に形成された直線状のゲートバス
パターン２２とを含み、ポリシリコンパターン２１は、
前記ゲートバスパターン２２と交差する部分を除き、ｎ
型あるいはｐ型にドープされている。換言すると、ポリ
シリコンパターン２１中には、前記ゲートバスパターン
２２と交差する部分に対応して、それぞれ第１および第
２のチャネル領域が形成され、各々のチャネル領域の両
側にはソース領域あるいはドレイン領域として作用する
ｐ型あるいはｎ型の拡散領域が形成される。
【００２７】かかる構成では、ポリシリコンパターン２
１がＵ字型に屈曲しているため、先にも説明したよう
に、ゲートバスパターン２２との交点、すなわちチャネ
ル領域がポリシリコンパターン２１中に２箇所出現し、
これに伴い、前記ポリシリコンパターン２１中には、第
１のチャネル領域に対応する第１のＴＦＴと、前記第２
のチャネル領域に対応する第２のＴＦＴとが、相互に直
列に形成される。このため、トランジスタがオフ状態に
ある場合のリーク電流は最小になり、高いコントラスト
の表示が可能になる。
１がＵ字型に屈曲しているため、先にも説明したよう
に、ゲートバスパターン２２との交点、すなわちチャネ
ル領域がポリシリコンパターン２１中に２箇所出現し、
これに伴い、前記ポリシリコンパターン２１中には、第
１のチャネル領域に対応する第１のＴＦＴと、前記第２
のチャネル領域に対応する第２のＴＦＴとが、相互に直
列に形成される。このため、トランジスタがオフ状態に
ある場合のリーク電流は最小になり、高いコントラスト
の表示が可能になる。
【００２８】その際、先に説明したＬＤＤ領域を、前記
第１および第２のチャネル領域のすぐ外側に形成してお
くことにより、リーク電流をさらに低減させることが可
能になる。
第１および第２のチャネル領域のすぐ外側に形成してお
くことにより、リーク電流をさらに低減させることが可
能になる。
【００２９】すなわち、図１（Ａ）の構成においてマス
ク２５を使ってイオン注入を行なうことにより、前記ポ
リシリコンパターン２１中に、前記マスク２５で保護さ
れた領域を除いてｎ型あるいはｐ型の拡散領域が、前記
第１および第２のＴＦＴのソースあるいはドレインとし
て形成される。さらに、マスク２５を除いて再びイオン
注入を実行することにより、図１（Ｂ）の断面図に示す
ように、ゲートパターン２１に対応するチャネル領域Ｃ
Ｈ1 あるいはＣＨ2 に隣接して、長さがＬDDのＬＤＤ領
域２１Ｄおよび２１Ｅあるいは２１Ｆおよび２１Ｇが形
成される。ただし、図１（Ｂ）はマスク２５の整合が理
想的な場合のＴＦＴの、図１（Ａ）中、線Ｂ−Ｂ’に沿
った断面図を示す。
ク２５を使ってイオン注入を行なうことにより、前記ポ
リシリコンパターン２１中に、前記マスク２５で保護さ
れた領域を除いてｎ型あるいはｐ型の拡散領域が、前記
第１および第２のＴＦＴのソースあるいはドレインとし
て形成される。さらに、マスク２５を除いて再びイオン
注入を実行することにより、図１（Ｂ）の断面図に示す
ように、ゲートパターン２１に対応するチャネル領域Ｃ
Ｈ1 あるいはＣＨ2 に隣接して、長さがＬDDのＬＤＤ領
域２１Ｄおよび２１Ｅあるいは２１Ｆおよび２１Ｇが形
成される。ただし、図１（Ｂ）はマスク２５の整合が理
想的な場合のＴＦＴの、図１（Ａ）中、線Ｂ−Ｂ’に沿
った断面図を示す。
【００３０】図１（Ｂ）よりわかるように、ポリシリコ
ンパターン２１上には酸化膜２１ａが形成されており、
前記直線状のゲートパターン２２は、かかるポリシリコ
ンパターン２１を、チャネル領域ＣＨ1 ，ＣＨ2 におい
て横切る。
ンパターン２１上には酸化膜２１ａが形成されており、
前記直線状のゲートパターン２２は、かかるポリシリコ
ンパターン２１を、チャネル領域ＣＨ1 ，ＣＨ2 におい
て横切る。
【００３１】ところで、図１（Ａ）の平面図においてマ
スク２５がずれていた場合には、ＬＤＤ領域２１Ｄ〜２
１Ｇの形成は、図１（Ｃ）のようになる。すなわち、マ
スク２５が図１（Ａ）において上方にずれている場合、
ＬＤＤ領域２１Ｄおよび２１Ｇの長さがＬDD＋ｄに増加
し、一方ＬＤＤ領域２１Ｅおよび２１Ｆの長さがＬDD−
ｄに減少する。反対に、マスク２５が図１（Ａ）におい
て下方にずれた場合には、ＬＤＤ領域２１Ｄおよび２１
Ｇの長さがＬDD−ｄに減少し、一方ＬＤＤ領域２１Ｅお
よび２１Ｆの長さはＬDD＋ｄに増加する。
スク２５がずれていた場合には、ＬＤＤ領域２１Ｄ〜２
１Ｇの形成は、図１（Ｃ）のようになる。すなわち、マ
スク２５が図１（Ａ）において上方にずれている場合、
ＬＤＤ領域２１Ｄおよび２１Ｇの長さがＬDD＋ｄに増加
し、一方ＬＤＤ領域２１Ｅおよび２１Ｆの長さがＬDD−
ｄに減少する。反対に、マスク２５が図１（Ａ）におい
て下方にずれた場合には、ＬＤＤ領域２１Ｄおよび２１
Ｇの長さがＬDD−ｄに減少し、一方ＬＤＤ領域２１Ｅお
よび２１Ｆの長さはＬDD＋ｄに増加する。
【００３２】図１（Ｃ）よりわかるように、このような
マスクずれに起因するＬＤＤ領域の長さの変化は、図１
（Ａ）に示すようなＵ字型に屈曲したポリシリコンパタ
ーン２１を活性領域として有するＴＦＴでは対称的に生
じ、その結果、このようなマスクのずれが生じても、マ
ルチチャネルゲートＴＦＴの動作が、ドレイン電圧の正
負で非対称になることはない。
マスクずれに起因するＬＤＤ領域の長さの変化は、図１
（Ａ）に示すようなＵ字型に屈曲したポリシリコンパタ
ーン２１を活性領域として有するＴＦＴでは対称的に生
じ、その結果、このようなマスクのずれが生じても、マ
ルチチャネルゲートＴＦＴの動作が、ドレイン電圧の正
負で非対称になることはない。
【００３３】また、かかる直線的なゲートパターンを有
するＴＦＴでは、イオン注入の際の影の影響はほとんど
問題にならなくなり、また図３あるいは４の構成におけ
るような余計な遮光マスクも不要となり、液晶表示装置
の開口率が改善される。
するＴＦＴでは、イオン注入の際の影の影響はほとんど
問題にならなくなり、また図３あるいは４の構成におけ
るような余計な遮光マスクも不要となり、液晶表示装置
の開口率が改善される。
【００３４】
【発明の実施の形態】図２は、本発明の一実施例による
液晶表示装置の要部を示す図である。図２を参照する
に、液晶表示装置はガラス基板３０上にマトリクス状に
形成された透明な画素電極３１と、各々の画素電極に対
応して形成されこれを駆動するＴＦＴとを含み、各々の
ＴＦＴは、前記ガラス基板３０上に形成された略Ｕ字型
のポリシリコンパターン３２と、前記ガラス基板３０上
に、行方向に延在するように形成されたＡｌあるいはＡ
ｌ合金よりなるゲートバスパターン３３とを含み、前記
ゲートバスパターン３３は前記ポリシリコンパターン３
２と交差する際、ポリシリコンパターン３２を跨ぐ。そ
の際、ポリシリコンパターン３２には、前記ゲートバス
パターン３３と交差する部分に、第１および第２のチャ
ネル領域ＣＨ1 ，ＣＨ2 が形成され、チャネル領域ＣＨ
1 のすぐ外側にはＬＤＤ領域３２Ａ，３２Ｂが、さらに
その外側にはｎ型あるいはｐ型の拡散領域３２Ｃおよび
３２Ｄがそれぞれ形成される。拡散領域３２ＣはＴＦＴ
のドレイン領域として作用し、前記ゲートバスパターン
３３よりも上の配線層レベルに形成されたＡｌあるいは
Ａｌ合金よりなるデータバスパターン３４と、コンタク
トホール３４Ａにおいて接続される。
液晶表示装置の要部を示す図である。図２を参照する
に、液晶表示装置はガラス基板３０上にマトリクス状に
形成された透明な画素電極３１と、各々の画素電極に対
応して形成されこれを駆動するＴＦＴとを含み、各々の
ＴＦＴは、前記ガラス基板３０上に形成された略Ｕ字型
のポリシリコンパターン３２と、前記ガラス基板３０上
に、行方向に延在するように形成されたＡｌあるいはＡ
ｌ合金よりなるゲートバスパターン３３とを含み、前記
ゲートバスパターン３３は前記ポリシリコンパターン３
２と交差する際、ポリシリコンパターン３２を跨ぐ。そ
の際、ポリシリコンパターン３２には、前記ゲートバス
パターン３３と交差する部分に、第１および第２のチャ
ネル領域ＣＨ1 ，ＣＨ2 が形成され、チャネル領域ＣＨ
1 のすぐ外側にはＬＤＤ領域３２Ａ，３２Ｂが、さらに
その外側にはｎ型あるいはｐ型の拡散領域３２Ｃおよび
３２Ｄがそれぞれ形成される。拡散領域３２ＣはＴＦＴ
のドレイン領域として作用し、前記ゲートバスパターン
３３よりも上の配線層レベルに形成されたＡｌあるいは
Ａｌ合金よりなるデータバスパターン３４と、コンタク
トホール３４Ａにおいて接続される。
【００３５】同様に、チャネル領域ＣＨ2 のすぐ外側に
はｐ型あるいはｎ型のＬＤＤ領域３２Ｅ，３２Ｆが形成
され、ＬＤＤ領域３２Ｅの外側には、前記拡散領域３２
Ｄに連続する拡散領域３２Ｇが、またＬＤＤ領域３２Ｆ
の外側には、ＴＦＴのソース領域として作用する拡散領
域３２Ｈが形成される。さらに、拡散領域３２Ｈは、コ
ンタクトホール３１Ａにおいて、前記データバスパター
ン３４の配線層レベルよりも上に形成された画素電極３
１に接続される。通常の如く、画素電極は、ＩＴＯ等の
透明導電性酸化物膜より形成すればよい。
はｐ型あるいはｎ型のＬＤＤ領域３２Ｅ，３２Ｆが形成
され、ＬＤＤ領域３２Ｅの外側には、前記拡散領域３２
Ｄに連続する拡散領域３２Ｇが、またＬＤＤ領域３２Ｆ
の外側には、ＴＦＴのソース領域として作用する拡散領
域３２Ｈが形成される。さらに、拡散領域３２Ｈは、コ
ンタクトホール３１Ａにおいて、前記データバスパター
ン３４の配線層レベルよりも上に形成された画素電極３
１に接続される。通常の如く、画素電極は、ＩＴＯ等の
透明導電性酸化物膜より形成すればよい。
【００３６】さらに、図示の液晶表示装置では、前記Ｌ
ＤＤ領域３２Ａ，３２Ｂ，３２Ｅおよび３２Ｆを光学的
に遮蔽する遮光マスク３５が、前記ゲートバスパターン
３３に沿って形成される。この遮光マスク３５は、ゲー
トバスパターン３３に沿って形成され、前記ゲートバス
パターン３３と画素電極３１との間の隙間からの光漏れ
を阻止する通常の遮光マスク３５と兼用され、図３ある
いは図４の従来のＬＤＤマルチチャネルゲートＴＦＴに
おけるように別に遮光マスクを形成する必要がない。そ
の結果、図２の液晶表示装置では、開口率が改善され、
明るくコントラストの高い表示が実現できる。
ＤＤ領域３２Ａ，３２Ｂ，３２Ｅおよび３２Ｆを光学的
に遮蔽する遮光マスク３５が、前記ゲートバスパターン
３３に沿って形成される。この遮光マスク３５は、ゲー
トバスパターン３３に沿って形成され、前記ゲートバス
パターン３３と画素電極３１との間の隙間からの光漏れ
を阻止する通常の遮光マスク３５と兼用され、図３ある
いは図４の従来のＬＤＤマルチチャネルゲートＴＦＴに
おけるように別に遮光マスクを形成する必要がない。そ
の結果、図２の液晶表示装置では、開口率が改善され、
明るくコントラストの高い表示が実現できる。
【００３７】また、かかる構成のＴＦＴでは、先に図１
（Ａ）〜（Ｃ）で説明したように、ＬＤＤ領域３２Ａ，
３２Ｂ，３２Ｅおよび３２Ｆを形成する際にかりにマス
クずれが生じても、ＬＤＤ領域の長さが対称的に変化す
るため、マルチチャネルゲートＴＦＴ自体の動作特性
が、ドレイン電圧の正負によって非対称的に変化するこ
とがない。換言すると、図２のマルチチャネルゲートＴ
ＦＴは、ＬＤＤ構造を有するにもかかわらず製造が容易
で、安価に製造できる利点を有する。また、図２の液晶
表示装置では、ゲートバスパターン３３が直線状に延在
し、図３あるいは４のＴＦＴのような枝を有しないた
め、イオン注入を行なっても影ができることが少なく、
所望のドーズ量で正確に不純物を導入することが可能に
なる。
（Ａ）〜（Ｃ）で説明したように、ＬＤＤ領域３２Ａ，
３２Ｂ，３２Ｅおよび３２Ｆを形成する際にかりにマス
クずれが生じても、ＬＤＤ領域の長さが対称的に変化す
るため、マルチチャネルゲートＴＦＴ自体の動作特性
が、ドレイン電圧の正負によって非対称的に変化するこ
とがない。換言すると、図２のマルチチャネルゲートＴ
ＦＴは、ＬＤＤ構造を有するにもかかわらず製造が容易
で、安価に製造できる利点を有する。また、図２の液晶
表示装置では、ゲートバスパターン３３が直線状に延在
し、図３あるいは４のＴＦＴのような枝を有しないた
め、イオン注入を行なっても影ができることが少なく、
所望のドーズ量で正確に不純物を導入することが可能に
なる。
【００３８】
【発明の効果】本発明によれば、マルチチャネルゲート
ＴＦＴにおいて、ゲートパターンを直線状に延在する導
体パターンより形成し、ＴＦＴの活性部を構成するシリ
コンパターンを、拡散領域の間に屈曲部を有するように
形成し、前記ゲートパターンが前記シリコンパターンと
複数回交差するように形成することにより、前記シリコ
ンパターン中にＬＤＤ領域をイオン注入により形成する
際にマスクずれが生じても、素子の動作特性に悪影響が
生じることがなく、また、ＬＤＤ領域を遮光する遮光マ
スクを、ゲートパターンに沿って形成される通常の遮光
マスクと兼用することにより、余計な遮光マスクを減ら
し、液晶表示装置の開口率を改善することができ、さら
に、ゲートパターンを単純な直線状の導体パターンより
構成することにより、複雑なゲートパターンを使った場
合のようなイオン注入の影が生じることがなく、均一な
イオン注入が保証される。
ＴＦＴにおいて、ゲートパターンを直線状に延在する導
体パターンより形成し、ＴＦＴの活性部を構成するシリ
コンパターンを、拡散領域の間に屈曲部を有するように
形成し、前記ゲートパターンが前記シリコンパターンと
複数回交差するように形成することにより、前記シリコ
ンパターン中にＬＤＤ領域をイオン注入により形成する
際にマスクずれが生じても、素子の動作特性に悪影響が
生じることがなく、また、ＬＤＤ領域を遮光する遮光マ
スクを、ゲートパターンに沿って形成される通常の遮光
マスクと兼用することにより、余計な遮光マスクを減ら
し、液晶表示装置の開口率を改善することができ、さら
に、ゲートパターンを単純な直線状の導体パターンより
構成することにより、複雑なゲートパターンを使った場
合のようなイオン注入の影が生じることがなく、均一な
イオン注入が保証される。
【図１】本発明の原理を説明する図である。
【図２】本発明の一実施例による液晶表示装置の要部を
示す図である。
示す図である。
【図３】従来のマルチチャネルゲートＴＦＴの構成を示
す図である。
す図である。
【図４】図３のＴＦＴの問題点を説明する図である。
１０，２０，３０ 基板 １１，２１ ポリシリコンパターン １１Ａ，１１Ｂ，１１Ｃ，２１Ａ，２１Ｂ，２１Ｃ，３
２Ｃ，３２Ｄ，３２Ｇ，３２Ｈ 拡散領域 １１Ｄ，１１Ｅ，１１Ｆ，１１Ｇ，２１Ｄ，２１Ｅ，２
１Ｆ，２１Ｇ，３２ａ，３２Ｂ，３２Ｅ，３２Ｆ ＬＤ
Ｄ領域 １１ａ，３４Ａ ドレインコンタクト １１ｂ，３１Ａ ソースコンタクト １２，２２，３３ ゲートバス １２Ａ，１２Ｂ ゲートバスの枝 １３，３４ データバス １４，３１ 透明画素電極 １５，２５ イオン注入マスク ２１ａ ゲート酸化膜 ３５ 遮光マスク
２Ｃ，３２Ｄ，３２Ｇ，３２Ｈ 拡散領域 １１Ｄ，１１Ｅ，１１Ｆ，１１Ｇ，２１Ｄ，２１Ｅ，２
１Ｆ，２１Ｇ，３２ａ，３２Ｂ，３２Ｅ，３２Ｆ ＬＤ
Ｄ領域 １１ａ，３４Ａ ドレインコンタクト １１ｂ，３１Ａ ソースコンタクト １２，２２，３３ ゲートバス １２Ａ，１２Ｂ ゲートバスの枝 １３，３４ データバス １４，３１ 透明画素電極 １５，２５ イオン注入マスク ２１ａ ゲート酸化膜 ３５ 遮光マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 裕吾 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
Claims (5)
- 【請求項１】 基板上に形成されたシリコンパターン
と、前記シリコンパターン上を複数回横切るゲートパタ
ーンと、前記シリコンパターン中、前記ゲートパターン
と交差する領域の各々に形成されたチャネル領域と、前
記シリコンパターン中、前記各々のチャネル領域の両側
に形成された一対の拡散領域とよりなる薄膜トランジス
タにおいて、前記ゲートパターンは直線状に延在する導
体パターンよりなり、前記シリコンパターンは、一端と
他端との間に前記ゲートパターンと交差する屈曲部を有
することを特徴とする薄膜トランジスタ。 - 【請求項２】 前記シリコンパターンは、前記一端と他
端との間でＵ字型に屈曲することを特徴とする請求項１
記載の薄膜トランジスタ。 - 【請求項３】 前記シリコンパターンは、前記チャネル
領域の両側に、チャネル領域に隣接して、前記拡散領域
よりも不純物濃度の低い拡散領域を形成されていること
を特徴とする請求項１または２記載の薄膜トランジス
タ。 - 【請求項４】 基板上に薄膜トランジスタをアレイ状に
配列された液晶表示装置において、 前記薄膜トランジスタは、前記基板上に形成されたシリ
コンパターンと、前記シリコンパターン上を複数回横切
るゲートパターンと、前記シリコンパターン中、前記ゲ
ートパターンと交差する領域の各々に形成されたチャネ
ル領域と、前記シリコンパターン中、前記各々のチャネ
ル領域の両側に形成された一対の拡散領域とよりなり、
前記ゲートパターンは直線状に延在する導体パターンよ
りなり、前記シリコンパターンは、一端と他端との間に
前記ゲートパターンと交差する屈曲部を有することを特
徴とする液晶表示装置。 - 【請求項５】 前記基板上には、さらに前記ゲートパタ
ーンを覆うように延在する直線状の遮光パターンが設け
られたことを特徴とする請求項４記載の液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13945996A JPH09298305A (ja) | 1996-05-08 | 1996-05-08 | 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置 |
| US08/842,301 US6025607A (en) | 1996-05-08 | 1997-05-05 | Thin-film transistor and liquid crystal display device |
| KR1019970017427A KR100520244B1 (ko) | 1996-05-08 | 1997-05-07 | 박막트랜지스터와반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13945996A JPH09298305A (ja) | 1996-05-08 | 1996-05-08 | 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09298305A true JPH09298305A (ja) | 1997-11-18 |
Family
ID=15245721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13945996A Withdrawn JPH09298305A (ja) | 1996-05-08 | 1996-05-08 | 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6025607A (ja) |
| JP (1) | JPH09298305A (ja) |
| KR (1) | KR100520244B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196594A (ja) * | 1999-08-31 | 2001-07-19 | Fujitsu Ltd | 薄膜トランジスタ、液晶表示用基板及びその製造方法 |
| US7375778B2 (en) | 2001-10-25 | 2008-05-20 | Lg.Philips Lcd Co., Ltd. | Array panel for liquid crystal display device and method of manufacturing the same |
| KR100857700B1 (ko) * | 2007-04-05 | 2008-09-08 | 삼성에스디아이 주식회사 | 평판 디스플레이용 박막 트랜지스터 및 그 제조방법 |
| US8179491B2 (en) | 2008-02-04 | 2012-05-15 | Samsung Electronics Co., Ltd. | Thin film transistor having improved fabrication and performance characteristics and display device having the same |
| WO2014013961A1 (ja) * | 2012-07-19 | 2014-01-23 | シャープ株式会社 | 液晶表示装置 |
| JP2017118142A (ja) * | 2011-04-08 | 2017-06-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3634089B2 (ja) | 1996-09-04 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6858898B1 (en) * | 1999-03-23 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| US6897477B2 (en) * | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| JP4375517B2 (ja) * | 2001-07-23 | 2009-12-02 | 日本電気株式会社 | 液晶表示装置 |
| TW516240B (en) * | 2002-02-18 | 2003-01-01 | Ind Tech Res Inst | Method of fabricating film transistor on a transparent substrate |
| JP2004095671A (ja) * | 2002-07-10 | 2004-03-25 | Seiko Epson Corp | 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置 |
| CN100481515C (zh) * | 2003-08-20 | 2009-04-22 | 友达光电股份有限公司 | 不对称的薄膜晶体管结构 |
| TWI366218B (en) * | 2004-06-01 | 2012-06-11 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| TWI268617B (en) * | 2005-08-26 | 2006-12-11 | Chunghwa Picture Tubes Ltd | Thin film transistor |
| US20070051956A1 (en) * | 2005-08-31 | 2007-03-08 | Chih-Jen Shih | Thin film transistor |
| TWI539423B (zh) * | 2006-05-31 | 2016-06-21 | 半導體能源研究所股份有限公司 | 顯示裝置、顯示裝置的驅動方法、以及電子設備 |
| WO2007142163A1 (en) * | 2006-06-09 | 2007-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP4548408B2 (ja) * | 2006-11-29 | 2010-09-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP5925475B2 (ja) | 2010-12-09 | 2016-05-25 | 株式会社半導体エネルギー研究所 | 光検出回路 |
| KR102069683B1 (ko) | 2012-08-24 | 2020-01-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치 |
| DE102013217278B4 (de) | 2012-09-12 | 2017-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung |
| CN109742088B (zh) * | 2018-12-29 | 2021-03-16 | 武汉华星光电技术有限公司 | 一种tft阵列基板 |
| CN113629150A (zh) * | 2021-07-27 | 2021-11-09 | 武汉华星光电技术有限公司 | 薄膜晶体管及显示面板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680828B2 (ja) * | 1985-10-18 | 1994-10-12 | 株式会社日立製作所 | 薄膜トランジスタ |
| JPS63151083A (ja) * | 1986-12-16 | 1988-06-23 | Hitachi Ltd | 薄膜半導体装置 |
| JPH02109341A (ja) * | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| JP2834756B2 (ja) * | 1989-01-18 | 1998-12-14 | シャープ株式会社 | 表示電極基板 |
| EP0589478B1 (en) * | 1992-09-25 | 1999-11-17 | Sony Corporation | Liquid crystal display device |
| JP3261785B2 (ja) * | 1993-01-22 | 2002-03-04 | 富士ゼロックス株式会社 | 薄膜トランジスタの製造方法 |
| CN1146056C (zh) * | 1994-06-02 | 2004-04-14 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
-
1996
- 1996-05-08 JP JP13945996A patent/JPH09298305A/ja not_active Withdrawn
-
1997
- 1997-05-05 US US08/842,301 patent/US6025607A/en not_active Expired - Lifetime
- 1997-05-07 KR KR1019970017427A patent/KR100520244B1/ko not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196594A (ja) * | 1999-08-31 | 2001-07-19 | Fujitsu Ltd | 薄膜トランジスタ、液晶表示用基板及びその製造方法 |
| US7375778B2 (en) | 2001-10-25 | 2008-05-20 | Lg.Philips Lcd Co., Ltd. | Array panel for liquid crystal display device and method of manufacturing the same |
| US7847892B2 (en) | 2001-10-25 | 2010-12-07 | Lg Display Co., Ltd. | Array panel for liquid crystal display device with light shielding and method of manufacturing the same |
| KR100857700B1 (ko) * | 2007-04-05 | 2008-09-08 | 삼성에스디아이 주식회사 | 평판 디스플레이용 박막 트랜지스터 및 그 제조방법 |
| US8179491B2 (en) | 2008-02-04 | 2012-05-15 | Samsung Electronics Co., Ltd. | Thin film transistor having improved fabrication and performance characteristics and display device having the same |
| JP2017118142A (ja) * | 2011-04-08 | 2017-06-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2014013961A1 (ja) * | 2012-07-19 | 2014-01-23 | シャープ株式会社 | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970076043A (ko) | 1997-12-10 |
| US6025607A (en) | 2000-02-15 |
| KR100520244B1 (ko) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100520244B1 (ko) | 박막트랜지스터와반도체장치 | |
| USRE43079E1 (en) | Thin film transistors for liquid crystal displays | |
| US6333520B1 (en) | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor | |
| KR100199652B1 (ko) | 박막 전계 효과 트랜지스터 및 액정 표시 장치 | |
| US20020005517A1 (en) | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor | |
| US6300174B1 (en) | Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof | |
| JPH09203908A (ja) | 液晶表示装置用薄膜トランジスタおよび液晶表示装置 | |
| US5719078A (en) | Method for making a thin film transistor panel used in a liquid crystal display having a completely self-aligned thin film transistor | |
| US7195960B2 (en) | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| KR19990007458A (ko) | 액정 디스플레이용 박막 트랜지스터 | |
| JPH1098196A (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| KR100297706B1 (ko) | 다결정실리콘박막트랜지스터 | |
| JP2002343970A (ja) | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル | |
| JPH06317812A (ja) | アクティブマトリクス素子及びその製造方法 | |
| JPH10154814A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH05190858A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04360583A (ja) | 薄膜トランジスタ | |
| JP3647384B2 (ja) | 薄膜半導体素子およびその製造方法並びに表示パネル | |
| JPH08204196A (ja) | アクティブマトリクス回路および電気光学装置 | |
| JPH10111521A (ja) | 液晶表示パネルの製造方法及び液晶表示パネル並びにそれを用いた電子機器 | |
| JP3475588B2 (ja) | 薄膜トランジスタパネル | |
| JPH09297303A (ja) | 液晶表示装置 | |
| KR100905475B1 (ko) | 액정 표시 장치 | |
| JP3498912B2 (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040130 |