JPH02109341A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH02109341A
JPH02109341A JP63261354A JP26135488A JPH02109341A JP H02109341 A JPH02109341 A JP H02109341A JP 63261354 A JP63261354 A JP 63261354A JP 26135488 A JP26135488 A JP 26135488A JP H02109341 A JPH02109341 A JP H02109341A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
light
thin film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63261354A
Other languages
English (en)
Inventor
Yoshio Nishihara
義雄 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP63261354A priority Critical patent/JPH02109341A/ja
Publication of JPH02109341A publication Critical patent/JPH02109341A/ja
Priority to US08/010,471 priority patent/US5371398A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、イメージセンサ、エレクトロルミネッセンス
デイスプレィ、液晶デイスプレィ等の駆動用に利用され
る薄膜トランジスタに係わり、特に、半導体層への光の
入射を防止する遮光層を備えた薄ｎｔｉ　トランジスタ
の製造方法に関するものである。
［従来の技術］ この梯の薄膜トランジスタとしては、第７図〜第８図に
示すようにガラス基板（ａ）と、このガラス基板（ａ）
上に形成されたゲート電極（ｂ）と、このゲート電極（
ｂ）を被覆するゲート絶縁膜（Ｃ）と、このゲート絶縁
ＷＡ（Ｃ）上に被着された半導体Ｊｉｌ（ｄ）と、必要
に応じてこの半導体１１１（ｄ）上の上記ゲート電極（
ｂ）に相当する部位に設３ブられ半導体１（ｄ）を保護
するための保護ｙ＊＜ｅ＞と、上記半導体層（ｄ）上に
形成され３（ｉｌｉ又は５価の原子が混入されたオーミ
ックコンタクト用の半導体１（ｆ）と、この半導体層（
ｆ）と電気的に接続されたソース・ドレイン電極（ｇ）
（ｈ）と、このソース・ドレイン電極（Ｑ）（ｈ）と半
導体１ｉ（ｆ）との間に介装されソース・ドレイン電極
（Ｑ）（ｈ）を構成する金属の半導体層（ｆ）への拡散
を防止する拡散防止Ｍ（ｊ）とでその主要部を構成する
ものが知られている。
そして、上記ソース・ドレイン電極（ｏ）（ｈ）間に電
圧（Ｖ、）を印加し、かつ、ゲート電極（ｂ）にゲート
電圧（Ｖｇ）を印加することで上記半導体層（ｄ）にチ
ャンネルが形成されてトランジスタはＯＨ状態となり、
一方、上記ゲー［へ電圧（Ｖｇ）を下げていくと半導体
層（ｄ）にチャンネルが形成されなくなってトランジス
タはＯＨ状態になるもので、上述したよ″うなイメージ
センサ、液晶デイスプレィの駆動用等に利用されている
ものである。
ところで、この種の簿膜トランジスタにおいては上記半
導体層（ｄ）に光が入射した場合においでも半導体層＜
ｄ）にチャンネルが形成されるだ？ め、上記ゲート電圧（Ｖ、）を下げているにも拘らずト
ランジスタがＯＨ状態になってしまうことがあった。
従って、従来においては第７図〜第８図に示１−ように
薄１１１１〜ランジスタの上面側に黒色樹脂（例えば、
カーボン含有シリコン系樹脂）で構成される遮光層（ｋ
）を形成し、上記半導体層（ｄ）への光の入射を防止す
る方法が採られている。
［発明が解決しようとする課題１ しかしながら、上記黒色樹脂で構成される遮光１１（ｋ
）の遮光作用は不十分でこの種の薄膜トランジスタをイ
メージセンサの駆動用等に適用した場合、強い光が１〜
ランジスタ表面に照射されるためその一部が半導体ＩＭ
（ｄ）へ入射されることがあり、１〜ランジスタが常に
ＯＨ状態になってイメージセンサとして機能しなくなる
といった問題点があった。
更に、従来の薄膜トランジスタを製造するに際しては、
ソース・ドレインａｆＭｉ（ｏ）（ｈ）を形成した後に
その面上に黒色樹脂で構成される遮光層（ｋ）を形成す
る必要があるため、製造工程数が多くなるといった問題
点があった。
［課題を解決するための手段］ 本発明は以上の問題点に着目してなされたもので、その
課題とするところは、上記半導体層への光の入射を確実
に防止でき、かつ、製造工程数の少ない薄膜トランジス
タの製造方法を提供することにある。
すなわら本発明は、絶縁性基板と、この基板上に形成さ
れたゲート電極と、このグーｈｓ極を被覆するゲート絶
縁膜と、このゲート絶縁股上に被着された半導体層と、
この半導体層に接続されたソース・ドレイン電極８極と
、上記半導体層の上方側に設けられこの半導体層への光
の入射を防止する遮光層とを備える薄膜トランジスタの
製造方法を前提とし、 上記給＃Ｒ性基板上にゲート絶Ｉｔ模及び半導体層を形
成した後、上記半導体層上に絶縁層を積層する絶縁層形
成工程と、 この絶縁層が設けられた面上に金属層を積層する金属層
形成工程と、 上記金ｇ！４層を部分的に除去してソース・ドレイン電
極と遮光層とを形成する台底除去工程、とを具備するこ
とを特徴とするものである。
この様な技術的手段において上記絶縁性基板としては、
ガラス、石英、セラミックス、又はポリイミド樹脂等が
使用でき、また、上記半導体層を構成する材料としては
、アモルファスシリコン、ポリシリコン、又はカドニウ
ム廿しン（ＣｄＳｅ）等がある。
また、上記半導体層にソース・ドレイン電極を接続させ
るに際し、半導体層とソース・トレイン電極との間にオ
ーミックコンタクトを図るための３価又は５（ｉｌｉの
原子が混入されたアモルファスシリコン等の半導体層や
、ソース・ドレイン電極を構成する金属材料の半導体層
への拡散を防止する拡散防止層等を介装する構成を採っ
てもよい。
この場合、アモルファスシリコン等の半導体層に混入さ
れる３価又は５価の原子としては、ガリウム（Ｇａ）、
ボロン（Ｂ）、インジウム（Ｉ　ｎ　）、アルミニウム
（Ａ１）等の３価の原子や、リン（Ｐ）、アンチモン（
Ｓｂ）、ひ素（Ａｓ）等の５１ｉ１ｉの原子等が使用で
き、また、上記拡散防止層を構成する材料としては、ク
ロム（Ｏｒ）、チタン（Ｔ　ｒ　＞　、ダンゲステン（
Ｗ）、モリブデン（ＭＯ＞、タンタル（Ｔａ）等が利用
できる。
次に、絶縁層形成工程において形成される絶縁層は、遮
光層と半導体層との間を絶縁するもので、具体的には、
ポリイミド樹脂、シリコン系樹脂等の高分子材料や、酸
化シリコン、窒化シリコン等の無ｎ材料でもってこれを
構成することができる。
一方、金属層形成工程において形成される金属層はソー
ス・ドレイン電極と遮光層を構成するもので、具体的に
は、アルミニウム（Ａｊ＋）、クロム（Ｃｒ）、チタン
（Ｔ　ｉ　）　、タングステン（Ｗ＞、モリブデン（Ｍ
ｏ＞、ニッケル（Ｎ　＋　）　、銅（ＣＵ）、窒化チタ
ン（Ｔ　ｉ　Ｎ）　、チタンタングステン（ＴｉＷ）、
タンタル（Ｔａ＞等の良）ｔＪ電性、かつ、遮光性の金
属材料でもって形成することができる。
また、金属除去工程において上記金属層を部分的に除去
する手段としては、広く利用されているウェットエツチ
ング法、ドライエツチング法等が適用できる。また、こ
の工程において遮光層を形成する際、この遮光層が一定
の電位に保たれるようにするため、例えば、アース用の
配線部等を併せて形成することが望ましい。上記遮光層
は絶縁層により絶縁されているため静電気等が８４１４
され易く、この静電気により半導体層にチャンネルが形
成されてトランジスタが誤動作を起こず恐れがあるため
である。
尚、上記ゲート電極としてはソース・ドレイン電極を構
成する上記金属材料が利用でき、また、ゲート絶縁膜に
ついては従来利用されている窒化シリコン、酸化シリコ
ン等が使用できる。
［作用］ 上述したような技術的手段によれば、遮光層を金属層に
て形成しているため半導体層への光の入射を確実に防止
することが可能になると共に、金属除去工程において金
属層を部分的に除去してソース・ドレイン電極と遮光層
とを形成するため製造■枚数の低減を図ることが可能と
なる。
［実施例］ 以下、本発明の実施例について図面を参照して詳細に説
明すると、この実施例に係る薄膜トランジスタは第１図
〜第２図に示すように透明ガラス１ｊ板（１）と、この
基板（１）上に形成されたゲート電極（２）と、このゲ
ート電極（２）を被覆するゲート絶縁ＩＩ（３０）と、
このゲート絶縁膜（３０）土に被着された第一アモルフ
７ス半脣体居（４０）と、この第一アモルファス半導体
層（４０）上の上記ゲート電極（２）に相当する部位に
設略ノられ第一アモルファス半導体層（４０）を保護す
るための保１ｇ！（５０）と、上記第一アモルファス半
導体ＩＩ（４０）上に形成され５１ｉ！ｈの原子が混入
されたオーミックコンタクト用の第二アモルファス半導
体層（６０）と、この第二アモルファス半導体層（６０
）上に形成されソース・ドレイン電極（８０）（８０）
を構成する金属材料の第二アモルファス半導体層（６０
）への拡散を防止する拡散防止層（７０）と、これ等拡
散防止層（７０）、保護ＷＡ（５０）上に被着され拡散
防止１（７０）に相当する部位に開口（１１）　　（１
１）を有する絶Ｒ層（１０）と、この絶縁層（１０）の
上記開口（１１）　　（１１）を介して拡散防止層（７
０）に接続されたソース・ドレイン電極（８０）　　（
８０）と、上記絶縁ｌ１ｌ（１０）に積層され第一アモ
ルファス半導体層（４０）への光の入国を防止すると共
にその一端側がアースされた遮光層（９０）とでその主
要部を構成し、第３図〜第５図に示１ようにクロム電極
（２１）　、光導電体層（２２）、及び透明電極（２３
）とで構成されるフォトセンサ（２０）に接続されてイ
メージセンサの駆動用に適用されているものである。
そして、この薄膜トランジスタは以下に示すような各工
程を経て製造されているものである。
まず、第６図（Ａ）に示すようにスパッタリング法とフ
ォトエツチング法により透明ガラス基板（商品名コーニ
ング７０５９）　　（１）上に５００オングストローム
のクロム（Ｃｒ）製ゲー１−ｆｆｉｆｆｌ（２）を被着
した後、第６図＜８）に示すように真空条件下において
ブラズ？ＣＶＤ　（ケミカル・ベイバー・デボジッショ
ン、化学的気相成長法）法により、ゲート給Ｉ！膜用の
厚さ３０００オングストロームのアモルファス窒化シリ
コン（Ｓｉ３Ｎ４）製絶縁皮膜（３）、第一アモルファ
ス半導体層用の厚さ１０００オングストロームのアモル
ファスシリコン（ａ−３ｔ）製半導体皮ｆｌ＜４＞、及
び保護膜用の厚さ１５００オングストロームのアモルフ
ァス窒化シリコン（Ｓｉ３Ｎ４）製保護皮膜（５）を連
続的に被６する。
次に、上記真空条件を解いた状態でスピンナ装置により
保護膜１１（５）上に７オトレジスト膜（東京応化社製
ポジ型レジスト材料　商品名０ＦＰＩＩ−８００）を均
一に塗布し、かつ、図示外のガラス・マスクを介して縮
小投影ステッパ装置により紫外光のパターン露光を施し
て照射部位を現像剤により溶解可能な性質に変質させた
後、現像剤（東京応化社製ノンメタルデベロッパー　商
品名Ｎ０Ｄ−３）により溶解除去してパターン状の図示
外のレジメト膜を形成し、更に、例えばＳ　Ｆ　６→−
フロン１１５又ｔＪ　ｃ　ｃ　ｘ　４ガスを用いたＲＩ
Ｅ法により露出した保護皮膜（５）を溶解除去し併せて
レジスト膜を除去して第６図（Ｃ）に示すような保護膜
（５０）を形成する。
そして、この保護ｇｌ（５０）の形成された基板（１）
表面について脱脂処理、洗浄処理等を施し、かつ、窒素
ガスにて満たされたＣＶＤｆｆ１理用の部屋へ前人する
と共に、この部屋を減圧して真空状態にした後、プラズ
マＣＶＤ法により５１１ｉの原子であるＰ（リン）が混
入された厚さ１０００オングストロームのｎ＋アモルフ
ァスシリコン（ａ−３ｉ）製第ニアモルファス半導体層
形成躾（６）と、ｔｇさ１５００オングストロームのク
ロム（Ｃｒ）？Ｍ拡散防止層形成膜（７）を連続的に被
着さぜる（第６図り参照）。この場合、前者の第二アモ
ルファス半導体層形成膜（６）はホスフィン（ＰＨ３）
とシラン（ＳｉＨ４）の混合ガスを上記アモルファスシ
リコン製半導体皮膜（４）上に着膜させたものである。
この後、第１図（Ｅ）に示すように真空条件を解いた状
態で拡散防止層形成膜（７）上に上記レジスト膜の形成
方法と同様な方法にてパターン状にレジスト膜（８）を
形成し、かつ、硝酸第二セリウムアンモニウムと過塩素
酸の混合物にて構成されるエツチング剤を用いてエツチ
ング処理を施し、上記レジスト＃（８）から露出する拡
散防止層形成１ｆ！（７）を除去して拡散防止層（７０
）を形成すると共に、上記レジスト膜（８）を残したま
までフッ酸系のエツチング剤を用いてエツチング処理を
施し、上記レジスト膜（８）から露出する第二アモルフ
ァス手４体層形成Ｆｌ（６）並びにアモルファスシリコ
ン製半導体皮膜（４）を除去し、かつ、レジスト膜（８
）をも除去して第１図（Ｆ）に示すように第二アモルフ
ァス半導体層（６０）並びに第一アモルファス半導体層
（４０）を形成した後、第６図（Ｇ）に示すように従来
法と同様なフォトエツチング法によりパターン状にアモ
ルファス窒化シリコン（Ｓｉ３Ｎ４）製絶縁皮膜（３）
を除去してゲート絶縁膜〈３０）を形成する。
更に、上記基板（１）表面について脱脂処理、洗浄処理
等を施した後、第６図（）（）に示すように上記表面に
ポリイミド樹脂（日立化成社製商品名　ＰＩＸ系）をロ
ールコーティング法、スピン」−ト法等で１μｍ着膜さ
せて絶縁層（１０）を形成し、かつ、第６図（１）に示
づようにフォｉ・リソエツチング法によりｖｉａ　ｈｏ
ｌｅ　（ビア・ホール）と称する開口（１１）　　（１
１）をｒ＃Ｊ段する。
次いで、第６図（Ｊ）に示すように上記基板（１）全面
にスパッタリング法にて厚さ１１１ｍのソース・ドレイ
ン電極、並びに遮光層形成用のアルミニウム層（９）を
均一に着膜さけ、更に、従来法と同様なフォトエツチン
グ法によりパターン状にアルミニウム層（９）を除去し
てソース・ドレインＮ極（８０）　　（８０）と遮光層
（９０）を形成し、第６図（Ｋ＞に示すように上記開口
（１１）　　＜１１）を介してソース・ドレイン電極（
８０）　　＜８０）と拡散防止層（７０）とが接続され
、かつ、遮光層（９０）を備える薄膜トランジスタを得
るものである。
尚、上記遮光層（９０）はその・一端側においてア−ス
されて静電荷が蓄積されないようになっている。また、
この薄膜ｊ・ランジスタを製造するに際しては、当然の
ことながらフォト廿ンサ（２０）の製造工程についても
同時に進行させているものである。
このように実施例に係る製造方法にて製造されたａ膜ト
ランジスタにおいては、上記遮光層〈９０）がアルミニ
ウムにより構成されているため第一アモルファス半導体
層（４０）への光の入射を確実に防ｉｔ：　することが
可能となり、光の入射に伴うトランジスタの誤動作が起
こらなくなる利点を有している。
しかも、上記アルミニウム層（９）をフォトエッヂフグ
法によりパターン状に除去してソース・トレイン電極（
８０）　　（８ｏ）と遮光層（９０）とを同時に形成し
ているため、従来法に較べ製造工程数の低減が図れて製
造作業を簡略化できる利点を有している。
［発明の効果Ｊ 本発明は以上のように、遮光層を金属層にて形成してい
るため半導体層への光の入射を確実に防止することが可
能になると共に、金属除去工程において金属層を部分的
に除去してソース・ドレイン電極と遮光層とを形成する
ため製造工程数のイバ減を図ることが可能となる。
従って、光の入射に伴う誤動作が起こらない１躾トラン
ジスタを簡便に製造できる効果を右している。
【図面の簡単な説明】
第１図〜第６図は本発明の実施例を示してａ′３つ、第
１図は実施例に係る薄膜トランジスタの構成斜視図、第
２図は第１図のｆｆ−ＩＩ而面面図を示し、第３図〜第
５図はこの薄膜トランジスタが組込まれたイメージ廿ン
サを示しており、第３図はその斜視図、第４図は第３図
（７）　■−ＩＶ　１ｌＩｌｉ　！？Ｊｉ面図、第５図
は第３図の平面図を示し、また、第６図（Ａ）〜（Ｋ）
は実施例に係る薄膜１−ランジスタの製造工程の説明図
を示してＪ３す、また、第７図ＩＪ従来にＪ３ける薄膜
トランジスタの構成斜視図、第８図は第７図の■−■面
断面図を夫々示している。 ［符号説明１ （１）・・・基板 （２）・・・ゲート電極 （９）・・・アルミニウム層 （１０）・・・絶縁層 （３０）・・・ゲート絶縁膜 （４０）・・・第一アモルフ７ス半導体層（８０）・・
・ソース・ドレイン１ｆｆｉ（９０）・・・遮光層 第４図 第５図 特　許　出　願　人　富士ゼロックス株式会召代　　理
　　人　　弁理士　　中　　村　　智　　廣　（外３名
）第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 絶縁性基板と、この基板上に形成されたゲート電極と、
    このゲート電極を被覆するゲート絶縁膜と、このゲート
    絶縁膜上に被着された半導体層と、この半導体層に接続
    されたソース・ドレイン電極と、上記半導体層の上方側
    に設けられこの半導体層への光の入射を防止する遮光層
    とを備える薄膜トランジスタの製造方法において、 上記絶縁性基板上にゲート絶縁膜及び半導体層を形成し
    た後、上記半導体層上に絶縁層を積層する絶縁層形成工
    程と、 この絶縁層が設けられた面上に金属層を積層する金属層
    形成工程と、 上記金属層を部分的に除去してソース・ドレイン電極と
    遮光層とを形成する金属除去工程、とを具備することを
    特徴とする薄膜トランジスタの製造方法。
JP63261354A 1988-10-19 1988-10-19 薄膜トランジスタの製造方法 Pending JPH02109341A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63261354A JPH02109341A (ja) 1988-10-19 1988-10-19 薄膜トランジスタの製造方法
US08/010,471 US5371398A (en) 1988-10-19 1993-01-28 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63261354A JPH02109341A (ja) 1988-10-19 1988-10-19 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH02109341A true JPH02109341A (ja) 1990-04-23

Family

ID=17360682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63261354A Pending JPH02109341A (ja) 1988-10-19 1988-10-19 薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (1) US5371398A (ja)
JP (1) JPH02109341A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064604A (ja) * 2010-09-14 2012-03-29 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
US9012918B2 (en) 2009-03-27 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor
CN111244168A (zh) * 2020-01-22 2020-06-05 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
JP3613594B2 (ja) * 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2752582B2 (ja) * 1994-05-20 1998-05-18 株式会社フロンテック 電子素子及びその製造方法
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3412277B2 (ja) * 1994-08-23 2003-06-03 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
US5650355A (en) * 1995-03-30 1997-07-22 Texas Instruments Incorporated Process of making and process of trimming a fuse in a top level metal and in a step
US5547892A (en) * 1995-04-27 1996-08-20 Taiwan Semiconductor Manufacturing Company Process for forming stacked contacts and metal contacts on static random access memory having thin film transistors
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
US6800875B1 (en) * 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW439003B (en) 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
TW309633B (ja) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6225218B1 (en) 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3065527B2 (ja) * 1996-03-27 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶デイスプレイモジュール
KR100232677B1 (ko) * 1996-04-09 1999-12-01 구본준 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
JPH09298305A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置
JPH09307114A (ja) * 1996-05-17 1997-11-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及び液晶表示装置
US5834344A (en) * 1996-07-17 1998-11-10 Industrial Technology Research Institute Method for forming high performance thin film transistor structure
US6746959B2 (en) 1996-07-26 2004-06-08 Lg Philips Lcd Co., Ltd. Liquid crystal display and method
US6025605A (en) * 1996-07-26 2000-02-15 Lg Electronics Inc. Aligned semiconductor structure
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
US5796121A (en) * 1997-03-25 1998-08-18 International Business Machines Corporation Thin film transistors fabricated on plastic substrates
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP3587040B2 (ja) * 1997-12-18 2004-11-10 ソニー株式会社 薄膜半導体装置及び表示装置
JP3403949B2 (ja) * 1998-09-03 2003-05-06 シャープ株式会社 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法
KR100282233B1 (ko) * 1998-12-09 2001-02-15 구본준 박막트랜지스터 및 그 제조방법
JP4076648B2 (ja) 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6323034B1 (en) * 1999-08-12 2001-11-27 Industrial Technology Research Institute Amorphous TFT process
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6982194B2 (en) * 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101012792B1 (ko) * 2003-12-08 2011-02-08 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
CN105140181A (zh) * 2015-09-21 2015-12-09 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139579A (ja) * 1984-07-31 1986-02-25 Fujitsu Ltd 薄膜トランジスタマトリックスアレイの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163871A (ja) * 1983-03-09 1984-09-14 Nec Corp ダブルゲ−ト型薄膜トランジスタ
JPS6083370A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 多結晶シリコン薄膜トランジスタ
JPS60182169A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd アモルフアスシリコンインバ−タ
JPS6132471A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd 薄膜トランジスタ
JPS6190188A (ja) * 1984-10-09 1986-05-08 セイコーインスツルメンツ株式会社 薄膜表示装置
US4678282A (en) * 1985-02-19 1987-07-07 Ovonic Imaging Systems, Inc. Active display matrix addressable without crossed lines on any one substrate and method of using the same
US4698494A (en) * 1985-06-06 1987-10-06 Fuji Electric Co., Ltd. Image sensor and method of making
JPS61292972A (ja) * 1985-06-21 1986-12-23 Hitachi Ltd 光センサ
JPH07112052B2 (ja) * 1986-03-20 1995-11-29 セイコーエプソン株式会社 光電変換装置の製造方法
US4680085A (en) * 1986-04-14 1987-07-14 Ovonic Imaging Systems, Inc. Method of forming thin film semiconductor devices
JPS62245672A (ja) * 1986-04-18 1987-10-26 Hitachi Ltd 薄膜ｍｏｓ型トランジスタ
JPH0793416B2 (ja) * 1987-02-16 1995-10-09 株式会社日立製作所 受光素子とその製造方法
US4889983A (en) * 1987-11-24 1989-12-26 Mitsubishi Denki Kabushiki Kaisha Image sensor and production method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139579A (ja) * 1984-07-31 1986-02-25 Fujitsu Ltd 薄膜トランジスタマトリックスアレイの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012918B2 (en) 2009-03-27 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor
US9705003B2 (en) 2009-03-27 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first and second gate electrodes and stack of insulating layers
JP2012064604A (ja) * 2010-09-14 2012-03-29 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
CN111244168A (zh) * 2020-01-22 2020-06-05 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置
CN111244168B (zh) * 2020-01-22 2023-04-07 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US5371398A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
US5371398A (en) Thin film transistor
US4958205A (en) Thin film transistor array and method of manufacturing the same
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
TW508830B (en) Thin film transistor structure having four procedures of mask processing and the manufacturing method
US4778773A (en) Method of manufacturing a thin film transistor
JPH0682839B2 (ja) 表示用パネルの製造方法
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
JP2002540630A (ja) 薄膜トランジスタ及びその製造方法
KR20000033047A (ko) 박막트랜지스터의제조방법
US5166086A (en) Thin film transistor array and method of manufacturing same
US5366912A (en) Fabrication method of thin-film transistor
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
US5202572A (en) Thin film transistor
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
JP2730129B2 (ja) 薄膜トランジスタ
JPS6132471A (ja) 薄膜トランジスタ
JPH0613405A (ja) 薄膜トランジスタ及びその製造方法
JP3600712B2 (ja) 薄膜トランジスタおよびその製造方法ならびにこれを搭載した液晶表示装置
JPH0747876Y2 (ja) 薄膜トラジスタ
JP3489183B2 (ja) 薄膜トランジスタの製造方法
JP3419073B2 (ja) 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
JPH0691105B2 (ja) 薄膜トランジスタの製造方法
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
JPH07142737A (ja) 薄膜トランジスタの製造方法